JPH0521440A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】縦型構造のバイポーラトランジスタを有する半
導体装置において、周波数特性、電力利得、雑音指数、
接合耐圧のいずれをも改善する。 【構成】縦型構造のバイポーラトランジスタＴｒを有す
る半導体装置において、ｎ+ 型半導体基板１Ａの主面上
にｎ型エピタキシャル層１Ｂ、ｎ- 型エピタキシャル層
１Ｃの夫々を順次成長した半導体基体１を使用し、前記
縦型構造のバイポーラトランジスタの真性コレクタ領域
を２分割して、ｎ型エピタキシャル層１Ｂで一方の第１
真性コレクタ領域１Ｂを、ｎ- 型エピタキシャル層１Ｃ
で他方の第２真性コレクタ領域１Ｃを夫々構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関し、特
に、縦型構造のバイポーラトランジスタを有する単体構
造の半導体装置に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】音響機器のミキサー、車載用電話機のミ
キサー等に高周波特性のバイポーラトランジスタを搭載
する単体構造の半導体装置が使用される。

【０００３】この単体構造の半導体装置は高い不純物濃
度のｎ型半導体基板（単結晶珪素）及びその主面上に成
長した低い不純物濃度のｎ型エピタキシャル層で形成さ
れる半導体基体を主体に構成される。バイポーラトラン
ジスタは前記半導体基体の主面からその深さ方向にｎ型
エミッタ領域、ｐ型ベース領域、ｎ型コレクタ領域の夫
々を順次配列した縦型構造のｎｐｎ型で構成される。

【０００４】前記ｎ型コレクタ領域は、半導体基体のｎ
型エピタキシャル層を真性コレクタ領域として使用し、
ｎ型半導体基板をグラフトコレクタ領域として使用す
る。すなわち、ｎ型コレクタ領域は半導体基体自体で構
成される。ｐ型ベース領域は、ｎ型コレクタ領域の真性
コレクタ領域（ｎ型エピタキシャル層）の主面部に形成
され、真性ベース領域及びその周囲に配置されかつ電気
的に接続されるグラフトベース領域で構成される。ｎ型
エミッタ領域はｐ型ベース領域の真性ベース領域の主面
部に構成される。

【０００５】この種の縦型構造のバイポーラトランジス
タにおいては、周波数特性（ｆ_T ）の改善（動作速度の
高速化）を目的とし、ｎ型コレクタ領域の直列寄生抵抗
を低減する技術がいくつか報告されている。例えば、情
通学会予稿集、１９８９年、第５分冊、第２０５頁。こ
の報告された技術は、縦型構造のバイポーラトランジス
タのｎ型コレクタ領域のうち、真性コレクタ領域のｎ型
エミッタ領域の直下にのみ真性コレクタ領域に比べて高
い不純物濃度を有するｎ型半導体領域（部分的な高い不
純物濃度を有する真性コレクタ領域）を構成する。この
ｎ型半導体領域は、イオン打込み装置を使用し、高加速
エネルギでｎ型不純物を半導体基体のｎ型エピタキシャ
ル層中に深く導入することにより形成される。

【０００６】この報告された技術によれば、縦型構造の
バイポーラトランジスタにおいて、前記真性コレクタ領
域の抵抗値がｎ型半導体領域で低減されるので、周波数
特性を向上できる。また、縦型構造のバイポーラトラン
ジスタにおいて、真性コレクタ領域のｎ型エミッタ領域
の直下以外は不純物濃度が低く、この不純物濃度が低い
真性コレクタ領域とベース領域とのｐｎ接合部に付加さ
れる寄生容量が低減できるので、電力利得（Ｐ.Ｇ.）の
増大、雑音指数（ＮＦ）の低減ができる。

【０００７】

【発明が解決しようとする課題】しかしながら、前述の
報告された技術が適用される縦型構造のバイポーラトラ
ンジスタを搭載する単体構造の半導体装置において、本
発明者は下記の問題点を見出した。

【０００８】前記縦型構造のバイポーラトランジスタ
は、より一層の周波数特性の向上を図るには、真性コレ
クタ領域のｎ型エミッタ領域の直下に配置されるｎ型半
導体領域（ｎ型コレクタ領域）の不純物濃度をさらに高
くする必要がある。しかしながら、ｎ型半導体領域の不
純物濃度を高くすると、このｎ型半導体領域とｐ型ベー
ス領域とのｐｎ接合耐圧が低下し、周波数特性の向上と
は逆にｎ型エミッタ領域−ｎ型コレクタ領域間の接合耐
圧（Ｖ_CEO ）が劣化する。

【０００９】また、同様に、前記ｎ型コレクタ領域のｎ
型半導体領域の不純物濃度が高くなると、極部的とはい
え、このｎ型半導体領域とｐ型ベース領域とのｐｎ接合
部に付加される寄生容量が増大する。つまり、周波数特
性の向上とは逆に、電力利得は減少し、雑音指数は増大
する。

【００１０】本発明の目的は、縦型構造のバイポーラト
ランジスタを有する半導体装置において、周波数特性、
電力利得、雑音指数、接合耐圧のいずれをも改善するこ
とが可能な技術を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。

【００１３】（１）半導体基板の主面上に成長させたエ
ピタキシャル層にその主面から深さ方向に向ってエミッ
タ領域、ベース領域、コレクタ領域の夫々を順次配列し
た、縦型構造のバイポーラトランジスタを有する半導体
装置において、前記縦型構造のバイポーラトランジスタ
のコレクタ領域のうち、前記エピタキシャル層中に配置
される真性コレクタ領域を深さ方向に２分割し、この２
分割されたうちの前記半導体基板の主面に接触する一方
の第１真性コレクタ領域が、前記ベース領域と接合を形
成する他方の第２真性コレクタ領域の不純物濃度に比べ
て高い不純物濃度で構成されるとともに、前記半導体基
板で形成されたコレクタ領域のグラフトコレクタ領域、
又は半導体基板、エピタキシャル層の夫々の一部に形成
されたコレクタ領域のグラフトコレクタ領域に比べて低
い不純物濃度で構成される。

【００１４】（２）前記手段（１）の縦型構造のバイポ
ーラトランジスタにおいて、前記真性コレクタ領域の分
割された他方の第２真性コレクタ領域の深さ方向の厚さ
は、動作電圧で第２真性コレクタ領域とベース領域との
ｐｎ接合部からこの第２真性コレクタ領域側に形成され
る空乏層の幅寸法とほぼ同等に設定され、前記真性コレ
クタ領域の一方の第１真性コレクタ領域及び他方の第２
真性コレクタ領域の合計の深さ方向の厚さは、前記動作
電圧でコレクタ領域−エミッタ領域間の接合耐圧が確保
できる空乏層の幅寸法とほぼ同等に設定する。

【００１５】（３）前記手段（１）又は手段（２）の半
導体基板の主面上に成長されたエピタキシャル層は、前
記縦型構造のバイポーラトランジスタのコレクタ領域の
真性コレクタ領域の分割された一方の第１真性コレクタ
領域の不純物濃度と同等の第１エピタキシャル層、他方
の第２真性コレクタ領域の不純物濃度と同等の第２エピ
タキシャル層の夫々が順次積層される。

【００１６】

【作用】上述した手段（１）によれば、以下の作用効果
が得られる。

【００１７】（Ａ）前記縦型構造のバイポーラトランジ
スタにおいて、コレクタ領域の真性コレクタ領域の抵抗
が高い不純物濃度の第１真性コレクタ領域で低減される
ので、周波数特性を向上できる。

【００１８】（Ｂ）前記縦型構造のバイポーラトランジ
スタにおいて、コレクタ領域の真性コレクタ領域とベー
ス領域とのｐｎ接合を低い不純物濃度の第２真性コレク
タ領域とベース領域とのｐｎ接合にし、このｐｎ接合部
に付加される寄生容量を低減できるので、電力利得、雑
音指数のいずれも向上できる。

【００１９】（Ｃ）前記縦型構造のバイポーラトランジ
スタにおいて、コレクタ領域の真性コレクタ領域の第１
真性コレクタ領域が前記グラフトコレクタ領域の不純物
濃度に比べて低い不純物濃度に設定され、電界強度を緩
和できるので、コレクタ領域−エミッタ領域間の接合耐
圧を向上できる。

【００２０】上述した手段（２）によれば、前記縦型構
造のバイポーラトランジスタにおいて、動作電圧（実装
電圧）までの範囲内においては、コレクタ領域の真性コ
レクタ領域とベース領域とのｐｎ接合部に付加される寄
生容量を優先的に低減し、動作電圧からエミッタ領域−
コレクタ領域間の接合耐圧までの範囲内においては、前
記接合耐圧を確保した状態で、コレクタ領域に付加され
る抵抗を低減できる。

【００２１】上述した手段（３）によれば、予じめ不純
物濃度が各々設定された２層のエピタキシャル層を成長
した半導体基体を使用し、各々のエピタキシャル層に第
１真性コレクタ領域、第２真性コレクタ領域の夫々を形
成することにより、高加速エネルギのイオン打込み装置
の使用や高温度、長時間の熱処理工程を廃止できるの
で、イオン打込み装置の使用に基づく弊害（例えば、結
晶欠陥の発生、それを回復するための熱処理工程）、熱
処理工程の弊害（例えば不純物濃度分布のブロード）を
排除できる。

【００２２】以下、本発明の構成について、音響機器の
ミキサー、車載用電話機のミキサー等に使用される、高
周波特性の縦型構造のバイポーラトランジスタを搭載す
る単体構造の半導体装置に本発明を適用した、一実施例
とともに説明する。

【００２３】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２４】

【実施例】本発明の一実施例である単体構造の半導体装
置に搭載された縦型構造のバイポーラトランジスタの構
成を図１（要部断面図）で示す。

【００２５】図１に示すように、単体構造の半導体装置
は単結晶珪素からなる高い不純物濃度のｎ+ 型半導体基
板１Ａ及びその主面上に成長させたｎ型エピタキシャル
層で形成される半導体基体１を主体に構成される。ｎ型
エピタキシャル層は、ｎ+ 型半導体基板１Ａの主面から
その上層に向って（半導体基体の深さ方向において）少
なくとも２分割された、中程度の不純物濃度のｎ型エピ
タキシャル層１Ｂ及び低い不純物濃度のｎ- 型エピタキ
シャル層１Ｃで構成される。

【００２６】前記ｎ+ 型半導体基板１Ａ、ｎ型エピタキ
シャル層１Ｂ、ｎ- 型エピタキシャル層１Ｃの夫々の不
純物濃度分布を図２（不純物濃度分布図）で示す。図２
の横軸は不純物濃度［atoms／cm³］を示し、縦軸は半導
体基体１の主面からの深さを示す。

【００２７】図２に示すように、ｎ+ 型半導体基板１Ａ
は、不純物濃度が例えば１０¹⁸〜１０¹⁹［atoms／cm³］
程度に設定され、抵抗値が例えば０.０１〜０.０２［Ω
・cm］程度に設定される。

【００２８】ｎ型エピタキシャル層のうち、ｎ+ 型半導
体基板１Ａの主面側に接触するｎ型エピタキシャル層１
Ｂは、不純物濃度が例えば１０¹⁶〜１０¹⁷［atoms／c
m³］程度に設定され、抵抗値が例えば０.１〜０.３［Ω
・cm］程度に設定される。このｎ型エピタキシャル層１
Ｂは、後述する理由に基づき、約 ０.２［μｍ］程度の
厚さで成長される。

【００２９】ｎ型エピタキシャル層のうち、半導体基体
１の主面側のｎ- 型エピタキシャル層１Ｃは、不純物濃
度が例えば１０¹⁵〜１０¹⁶［atoms／cm³］程度に設定さ
れ、抵抗値が例えば１.０〜２.０［Ω・cm］程度に設定
される。このｎ- 型エピタキシャル層１Ｃは、同様に後
述する理由に基づき、約１.８〜２.０［μｍ］程度の厚
さで成長される。

【００３０】前記図１に示すように、半導体基体１は縦
型構造のバイポーラトランジスタＴｒを搭載する。この
バイポーラトランジスタＴｒは、半導体基体１の主面か
らその深さ方向に向って、ｎ型エミッタ領域、ｐ型ベー
ス領域、ｎ型コレクタ領域の夫々の動作領域を順次配列
した、ｎｐｎ型で構成される。

【００３１】前記ｎ型コレクタ領域は真性コレクタ領域
及びグラフトコレクタ領域で構成される。真性コレクタ
領域は、半導体基体１の深さ方向に２分割され、中程度
の不純物濃度のｎ型エピタキシャル層１Ｂで形成される
第１真性コレクタ領域１Ｂ及び低い不純物濃度のｎ- 型
エピタキシャル層１Ｃで形成される第２真性コレクタ領
域１Ｃで構成される。グラフトコレクタ領域はｎ+ 型半
導体基板１Ａで構成される。つまり、ｎ型コレクタ領域
の一部は半導体基体１を主体に構成される。

【００３２】前記ｎ型コレクタ領域の真性コレクタ領域
のうち、第１真性コレクタ領域１Ｂはｎ型エピタキシャ
ル層１Ｂと同等の不純物濃度、抵抗値及び厚さで構成さ
れる。第２真性コレクタ領域１Ｃはｎ- 型エピタキシャ
ル層１Ｃと同等の不純物濃度、抵抗値及び厚さで構成さ
れる。

【００３３】ｎ型コレクタ領域は、半導体基体１の裏面
つまりｎ+ 型半導体基板１Ａの裏面に構成されたコレク
タ電極１１を介在して、コレクタ電位が供給される。

【００３４】ｐ型ベース領域は、ｎ型コレクタ領域の真
性コレクタ領域のうち第２真性コレクタ領域（ｎ- 型エ
ピタキシャル層）１Ｃの主面部に形成され、低い不純物
濃度のｐ型半導体領域２で形成される真性ベース領域２
及び高い不純物濃度のｐ+ 型半導体領域３で形成される
グラフトベース領域３で構成される。

【００３５】前記ｐ型ベース領域のうち真性ベース領域
２は、図２に示すように、不純物濃度が約１０¹⁸〜１０
¹⁹［atoms／cm³］程度に設定される。真性ベース領域２
は、２０〜４０［ＫｅＶ］程度の加速エネルギに設定さ
れたイオン打込み装置を使用し、Ｂ（硼素）を導入して
形成され、半導体基板１の主面から約 ０.３［μｍ］程
度の深さにｎ型コレクタ領域とｐｎ接合を構成する。

【００３６】前記グラフトベース領域３は、図２に示し
ていないが、不純物濃度が約１０²⁰〜１０²¹［atoms／c
m³］程度に設定される。グラフトベース領域３は、４０
〜７５［ＫｅＶ］程度の加速エネルギに設定されたイオ
ン打込み装置を使用し、Ｂを導入することで形成され
る。

【００３７】前記ｎ型エミッタ領域は、ｐ型ベース領域
の真性ベース領域２の主面部に形成され、高い不純物濃
度のｎ+ 型半導体領域４で構成される。ｎ+ 型半導体領
域４は、図２に示すように、不純物濃度が約１０²⁰〜１
０²¹［atoms／cm³］程度に設定される。ｎ+ 型半導体領
域４は、８０〜９０［ＫｅＶ］程度の加速エネルギに設
定されたイオン打込み装置を使用し、Ａｓ（砒素）を導
入して形成され、半導体基板１の主面から約０.１５〜
０.２［μｍ］程度の深さに真性ベース領域２とｐｎ接
合を構成する。

【００３８】この縦型構造のバイポーラトランジスタＴ
ｒはｎ型エミッタ領域に層間絶縁膜５及び６に形成され
たエミッタ開口７を通してエミッタ引出用電極８が電気
的に接続される。エミッタ引出用電極８は例えばｎ型不
純物が導入された多結晶珪素膜で形成される。また、こ
のエミッタ引出用電極８、ｐ型ベース領域のグラフトベ
ース領域３の夫々には配線１０が電気的に接続される。
グラフトベース領域３、配線１０の夫々の接続は層間絶
縁膜５及び６に形成された接続孔９を通して行われる。
配線１０は例えばアルミニウム合金膜で形成される。

【００３９】このように構成される縦型構造のバイポー
ラトランジスタＴｒは、以下の数式１に基づきコレクタ
容量Ｃ_C が、数式２に基づきコレクタ抵抗Ｒ_C が夫々導
きだされる。

【００４０】

【数１】

【００４１】但し、Ａはベース領域とコレクタ領域との
ｐｎ接合面積。Ｎは真性コレクタ領域の不純物濃度。Ｖ
_R はコレクタ電圧（動作電圧若しくは実使用電圧）。ｑ
は電子の電荷。Ｋ_S は誘電率。ε₀ は比誘電率。φ_B は
ビルトインポテンシャル。

【００４２】

【数２】

【００４３】但し、ρepi はコレクタ領域の抵抗率。Ｗ
はエミッタ幅。ｌはエミッタ長。Ｎはエミッタストライ
プ本数。ｔはｔ＝ｄepi−（ｄ_jB＋χ_C）、ここでｔは真
性コレクタ領域の残存する厚さ、ｄepi はエピタキシャ
ル層の厚さ、χ_C はエピタキシャル層中に形成される空
乏層幅、ｄ_jB はベース深さ。

【００４４】前記数式１に表わされるように、コレクタ
容量Ｃ_C はコレクタ領域の不純物濃度Ｎの変動で増減す
る。本実施例の縦型構造のバイポーラトランジスタＴｒ
は、ｐ型ベース領域の真性ベース領域２とｐｎ接合を形
成する第２真性コレクタ領域１Ｃがｎ型コレクタ領域の
うち最っとも低い不純物濃度に設定され、コレクタ容量
Ｃ_C を低減する。

【００４５】また、数式２に表わされるように、コレク
タ抵抗Ｒ_C は、動作電圧の印加時、真性コレクタ領域の
残存する厚さｔの変動で増減する。この真性コレクタ領
域の残存する厚さｔは、真性コレクタ領域と真性ベース
領域とのｐｎ接合部から真性コレクタ領域側に形成され
る空乏層幅Ｗ及び真性ベース領域の深さを真性コレクタ
領域の厚さ（ｎ型エピタキシャル層の厚さｄepi ）から
差し引いた値である。本実施例の縦型構造のバイポーラ
トランジスタＴｒは、真性コレクタ領域のうちコレクタ
抵抗Ｒ_C を決定する領域に第１真性コレクタ領域１Ｂを
配置して若干不純物濃度を高くし（ｎ+ 型半導体基板１
Ａに比べては低い不純物濃度）、この第１真性コレクタ
領域１Ｂの厚さを薄く設定し、コレクタ抵抗Ｒ_C を低減
する。

【００４６】つまり、本実施例の縦型構造のバイポーラ
トランジスタＴｒは、ｎ型コレクタ領域の第２真性コレ
クタ領域１Ｃの深さ方向の厚さを動作電圧時において形
成される空乏層幅とほぼ同等に構成し、動作電圧までの
範囲内において第２真性コレクタ領域１Ｃと真性ベース
領域２とのｐｎ接合部に付加される寄生容量を優先的に
低減する構造で構成される。

【００４７】また、前記縦型構造のバイポーラトランジ
スタＴｒは、前記真性コレクタ領域の第１真性コレクタ
領域１Ｂ及び第２真性コレクタ領域１Ｃの合計の深さ方
向の厚さを、前記動作電圧でコレクタ領域−エミッタ領
域間の接合耐圧が確保できる空乏層の幅寸法とほぼ同等
に設定し、接合耐圧を確保しつつコレクタ抵抗Ｒ_C を低
減できる構造で構成される。

【００４８】このような理由に基づき、例えば動作電圧
として、３〜５［Ｖ］の電圧が使用される場合、前記縦
型構造のバイポーラトランジスタＴｒの第１真性コレク
タ領域１Ｂ、第２真性コレクタ領域１Ｃの夫々が前述の
数値で構成される。これらの数値に設定される縦型構造
のバイポーラトランジスタＴｒは、従来の単層のエピタ
キシャル層で構成される縦型構造のバイポーラトランジ
スタに比べて、コレクタ容量Ｃ_C が約３０［％］低減さ
れ、コレクタ抵抗Ｒ_C が約４５［％］低減される。

【００４９】この結果、単体構造の半導体装置は、コレ
クタ容量Ｃ_C が約３０［％］低減されるので、Ｐ.Ｇ.∝
１／ｒ_bb’・Ｃ_C で表わされる電力利得が約１.６［ｄ
Ｂ］改善される。

【００５０】また、単体構造の半導体装置は、ｆ_T＝１
／２π（τ_e＋τ_b＋τ_x＋τ_c）で表わされる周波数特性
（利得帯域幅積）が、τ_c＝Ｒ_C・Ｃ_Cが前述のコレクタ
容量Ｃ_C の低減と併せて約６１［％］低減され、０.６
〜０.８［ＧＨ_Z］に改善される。

【００５１】次に、前述の単体構造の半導体装置の形成
方法について、図３乃至図５（各製造工程毎に示す要部
断面図）を使用し、簡単に説明する。

【００５２】まず、図３に示すように、単結晶珪素から
なるｎ+ 型半導体基板１Ａの主面上にｎ型エピタキシャ
ル層１Ｂ、ｎ- 型エピタキシャル層１Ｃの夫々を順次成
長した半導体基体１を用意する。この半導体基板１のｎ
+型半導体基板１Ａ、ｎ型エピタキシャル層１Ｂ、ｎ-
型エピタキシャル層１Ｃの夫々は前述の条件下において
形成される。前記ｎ型エピタキシャル層１Ｂ、ｎ- 型エ
ピタキシャル層１Ｃの夫々は、エピタキシャル成長法に
よれば、現在、約±０.１［μｍ］以下の精度で膜厚を
制御でき、しかも不純物濃度も±３〜５［％］程度の精
度で制御できる。したがって、ｎ型エピタキシャル層１
Ｂ、ｎ- 型エピタキシャル層１Ｃの夫々の形成に際し
て、イオン打込み装置による高加速エネルギの不純物の
導入を行う必要がなく、又高温度、長時間の熱処理工程
を必要としない。この半導体基体１を形成することによ
り、縦型構造のバイポーラトランジスタのｎ型コレクタ
領域が形成される。

【００５３】次に、前記半導体基体１の主面つまりｎ-
型エピタキシャル層１Ｃの主面上に酸化珪素膜からなる
層間絶縁膜５を形成する。この後、イオン打込み装置を
使用し、ｎ- 型エピタキシャル層１Ｃの主面部にｐ型不
純物を導入し、図４に示すように、真性ベース領域２、
グラフトベース領域３の夫々を形成し、ｐ型ベース領域
を形成する。このｐ型ベース領域の真性ベース領域２、
グラフトベース領域３の夫々は前述の条件下において形
成される。

【００５４】次に、前記層間絶縁膜５上に層間絶縁膜６
を形成し、真性ベース領域２の表面上において、前記層
間絶縁膜５及び層間絶縁膜６にエミッタ開口７を形成す
る。この後、エミッタ開口７を通して真性ベース領域２
の表面に接触するエミッタ引出用電極８を形成するとと
もに、このエミッタ引出用電極８に導入された不純物
（ｎ型不純物）を真性ベース領域２中に拡散し、高い不
純物濃度のｎ+ 型半導体領域４からなるｎ型エミッタ領
域を形成する。このｎ型エミッタ領域を形成することに
より、縦型構造のｎｐｎ型バイポーラトランジスタＴｒ
は完成する。

【００５５】次に、前記層間絶縁膜５及び６に接続孔９
を形成し、前記エミッタ引出用電極８上に配線１０を形
成するとともに、ｐ型ベース領域のグラフトベース領域
３の表面に接続される配線１０を形成する。

【００５６】次に、半導体基体１の裏面にコレクタ電極
１１を形成することにより、本実施例の単体構造の半導
体装置は完成する。

【００５７】このように、ｎ+ 型半導体基板１Ａの主面
上に成長させたｎ型エピタキシャル層にその主面から深
さ方向に向ってｎ型エミッタ領域、ｐ型ベース領域、ｎ
型コレクタ領域の夫々を順次配列した、縦型構造のｎｐ
ｎ型バイポーラトランジスタＴｒを有する単体構造の半
導体装置１において、前記縦型構造のバイポーラトラン
ジスタＴｒのｎ型コレクタ領域のうち、前記エピタキシ
ャル層中に配置される真性コレクタ領域を深さ方向に２
分割し、この２分割されたうちの前記ｎ+ 型半導体基板
１Ａの主面に接触する一方の第１真性コレクタ領域（ｎ
型エピタキシャル層）１Ｂが、前記ｐ型ベース領域（真
性ベース領域２）と接合を形成する他方の第２真性コレ
クタ領域（ｎ- 型エピタキシャル層）１Ｃの不純物濃度
に比べて高い不純物濃度で構成されるとともに、前記ｎ
+ 型半導体基板１Ａで形成されたｎ型コレクタ領域のグ
ラフトコレクタ領域に比べて低い不純物濃度で構成され
る。この構成により、以下の作用効果（Ａ）乃至（Ｃ）
が得られる。（Ａ）前記縦型構造のバイポーラトランジ
スタＴｒにおいて、ｎ型コレクタ領域の真性コレクタ領
域の抵抗が高い不純物濃度の第１真性コレクタ領域１Ｂ
で低減されるので、周波数特性を向上できる。（Ｂ）前
記縦型構造のバイポーラトランジスタＴｒにおいて、ｎ
型コレクタ領域の真性コレクタ領域とｐ型ベース領域
（真性ベース領域２）とのｐｎ接合を低い不純物濃度の
第２真性コレクタ領域１Ｃとｐ型ベース領域とのｐｎ接
合にし、このｐｎ接合部に付加される寄生容量を低減で
きるので、電力利得、雑音指数のいずれも向上できる。
（Ｃ）前記縦型構造のバイポーラトランジスタＴｒにお
いて、ｎ型コレクタ領域の真性コレクタ領域の第１真性
コレクタ領域１Ｂが前記グラフトコレクタ領域の不純物
濃度に比べて低い不純物濃度に設定され、電界強度を緩
和できるので、コレクタ領域−エミッタ領域間の接合耐
圧を向上できる。

【００５８】また、前記縦型構造のバイポーラトランジ
スタＴｒにおいて、前記真性コレクタ領域の分割された
他方の第２真性コレクタ領域１Ｃの深さ方向の厚さは、
動作電圧で第２真性コレクタ領域１Ｃとｐ型ベース領域
とのｐｎ接合部からこの第２真性コレクタ領域１Ｃ側に
形成される空乏層の幅寸法とほぼ同等に設定され、前記
真性コレクタ領域の一方の第１真性コレクタ領域１Ｂ及
び他方の第２真性コレクタ領域１Ｃの合計の深さ方向の
厚さは、前記動作電圧でコレクタ領域−エミッタ領域間
の接合耐圧が確保できる空乏層の幅寸法とほぼ同等に設
定する。この構成により、前記縦型構造のバイポーラト
ランジスタＴｒにおいて、動作電圧までの範囲内におい
ては、ｎ型コレクタ領域の真性コレクタ領域とｐ型ベー
ス領域とのｐｎ接合部に付加される寄生容量を優先的に
低減し、動作電圧からエミッタ領域−コレクタ領域間の
接合耐圧までの範囲内においては、前記接合耐圧を確保
した状態で、コレクタ領域に付加される抵抗を低減でき
る。

【００５９】また、前記ｎ+ 型半導体基板１Ａの主面上
に成長されたエピタキシャル層は、前記縦型構造のバイ
ポーラトランジスタＴｒのｎ型コレクタ領域の真性コレ
クタ領域の分割された一方の第１真性コレクタ領域１Ｂ
の不純物濃度と同等の第１エピタキシャル層１Ｂ、他方
の第２真性コレクタ領域１Ｃの不純物濃度と同等の第２
エピタキシャル層１Ｃの夫々が順次積層される。この構
成により、予じめ不純物濃度が各々設定された２層のエ
ピタキシャル層１Ｂ及び１Ｃを成長した半導体基体１を
使用し、各々のエピタキシャル層１Ｂ、１Ｃに第１真性
コレクタ領域１Ｂ、第２真性コレクタ領域１Ｃの夫々を
形成することにより、高加速エネルギのイオン打込み装
置の使用や高温度、長時間の熱処理工程を廃止できるの
で、イオン打込み装置の使用に基づく弊害（例えば、結
晶欠陥の発生、それを回復するための熱処理工程）、熱
処理工程の弊害（例えば不純物濃度分布のブロード化）
を排除できる。

【００６０】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００６１】例えば、本発明は、複数個のバイポーラト
ランジスタを同一半導体基体に集積化した半導体集積回
路装置、又は複数個のバイポーラトランジスタ及び複数
個の相補型ＭＩＳＦＥＴを同一半導体基体に集積化した
半導体集積回路装置のいずれにも適用できる。いずれの
場合も、例えば低い不純物濃度のｐ型半導体基板の主面
上に高い不純物濃度の埋込型ｎ型半導体領域（グラフト
コレクタ領域に相当する）を介在して２層のエピタキシ
ャル層を成長させた半導体基体が使用される。

【００６２】また、本発明は、半導体基板上に２層のエ
ピタキシャル層を成長した半導体基体に限定されず、３
層以上のエピタキシャル層を成長した半導体基体を使用
してもよい。

【００６３】また、本発明は、前述の一方のｎ型エピタ
キシャル層１Ｂをｎ+型半導体基板１Ａの主面上の一部
分（例えばｎ型エミッタ領域の直下のみ）に選択的に成
長した後、ｎ+ 型半導体基板１Ａの主面上の全面に他方
のｎ- 型エピタキシャル層１Ｃを成長した半導体基体１
を使用してもよい。

【００６４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００６５】縦型構造のバイポーラトランジスタを有す
る半導体装置において、周波数特性、電力利得、雑音指
数、接合耐圧のいずれをも改善できる。

【図面の簡単な説明】

【図１】本発明の一実施例である単体構造の半導体装置
に搭載された縦型構造のバイポーラトランジスタの構成
を示す要部断面図。

【図２】前記縦型構造のバイポーラトランジスタの各動
作領域の不純物濃度分布図。

【図３】前記単体構造の半導体装置の製造方法を説明す
る第１工程での要部断面図。

【図４】第２工程での要部断面図。

【図５】第３工程での要部断面図。

【符号の説明】

１…半導体基体、１Ａ…半導体基板、１Ｂ…エピタキシ
ャル層又は第１真性コレクタ領域、１Ｃ…エピタキシャ
ル層又は第２真性コレクタ領域、２…真性ベース領域、
３…グラフトベース領域、４…エミッタ領域、５，６…
層間絶縁膜、７，９…接続孔、８…エミッタ引出用電
極、１０…配線、Ｔｒ…バイポーラトランジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板の主面上に成長させたエピタ
   キシャル層にその主面から深さ方向に向ってエミッタ領
   域、ベース領域、コレクタ領域の夫々を順次配列した、
   縦型構造のバイポーラトランジスタを有する半導体装置
   において、前記縦型構造のバイポーラトランジスタのコ
   レクタ領域のうち、前記エピタキシャル層中に配置され
   る真性コレクタ領域を深さ方向に２分割し、この２分割
   されたうちの前記半導体基板の主面に接触する一方の第
   １真性コレクタ領域が、前記ベース領域と接合を形成す
   る他方の第２真性コレクタ領域の不純物濃度に比べて高
   い不純物濃度で構成されるとともに、前記半導体基板で
   形成されたコレクタ領域のグラフトコレクタ領域、又は
   半導体基板、エピタキシャル層の夫々の一部に形成され
   たコレクタ領域のグラフトコレクタ領域に比べて低い不
   純物濃度で構成されたことを特徴とする半導体装置。
2. 【請求項２】 前記請求項１に記載の縦型構造のバイポ
   ーラトランジスタにおいて、前記真性コレクタ領域の分
   割された他方の第２真性コレクタ領域の深さ方向の厚さ
   は、動作電圧で第２真性コレクタ領域とベース領域との
   ｐｎ接合部からこの第２真性コレクタ領域側に形成され
   る空乏層の幅寸法とほぼ同等に設定され、前記真性コレ
   クタ領域の一方の第１真性コレクタ領域及び他方の第２
   真性コレクタ領域の合計の深さ方向の厚さは、前記動作
   電圧でコレクタ領域−エミッタ領域間の接合耐圧が確保
   できる空乏層の幅寸法と同等又はそれ以上に設定する。
3. 【請求項３】 前記請求項１又は請求項２に記載の半導
   体基板の主面上に成長したエピタキシャル層は、前記縦
   型構造のバイポーラトランジスタのコレクタ領域の真性
   コレクタ領域の分割された一方の第１真性コレクタ領域
   の不純物濃度と同等の第１エピタキシャル層、他方の第
   ２真性コレクタ領域の不純物濃度と同等の第２エピタキ
   シャル層の夫々が順次積層されたことを特徴とする。