CN106298895A - 一种晶体管 - Google Patents

一种晶体管 Download PDF

Info

Publication number
CN106298895A
CN106298895A CN201510246258.4A CN201510246258A CN106298895A CN 106298895 A CN106298895 A CN 106298895A CN 201510246258 A CN201510246258 A CN 201510246258A CN 106298895 A CN106298895 A CN 106298895A
Authority
CN
China
Prior art keywords
type
grid region
launch site
transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510246258.4A
Other languages
English (en)
Inventor
李思敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510246258.4A priority Critical patent/CN106298895A/zh
Publication of CN106298895A publication Critical patent/CN106298895A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7325Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种晶体管,在下层为N+型低电阻率层、上层为N-型高电阻率层的硅衬底片的上表面有多个N+型发射区,发射区上面连接着N+型掺杂多晶硅,发射区周围有P型基区,基区的侧下面连接有P+型槽型栅区,其特点是:栅区的槽深大于0.5μm;栅区的深度大于3.5μm;相邻栅区的槽的距离小于50μm;发射区接触孔的宽度大于1μm;栅极金属是铝。本发明的优点是:具有更高的最大工作温度,能够在更酷热的环境中工作。

Description

一种晶体管
技术领域
本发明涉及一种晶体管,属于硅半导体功率器件技术领域。
背景技术.
现今有三大功率开关晶体管,它们是双极管(BJT)、功率MOS管和绝缘栅双极型晶体管IGBT(也有人称为IGT)。它们的最大工作温度分别为:双极管150℃、功率MOS管200℃、IGBT 150℃(见《功率MOSFET与高压集成电路》,陈星弼,P.130)。
双极管由于具有电流的正温度系数,电流趋向于自聚集,限制了它的最大工作温度只能到150℃。功率MOS管由于具有很强的电流负温度系数,致使功率MOS管的导通压降在高温下急剧加大。从室温到200℃,功率MOS管的导通压降增加了3倍,这一点使得功率MOS管在高温下处理电流的能力降低(见《功率MOSFET与高压集成电路》,陈星弼,P.207),从而限制了功率MOS管的最大工作温度只能到200℃。IGBT达到闭锁的电流随温度的增加而降低,从25℃到125℃,闭锁电流可能比原来小一倍以上(见《功率MOSFET与高压集成电路》,陈星弼,P.204)一旦闭锁,IGBT立刻烧毁。这一点限制了IGBT的最大工作温度只能到150℃。最新的IGBT已经发展到底4代,最大工作温度已经可以达到175℃。
本发明的目的就是要提供一种晶体管,能够具有更高的最大工作温度,以适应更加酷热的工作环境。
仔细分析研究双极管在不同结温下的电流放大倍数Hfe与集电极电流Ic的关系曲线能够看到:在Ic小的区域,Hfe随温度的增加而增加,在Ic大的区域,Hfe随温度的增加而减小。图1是双极管MJE13003的电流放大倍数Hfe与集电极电流Ic的关系曲线(见深圳深爱半导体股份有限公司网站,产品展示,双极型晶体管,BUL&MJE系列,MJE13003,P.2)。从图1能够看到,TJ=125℃与TJ=25℃的两条曲线相交于Ic=0.67A。这说明在集电极电流Ic<0.67A的区域,双极管具有正温度系数,在集电极电流Ic>0.67A的区域,双极管具有负温度系数。用于频率在20KHZ以上功率开关双极管,其工作电流不能高,处于正温度系数区域。所以,业内称双极管具有正温度系数,实际上是指双极管工作在电流的正温度系数区域。
影响双极管的电流的温度系数的因素主要有两个,一个是发射极与基极之间的正向压降随温度增加而减小,致使双极管的电流随温度的增加而增大;另一个是载流子在输运过程中的散射随温度的增加而增强,致使双极管的电流随温度的增加而减小。后一个因素的作用与前一个因素的作用是相反的。
联栅晶体管是一种晶体管,一种特殊的双极管。联棚晶体管可以看成是在双极管的P型基区中增设了两个杂质浓度比P型基区高、深度比P型基区深的棚区,棚区就是浓基区,所以,联棚晶体管本质上就是双极管。
大量的实验表明在某些范围内槽型栅多晶硅发射极联栅晶体管能够工作在电流的负温度系数区域。例如:P+型槽型栅区的槽的深度大于0.5μm,P+型的槽形栅区的深度大于3.5μm,相邻P+型的槽形栅区的槽的距离小于50μm。这种结构的槽型栅多晶硅发射极联棚晶体管通常工作在电流的负温度系数区域。其机理应该是:在输运过程中具有上述结构的联棚晶体管的载流子受到P+型槽型棚区的高掺杂浓度的受主的碰撞而发生的散射比一般的双极管的载流子受到P型基区的受主的碰撞而发生的散射强得多,使载流子在输运过程中的散射随温度的增加而增强的作用显著加强。P+型槽型棚区的杂质浓度是P型基区的杂质浓度的3倍以上。另一方面,可能是多晶硅发射极与基极之间的正向压降随温度的增加而减小的作用较弱。这两个因素都使得上述结构的槽型栅多晶硅发射极联栅晶体管通常工作在电流的负温度系数区域,具有电流的自均匀作用,整个管芯的电流分布较为均匀,没有明显的热点,因而能够在更酷热环境中工作,具有更高的最大工作温度。(这是具有更高的最大工作温度的机理)
为了减弱电流的集边效应,槽型棚多晶硅发射极联栅晶体管的发射区接触孔即发射区与掺杂多晶硅层之间的接触孔的宽度尽可能做得很窄,但是应该大于1μm,否则,发射区接触孔下面的局部区域电流集中,发热比其他区域严重,温度比其他区域高得多,结果,在酷热的环境中工作,绝大部分区域的温度还属于可控范围,发射区接触孔下面的局部区域就因为电流过于集中发热严重温度过高而失控导致整个晶体管烧毁。所以,为了使晶体管达到更高的最大工作温度,槽型棚多晶硅发射极联栅晶体管的发射区接触孔应该大于1μm。
虽然在某些情况下可以使用钛镍银作为集电极金属层,但还是采用铝作为集电极金属层比较方便。铝包括纯铝以及铝的合金如铝硅、铝硅铜、铝铜等等。
采用<111>晶向的硅衬底,其腐蚀速度比较缓慢,图形精度容易控制。
发明内容
鉴于上述,本发明的目的是在于针对现有技术的不足,提供一种晶体管,它具有更高的最大工作温度,能够在更酷热的环境中工作。
为完成本发明的目的,本发明采取的技术方案是:
一种晶体管,在下层为N+型低电阻率层、上层为N-型高电阻率层的硅衬底片的上表面有多个N+型的高掺杂浓度的发射区,该发射区的上面连接着N+型的掺杂多晶硅层,该掺杂多晶硅层与发射极金属层连接,每个发射区的周围有P型的基区,基区的侧下面连着掺杂浓度比基区高、深度比基区深度深的P+型的槽形棚区,槽形栅区中的每条槽的底面和侧面都覆盖着绝缘层,棚区与栅极金属层相连,硅衬底片的上层位于基区以下和棚区以下的部分为集电区,硅衬底片的下层是集电极,集电极的下表面与集电极金属层相连,其特征在于:
所述P+型槽型栅区的槽的深度大于0.5μm;
所述P+型槽形栅区的深度大于3.5μm;
所述相邻P+型槽形栅区的槽的距离小于50μm;
所述发射区接触孔的宽度大于1μm;
所述棚极金属层的金属是铝。
此外,
所述硅衬底的晶向为<111>。
与现有技术相比,本发明的有益效果是:具有更高的最大工作温度,能够在更酷热的环境中工作。
附图说明:
图1是已有技术的双极管的电流放大倍数Hfe与集电极电流Ic关系曲线。
图2是本发明的一个实施例的结构示意图。
图3是本发明的晶体管的电流放大倍数Hfe与集电极电流Ic关系曲线。
具体实施方式:
本发明涉及一种晶体管,在下层为N+型低电阻率层、上层为N-型高电阻率层的硅衬底片的上表面有多个N+型的高掺杂浓度的发射区,该发射区的上面连接着N+型的掺杂多晶硅层,该掺杂多晶硅层与发射极金属层连接,每个发射区的周围有P型的基区,基区的侧下面连着掺杂浓度比基区高、深度比基区深度深的P+型的槽形棚区,槽形栅区中的每条槽的底面和侧面都覆盖着绝缘层,棚区与栅极金属层相连,硅衬底片的上层位于基区以下和栅区以下的部分为集电区,硅衬底片的下层是集电极,集电极的下表面与集电极金属层相连,其特征在于:
所述P+型槽型栅区的槽的深度大于0.5μm;
所述P+型槽形栅区的深度大于3.5μm;
所述相邻P+型槽形栅区的槽的距离小于50μm;
所述发射区接触孔的宽度大于1μm;
所述栅极金属层的金属是铝。
此外,
所述硅衬底的晶向为<111>。
下面结合附图详细说明。
在图2所示的本发明技术的晶体管的实施例中,硅衬底片4的下层42为集电极,其为厚度420μm电阻率0.01Ω·cm的N+型<111>晶向的硅片,上层41的电阻率20Ω·cm,厚度55μm,在硅衬底片4的上表面开有多条平行的长条形槽5,两个相邻槽5的间距为20μm,槽5深2μm宽5μm。槽底通过注入硼离子并加以推进而形成P+型高浓度槽形棚区6,硼的表面浓度为1E19-2E20/cm3,结深6μm。硅衬底上层41的上表面通过硼离子注入和扩散,形成P型基区2,P型基区2中硼的表面浓度为1E17-3E18/cm3,结深4μm。硅衬底上层41的上表面覆盖着厚度为0.5-0.6μm的掺磷多晶硅层9,掺磷多晶硅层9与槽5的底部和侧面之间隔着一层由二氧化硅、磷硅玻璃、氮化硅或它们的复合物构成的绝缘层7,绝缘层7延伸到硅衬底片4的上表面,绝缘层7的厚度为1μm,在两个相邻槽5之间的硅衬底上层41的上表面有高磷浓度N+型发射区3,磷的表面浓度高达2-9E20/cm3,N+型发射区3的深度为1.5μm。N+型发射区3是通过把绝缘层7开孔,使掺磷多晶硅层9与硅衬底上层41的上表面相连,并通过掺磷多晶硅层9把磷扩散进入硅衬底上层41的上表面而形成的。掺磷多晶硅层9与N+型发射区3相连的孔即是发射区的接触孔,其宽度为2μm。发射极金属层1是通过溅射生成的厚度为4μm的铝层,集电极金属层8是厚度为1μm的AuCr-Au金属层,棚极金属层是厚度为4μm的铝层,棚极金属层与槽型棚区的连接在本图之外,所以,本图没有显示。
发射区可以是平面型的,也可以是槽型的。
为了减小栅区的电阻,可以在棚区的表面做一层金属硅化物如硅化钛。
实施效果:
一已有技术晶体管与本发明晶体管的电流的温度特性比较
图3是本发明的晶体管A的电流放大倍数Hfe与集电极电流Ic关系曲线。晶体管A采用实施例的结构,其管芯面积为0.7*0.7平方毫米,应用于35W螺旋灯,工作电流为300mA。图3一共有5条Hfe--Ic曲线,代表5种不同的晶体管结温,分别为T1=25℃、T2=125℃、T3=150℃、T4=200℃、T5=250℃。
T1与T2的两种结温的Hfe--Ic曲线交点在280mA,T2与T3的两种结温的Hfe--Ic曲线交点在180mA,T3与T4的两种结温的Hfe--Ic曲线交点在120mA,T4与T5的两种结温的Hfe--Ic曲线交点在130mA。由图3能够看到,从25℃到250℃本发明的晶体管A都工作在电流的弱负温度系数区域。
而已有技术的双极管MJE13003也是适用于上述35W螺旋灯,工作电流约为300mA,由图1能够看到,已有技术的双极管MJE13003工作在电流的正温度系数区域。
因此,本发明的晶体管具有电流的自均匀作用,使其能够在更酷热的环境中工作。
二本发明的晶体管通过了250℃168小时的考核。
本发明的晶体管B采用实施例的结构,其管芯面积为2.2*1.8平方毫米,TO-126封装。把晶体管B放进恒温烘箱中,用高温导线引出,与节能灯连接,节能灯放在烘箱之外点亮。把热电偶固定在晶体管B的外壳上。烘箱恒温240℃,晶体管B的管壳温度在245-250℃之间,经受住了168小时的考核,期间多次开灯关灯冲击没有损坏,一直正常工作。晶体管的结温比管壳温度高,因此,可以认为晶体管B在结温为250℃的条件下工作了168小时。
实验表明,本发明的晶体管能够在公开报道的已有技术晶体管的最大工作温度之上长时间工作。
本发明的发射区的形状可以为条形、正方形、六角形、圆形或其他形状,通常采用条形。为简便,说明书的多处描述采用了发射区为条形,基区为条形,槽为条形,由互相正交的槽围成的台面为条形。这是一种普通的功率晶体管的指叉形结构。
需要申明的是,上述实施例仅用于对本发明进行说明而非对本发明进行限制,因此,对于本领域的技术人员来说,在不背离本发明精神和范围的情况下对它进行各种显而易见的改变,都应在本发明的保护范围之内。

Claims (2)

1.一种晶体管,在下层为N+型低电阻率层、上层为N-型高电阻率层的硅衬底片的上表面有多个N+型的高掺杂浓度的发射区,该发射区的上面连接着N+型的掺杂多晶硅层,该掺杂多晶硅层与发射极金属层连接,每个发射区的周围有P型的基区,基区的侧下面连着掺杂浓度比基区高、深度比基区深度深的P+型的槽形栅区,槽形栅区中的每条槽的底面和侧面都覆盖着绝缘层,棚区与栅极金属层相连,硅衬底片的上层位于基区以下和棚区以下的部分为集电区,硅衬底片的下层是集电极,集电极的下表面与集电极金属层相连,其特征在于:
所述P+型槽型栅区的槽的深度大于0.5μm;
所述P+型槽形栅区的深度大于3.5μm;
所述相邻P+型槽形栅区的槽的距离小于50μm;
所述发射区接触孔的宽度大于1μm;
所述栅极金属层的金属是铝。
2.如权利要求1所述的晶体管,其特征在于:
所述硅衬底的晶向为<111>。
CN201510246258.4A 2015-05-14 2015-05-14 一种晶体管 Pending CN106298895A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510246258.4A CN106298895A (zh) 2015-05-14 2015-05-14 一种晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510246258.4A CN106298895A (zh) 2015-05-14 2015-05-14 一种晶体管

Publications (1)

Publication Number Publication Date
CN106298895A true CN106298895A (zh) 2017-01-04

Family

ID=57631172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510246258.4A Pending CN106298895A (zh) 2015-05-14 2015-05-14 一种晶体管

Country Status (1)

Country Link
CN (1) CN106298895A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864230A (zh) * 2021-03-12 2021-05-28 深圳市昭矽微电子科技有限公司 双极晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844835A (en) * 1996-01-04 1998-12-01 Micron Technology, Inc. SCRAM cell employing substantially vertically elongated pull-up resistors
CN1260596A (zh) * 2000-02-18 2000-07-19 李思敏 联栅晶体管
CN101499487A (zh) * 2008-01-31 2009-08-05 北京山贝电子技术有限公司 宽槽形多晶硅联栅晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844835A (en) * 1996-01-04 1998-12-01 Micron Technology, Inc. SCRAM cell employing substantially vertically elongated pull-up resistors
CN1260596A (zh) * 2000-02-18 2000-07-19 李思敏 联栅晶体管
CN101499487A (zh) * 2008-01-31 2009-08-05 北京山贝电子技术有限公司 宽槽形多晶硅联栅晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864230A (zh) * 2021-03-12 2021-05-28 深圳市昭矽微电子科技有限公司 双极晶体管及其制作方法

Similar Documents

Publication Publication Date Title
TWI548091B (zh) 半導體裝置、半導體裝置之製造方法、電子裝置及車輛
CN102569354A (zh) 绝缘栅型双极晶体管及其制造方法
CN101256948A (zh) 半导体元件的制造方法
CN102347366A (zh) Mos型半导体器件及其制造方法
JP5668270B2 (ja) 半導体素子の製造方法
CN108682624A (zh) 一种具有复合栅的igbt芯片制作方法
JP5839768B2 (ja) 半導体装置の製造方法
CN102623335B (zh) 一种提高电能变换装置功率密度的方法
CN106298895A (zh) 一种晶体管
CN103268888B (zh) 一种具有发射极镇流电阻的igbt器件
CN107516679B (zh) 一种深槽超结dmos器件
CN107425056A (zh) 一种绝缘栅双极型晶体管器件
CN105981143B (zh) 半导体装置以及半导体装置的制造方法
CN101369538A (zh) 低导通阻抗功率场效应管vdmos的制作方法
CN106960867B (zh) 一种绝缘栅双极型晶体管器件
CN107731894A (zh) 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法
US9245986B2 (en) Power semiconductor device and method of manufacturing the same
CN103681842A (zh) 一种vdmos管以及vdmos管的制造方法
CN101552285A (zh) 槽形栅掺砷多晶硅结构的联栅晶体管
JP6756125B2 (ja) 半導体装置および半導体装置の製造方法
CN110190114B (zh) 一种栅控双极-场效应复合碳化硅垂直双扩散金属氧化物半导体晶体管
CN103531586B (zh) 一种功率半导体器件及其制造方法
CN204179089U (zh) 等间距固定电荷区soi耐压结构及soi功率器件
CN114334648A (zh) 均热沟槽栅igbt的制作工艺及均热沟槽栅igbt结构
CN104392911B (zh) 一种高压晶闸管芯片的硼扩散方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170104