CN101740383A - 集成化pnp差分对管的制作方法 - Google Patents

集成化pnp差分对管的制作方法 Download PDF

Info

Publication number
CN101740383A
CN101740383A CN200910248642A CN200910248642A CN101740383A CN 101740383 A CN101740383 A CN 101740383A CN 200910248642 A CN200910248642 A CN 200910248642A CN 200910248642 A CN200910248642 A CN 200910248642A CN 101740383 A CN101740383 A CN 101740383A
Authority
CN
China
Prior art keywords
base
silicon substrate
region
base region
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910248642A
Other languages
English (en)
Other versions
CN101740383B (zh
Inventor
张小平
邱晓华
罗志勇
李书艳
刘芝连
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINZHOU 777 MICROELECTRONICS CO Ltd
Original Assignee
JINZHOU 777 MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINZHOU 777 MICROELECTRONICS CO Ltd filed Critical JINZHOU 777 MICROELECTRONICS CO Ltd
Priority to CN2009102486422A priority Critical patent/CN101740383B/zh
Publication of CN101740383A publication Critical patent/CN101740383A/zh
Application granted granted Critical
Publication of CN101740383B publication Critical patent/CN101740383B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

一种集成化PNP差分对管的制作方法，选择单面抛光P+硅衬底，其电阻率为0.001～0.008欧姆-厘米，在硅衬底上生长外延层作为N基区，电阻率为0.2-2.0欧姆-厘米，厚度10～20μm，热氧化生长一层氧化层；在N基区表面扩散硼，扩散硼结与P+硅衬底连接作为公用P+集电区，将外延层分离成两个独立基区；在N基区表面扩散硼形成发射区，控制N基区有效宽度为5～10μm；对N基区表面扩散磷形成N+基区接触区；在N+基区接触区、P+集电区及发射区表面引出金属电极；在P+集电区表面或P+硅衬底背面引出金属电极。其优点是可以有效的降低饱和压降，使其基极-发射极反向电压达到30～100V；器件除了具有大的正向直流放大系数β外，反向直流放大系数β高达8～15。

Description

集成化PNP差分对管的制作方法
技术领域
本发明涉及集成化PNP差分对管的制作方法。
背景技术
普通的差分对管由于对称性好，频率高，远大于几百兆Hz，可用于仪器、仪表的输入极和前置放大器中，但是其基极-发射极反向击穿电压穿BVcbo范围较低，一般在5～12V，而反向放大系数非常低，趋近于零。因此，普通的差分对管不适用于一些需要经受高的电压而不损坏、又需要有较大的反向直流放大系数β的应用场合。
发明内容
本发明要解决的技术问题是提供一种集成化PNP差分对管的制作方法，其基极-发射极反向电压高，反向放大系数可达8～15，可靠性高，应用范围广。
本发明的技术解决方案是：
一种集成化PNP差分对管的制作方法，其特殊之处是：
1、选择<111>晶向单面抛光P+硅衬底，其电阻率为0.001～0.008欧姆-厘米，在硅衬底上生长外延层作为N基区，电阻率为0.2～2.0欧姆-厘米，厚度10～20μm，热氧化生长一层氧化层；
2、通过光刻掩蔽腐蚀在N基区表面扩散硼，扩散硼结与P+硅衬底连接作为公用P+集电区且形成保护环，将外延层分离成两个独立基区，P+集电区的表面杂质浓度(4～10)×1019/cm3；
3、通过光刻掩蔽腐蚀在N基区表面扩散硼形成发射区，控制N基区有效宽度为5～10μm，杂质浓度为(5～10)×1019/cm3；
4、对N基区表面光刻掩蔽腐蚀，扩散磷形成N+基区接触区，再扩散温度1000～1100℃，杂质浓度为(10～50)×1019/cm3；
5、在N+基区接触区、P+集电区及发射区表面引出金属电极；在P+集电区表面或P+硅衬底背面引出金属电极。
上述的集成化PNP差分对管的制作方法，在P+硅衬底背面引出金属电极时，先将P+硅衬底背面磨片，蒸钛镍银再引出金属电极。
本发明的优点是：元件结构同普通的三极管芯片，但由于引入P+衬底，一方面可以有效的降低饱和压降，其基极-发射极反向电压很高，可达30～100V，远大于普通的三极管基-射极反向击穿电压。另一方面除了具有大的正向直流放大系数β外，通过选择低电阻率硅衬底、控制基区有效宽度及N基区电阻率，还大大提高了反向直流放大系数β，使反向直流放大系数β可达8～15。使电路具有较好的应用，尤其在调制解调、斩波等抗较高电压的电路中具有高可靠性。
附图说明
图1是本发明制作的差分对管表面示意图；
图2是图1的A-A剖视图(对应实施例1～实施例3)；
图3是图1的A-A剖视图(对应实施例4)。
图中：P+硅衬底1，N基区2，氧化层3，P+集电区4，发射区5，N+基区接触区6，金属电极7，金属电极8、金属电极9，钝化层10，金属电极11，基区有效宽度W。
具体实施方式
实施例1
1、如图1和图2所示，选择晶向<111>的单面抛光P+硅衬底1，其电阻率为0.001欧姆-厘米，在硅衬底1上生长外延层作为N基区2，电阻率为0.2欧姆-厘米，厚度20μm，热氧化生长一层氧化层3；
2、通过光刻掩蔽腐蚀在N基区2表面扩散硼，再扩散的温度1160℃，扩散硼结与P+硅衬底1连接作为公用P+集电区4且形成保护环，将外延层分离成两个独立基区，P+集电区4的表面杂质浓度1020/cm3；
3、通过光刻掩蔽腐蚀在N基区2表面扩散硼形成分立发射区5，再扩散温度1000℃，控制N基区有效宽度W为10μm，杂质浓度为5×1019/cm3；
4、对N基区2表面光刻掩蔽腐蚀，扩散磷形成N+基区接触区6，再扩散温度1000℃，杂质浓度为50×1019/cm3；
5、在N+基区接触区6、发射区5和P+集电区4表面蒸发金属，刻蚀金属、钝化(形成钝化层10)后引出金属电极7、8、9(即基极b、发射极e和集电极c)。
实施例2
1、如图1和图2所示，选择<111>晶向单面抛光P+硅衬底1，其电阻率为0.008欧姆-厘米，在硅衬底1上生长外延层作为N基区2，电阻率为2.0欧姆-厘米，厚度10μm，热氧化生长一层氧化层3；
2、通过光刻掩蔽腐蚀在N基区2表面扩散硼，再扩散的温度1200℃，扩散硼结与P+硅衬底1连接作为公用P+集电区4且形成保护环，将外延层分离成两个独立基区，P+集电区4的表面杂质浓度4×1019/cm3；
3、通过光刻掩蔽腐蚀在N基区3表面扩散硼形成发射区5，再扩散温度1160℃，控制N基区有效宽度W为5μm，杂质浓度为10×1019/cm3；
4、对N基区2表面光刻掩蔽腐蚀，扩散磷形成N+基区接触区6，再扩散温度1100℃，杂质浓度为10×1019/cm3；
5、在N+基区接触区6、发射区5和P+集电区4表面蒸发金属，刻蚀金属、钝化(形成钝化层10)后引出金属电极7、8、9(即基极b、发射极e和集电极c)。
实施例3
1、如图1和图2所示，选择<111>晶向单面抛光P+硅衬底1，其电阻率为0.005欧姆-厘米，在硅衬底1上生长外延层作为N基区2，电阻率为1.0欧姆-厘米，厚度15μm，热氧化生长一层氧化层3；
2、通过光刻掩蔽腐蚀在N基区2表面扩散硼，再扩散的温度1190℃，扩散硼结与P+硅衬底1连接作为公用P+集电区4且形成保护环，将外延层分离成两个独立基区，P+集电区4的表面杂质浓度6×1019/cm3；
3、通过光刻掩蔽腐蚀在N基区3表面扩散硼形成发射区5，再扩散温度1030℃，控制N基区有效宽度W为7μm，杂质浓度为8×1019/cm3；
4、对N基区2表面光刻掩蔽腐蚀，扩散磷形成N+基区接触区6，再扩散温度1050℃，杂质浓度为30×1019/cm3；
5、在N+基区接触区6、发射区5和P+集电区4表面蒸发金属，刻蚀金属、钝化(形成钝化层10)后引出金属电极7、8、9(即基极b、发射极e和集电极c)。
实施例4
如图1和图3所示，第一步～第四步如实施例1～实施例3，在N+基区接触区6、发射区5表面蒸发金属，刻蚀金属、钝化(形成钝化层10)后引出金属电极7、8(即基极b、发射极e)；将P+硅衬底背面磨片，蒸钛镍银引出金属电极11(即集电极c)。

Claims (2)

1.一种集成化PNP差分对管的制作方法，其特征是：
1.1、选择<111>晶向单面抛光P+硅衬底，其电阻率为0.001～0.008欧姆-厘米，在硅衬底上生长外延层作为N基区，电阻率为0.2-2.0欧姆-厘米，厚度10～20μm，热氧化生长一层氧化层；
1.2、通过光刻掩蔽腐蚀在N基区表面扩散硼，扩散硼结与P+硅衬底连接作为公用P+集电区且形成保护环，将外延层分离成两个独立基区，P+集电区的表面杂质浓度(4～10)×1019/cm3；
1.3、通过光刻掩蔽腐蚀在N基区表面扩散硼形成发射区，控制N基区有效宽度为5～10μm，杂质浓度为(5～10)×1019/cm3；
1.4、对N基区表面光刻掩蔽腐蚀，扩散磷形成N+基区接触区，杂质浓度为(10～50)×1019/cm3；
1.5、在N+基区接触区、P+集电区及发射区表面引出金属电极；在P+集电区表面或P+硅衬底背面引出金属电极。
2.根据权利要求1所述的集成化PNP差分对管的制作方法，其特征是：在P+硅衬底背面引出金属电极时，先将P+硅衬底背面磨片，蒸钛镍银再引出金属电极。
CN2009102486422A 2009-12-20 2009-12-20 集成化pnp差分对管的制作方法 Expired - Fee Related CN101740383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102486422A CN101740383B (zh) 2009-12-20 2009-12-20 集成化pnp差分对管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102486422A CN101740383B (zh) 2009-12-20 2009-12-20 集成化pnp差分对管的制作方法

Publications (2)

Publication Number Publication Date
CN101740383A true CN101740383A (zh) 2010-06-16
CN101740383B CN101740383B (zh) 2011-07-20

Family

ID=42463651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102486422A Expired - Fee Related CN101740383B (zh) 2009-12-20 2009-12-20 集成化pnp差分对管的制作方法

Country Status (1)

Country Link
CN (1) CN101740383B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864230A (zh) * 2021-03-12 2021-05-28 深圳市昭矽微电子科技有限公司 双极晶体管及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829016A (en) * 1987-10-19 1989-05-09 Purdue Research Foundation Bipolar transistor by selective and lateral epitaxial overgrowth
FR2786608B1 (fr) * 1998-11-30 2001-02-09 St Microelectronics Sa Procede de fabrication de circuits integres bicmos sur un substrat cmos classique
GB0318146D0 (en) * 2003-08-02 2003-09-03 Zetex Plc Bipolar transistor with a low saturation voltage
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007207901A (ja) * 2006-01-31 2007-08-16 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864230A (zh) * 2021-03-12 2021-05-28 深圳市昭矽微电子科技有限公司 双极晶体管及其制作方法

Also Published As

Publication number Publication date
CN101740383B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
TW546844B (en) Low-voltage punch-through bi-directional transient-voltage suppression devices and methods of making the same
JPH04106932A (ja) バイポーラトランジスタの製造方法
CN103975439B (zh) 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
TW200835001A (en) Light emitting diode with high electrostatic discharge and fabrication method thereof
CN101740383B (zh) 集成化pnp差分对管的制作方法
CN105609499B (zh) 一种GaN集成器件
US9142624B2 (en) Semiconductor device
CN100533761C (zh) 微波功率晶体管动态发射极镇流电阻结构
CN100449777C (zh) 电介质分离型半导体装置及其制造方法
CN104576763B (zh) 一种二极管结构及其制造方法
CN101276784A (zh) 采用磷埋及深磷埋技术的双极型纵向npn管制作工艺
CN106229349B (zh) 一种超低电容低压半导体放电管芯片及其制造方法
CN108899361A (zh) 一种碳化硅双极型晶体管及其制造方法
CN106952966A (zh) 氮化镓肖特基二极管及其制作方法
CN207587742U (zh) 一种提高峰值电流的肖特基二极管的结构
CN103681807B (zh) 一种双极结型晶体管及其制作方法
CN102315256A (zh) 双极接面晶体管装置
JP5750723B2 (ja) 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法
JPS5866369A (ja) 半導体ダイオ−ドの製造方法
Uehara et al. Micro‐tip array fabrication by selective anodization of p+‐type Si substrate
JPS60236243A (ja) 半導体基板の製造方法
JP2010171283A (ja) ＰｉＮダイオード
TWM639799U (zh) 蕭特基二極體元件
JPH025465A (ja) 半導体装置
TWI258180B (en) Bipolar transistor and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20131220