JPS5866369A - 半導体ダイオ−ドの製造方法 - Google Patents
半導体ダイオ−ドの製造方法Info
- Publication number
- JPS5866369A JPS5866369A JP16528381A JP16528381A JPS5866369A JP S5866369 A JPS5866369 A JP S5866369A JP 16528381 A JP16528381 A JP 16528381A JP 16528381 A JP16528381 A JP 16528381A JP S5866369 A JPS5866369 A JP S5866369A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- region
- type
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000969 carrier Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 65
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 241000272201 Columbiformes Species 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はp i ajJの改良され先学導体ダイオード
の製造方法に関する。
の製造方法に関する。
一般に願方向電圧降下管小さくし得る電力用整流ダイオ
ードとして、ショットキ會バリアφダイオードの他Kp
is*lllの半導体ダイオードが良く知られている。
ードとして、ショットキ會バリアφダイオードの他Kp
is*lllの半導体ダイオードが良く知られている。
このpinダイオードはp導電型の半導体層とn導電型
の半導体層との関に真性半導体の14を存在せしめ友も
のと説明されておシ、通常このi層は不純物amがI
X 10”atomffi−”以下のn一層かp一層で
ある。そして斯かるp−n−接合は通常のpm接合より
も拡散電位が小さくなるから、順方向電圧降下を低減さ
せる構成の1つの要因となるが、中ヤリアの拡散長、所
望耐。
の半導体層との関に真性半導体の14を存在せしめ友も
のと説明されておシ、通常このi層は不純物amがI
X 10”atomffi−”以下のn一層かp一層で
ある。そして斯かるp−n−接合は通常のpm接合より
も拡散電位が小さくなるから、順方向電圧降下を低減さ
せる構成の1つの要因となるが、中ヤリアの拡散長、所
望耐。
圧を得るに必要なp一層、n一層O厚さ、及び製進上の
問題などとの兼合いがある。斯かる点ft考慮してpi
n型ダイオードの好ましい構造としては、p+p−n−
n土構造 或いtip”pnn+構\゛ 造、父はp+ p n n” 構造が知られている。
問題などとの兼合いがある。斯かる点ft考慮してpi
n型ダイオードの好ましい構造としては、p+p−n−
n土構造 或いtip”pnn+構\゛ 造、父はp+ p n n” 構造が知られている。
しかし斯かる構造のものについても下記の様な欠点があ
る。
る。
例えばp+p−構造について述べると、斯かるp&nダ
イオードが導通状態にある場合、p+層とp一層との不
純物濃度の差に基づいてこれらの境界にはp一層に対し
p中層が高い電位障壁を生じ、この電位障壁はp+十層
からp−潜11411K供給される多数キャリアである
正孔に対しては実質的に障壁を与えないが、n″″′″
′鳩側−鳩に注入されたp一層における少数キャリアで
ある電子に対しては実質的な障壁として作用するので、
この電位障壁による少数キャリアの#i積がp一層にお
いて行われる。そしてこの仁とは逆回復特性を低下させ
るばかpでなく、順方向電圧降下の増大を招来する。ま
たこのことは−+n構造においても全く同様に生ずるの
である。
イオードが導通状態にある場合、p+層とp一層との不
純物濃度の差に基づいてこれらの境界にはp一層に対し
p中層が高い電位障壁を生じ、この電位障壁はp+十層
からp−潜11411K供給される多数キャリアである
正孔に対しては実質的に障壁を与えないが、n″″′″
′鳩側−鳩に注入されたp一層における少数キャリアで
ある電子に対しては実質的な障壁として作用するので、
この電位障壁による少数キャリアの#i積がp一層にお
いて行われる。そしてこの仁とは逆回復特性を低下させ
るばかpでなく、順方向電圧降下の増大を招来する。ま
たこのことは−+n構造においても全く同様に生ずるの
である。
本発明は斯かる従来のpinダイオードの欠点を除去し
得る構造を有する半導体ダイオードの製置方法に関する
。
得る構造を有する半導体ダイオードの製置方法に関する
。
先ず第1 因(A)〜(D)により本発明の一実施例を
1明する。
1明する。
先ず第1図(A)に示す様に1〜5 X I Q18a
tomc1m−3程度の不純物濃1と250μm程変の
厚程度有する14m型の半導体基板1に%CVD法によ
シ4XIQ、atomcm の不純物一度のn導電型
の第1の半導体112t10μm程度形成する。次に第
1の半導体層2上KCVD法により4X10atomc
rn−3程変の不純物濃度を有するm導電型の第20半
導体層5を形成するつ但し牙1の半導体層2は半導体基
板1に逆の導電型の不純物を拡散することKよって形成
して龜良い。
tomc1m−3程度の不純物濃1と250μm程変の
厚程度有する14m型の半導体基板1に%CVD法によ
シ4XIQ、atomcm の不純物一度のn導電型
の第1の半導体112t10μm程度形成する。次に第
1の半導体層2上KCVD法により4X10atomc
rn−3程変の不純物濃度を有するm導電型の第20半
導体層5を形成するつ但し牙1の半導体層2は半導体基
板1に逆の導電型の不純物を拡散することKよって形成
して龜良い。
次に同図(B) K示す様に第20半導体45 K m
導電型の不純物をドープしてI X 10”atom□
31!lfの不純物濃度を有する11anagの厚゛さ
0第1の領域4を形成し、しかる後、m導電型の不純物
を所定の間隔で島状にドープしてI X 10”ato
m5m−3If&の不純物fIi度を有する2μ糟程度
め廖さの第2の領域5を形成す゛る。第1゛の領域4と
第2011−域5とによるパターンは格子状、くシ型状
、或いは同心状パターンなど樵々考見られる。
導電型の不純物をドープしてI X 10”atom□
31!lfの不純物濃度を有する11anagの厚゛さ
0第1の領域4を形成し、しかる後、m導電型の不純物
を所定の間隔で島状にドープしてI X 10”ato
m5m−3If&の不純物fIi度を有する2μ糟程度
め廖さの第2の領域5を形成す゛る。第1゛の領域4と
第2011−域5とによるパターンは格子状、くシ型状
、或いは同心状パターンなど樵々考見られる。
しかる後に第1図(C)で示す様に第1の領域4と第2
の領域5を含む第2の半導体層5の上に、CVD法によ
り゛多結晶シリコン層6を300P形成する。こO多結
晶シリコン層6は半導体支持板となるものである。
の領域5を含む第2の半導体層5の上に、CVD法によ
り゛多結晶シリコン層6を300P形成する。こO多結
晶シリコン層6は半導体支持板となるものである。
多結晶シリコン層6t第20半導体層3上に形成した後
、同図(D) K示す@<半導体基板1をケミカルエツ
チングにより除去する。
、同図(D) K示す@<半導体基板1をケミカルエツ
チングにより除去する。
そして半導体基板1を除去し九第1の半導体層20面に
、m導電型の不純物をドープして1x10 ” a t
om cd’−s@ gの不純物濃蜜を有するp1型
O第3の領域7を1岸m程f:杉成すると共に1第1の
領域4に対する第2の領域5の位置関係と同様であるが
位置をずらしてn導電型の不純物をドーグしてI X
1019まtom3 ”種度O不糾物濃度を有する朧+
型の第4の領域8t−2Iun程度形成する。
、m導電型の不純物をドープして1x10 ” a t
om cd’−s@ gの不純物濃蜜を有するp1型
O第3の領域7を1岸m程f:杉成すると共に1第1の
領域4に対する第2の領域5の位置関係と同様であるが
位置をずらしてn導電型の不純物をドーグしてI X
1019まtom3 ”種度O不糾物濃度を有する朧+
型の第4の領域8t−2Iun程度形成する。
しかる後、図示していないが多結晶シリコン6及び第1
0半導体層2′におけるオ6、第4の領域7.8の上に
金属電極を形成する。
0半導体層2′におけるオ6、第4の領域7.8の上に
金属電極を形成する。
次に上述の“様1に:製造工程を経て得゛られ先生導体
ダイオードにつ″いて説明する、 従来のp”p−″■−n十構造の半導体装置の問題点に
ついては既′に述ぺたが、本発明によシ製造された半導
体装置は低゛不純”物#1度のp−型の第20半導体層
5に逆の導電型のn中型の第1の領域4が付加され、を
九低不゛純物濃度の′n−型の第10半導体層′2に逆
の導電型のp十型0−25の領域7が付加されているの
で、p中型の層とp−型の層間、及びn−型の層とn中
型の層間の順方向電圧降下を低減することが出来、かつ
逆回復特性を向上することが出来る。
ダイオードにつ″いて説明する、 従来のp”p−″■−n十構造の半導体装置の問題点に
ついては既′に述ぺたが、本発明によシ製造された半導
体装置は低゛不純”物#1度のp−型の第20半導体層
5に逆の導電型のn中型の第1の領域4が付加され、を
九低不゛純物濃度の′n−型の第10半導体層′2に逆
の導電型のp十型0−25の領域7が付加されているの
で、p中型の層とp−型の層間、及びn−型の層とn中
型の層間の順方向電圧降下を低減することが出来、かつ
逆回復特性を向上することが出来る。
この点について詳しく述べると、この半導体ダイオード
が順バイアスされて導通している一合、p−型の第20
半導体層5とn中型必第1の領域4との間に癲゛不純物
濃変の差及び導電型の違いKよる電位障゛壁が形成され
る。この電位障壁Fi21O領域4@に比べて第2の半
導体1ψ511を高レベルとする電位を4えるので、多
結晶半導体層6圃から第20半導体層3に供給される多
数キャリアである正孔に対しては実質的な障壁となるが
、第1の半導体層2から注入され先方20半導体層6に
おける少数キャリアである電子に対しては実質的な障壁
とならず、第1の領域は少数キャリアを能率よく吸収す
る。
が順バイアスされて導通している一合、p−型の第20
半導体層5とn中型必第1の領域4との間に癲゛不純物
濃変の差及び導電型の違いKよる電位障゛壁が形成され
る。この電位障壁Fi21O領域4@に比べて第2の半
導体1ψ511を高レベルとする電位を4えるので、多
結晶半導体層6圃から第20半導体層3に供給される多
数キャリアである正孔に対しては実質的な障壁となるが
、第1の半導体層2から注入され先方20半導体層6に
おける少数キャリアである電子に対しては実質的な障壁
とならず、第1の領域は少数キャリアを能率よく吸収す
る。
一方、第2の領域5は従来の半導体装置の説明の箇所で
既に述べた様に、多結晶半導体層6@から第2の半導体
層5に能率よく多数キャリアである正孔を供給する。そ
して第1の領域4及び第2の領域5の作用と全く同様な
作用がオ6の領域7及び第4の領域8とによっても行わ
れる。
既に述べた様に、多結晶半導体層6@から第2の半導体
層5に能率よく多数キャリアである正孔を供給する。そ
して第1の領域4及び第2の領域5の作用と全く同様な
作用がオ6の領域7及び第4の領域8とによっても行わ
れる。
従って斯かる構造を有する半導体ダイオードによれば、
p−型の層と電極間、及びn−型の層と電極間O順方向
電圧降下を小さく出来るので、拡散電位の小さいp−n
−接合とすることが出来、しかもp−型の半導体層とn
−型の半導体層における少数キャリアの吸収を良好に竹
い得るので少数キャリアの蓄積を低減てきるため、順方
向電圧降下を小さくできると同時に逆方向回復特性を改
善することが出来る。
p−型の層と電極間、及びn−型の層と電極間O順方向
電圧降下を小さく出来るので、拡散電位の小さいp−n
−接合とすることが出来、しかもp−型の半導体層とn
−型の半導体層における少数キャリアの吸収を良好に竹
い得るので少数キャリアの蓄積を低減てきるため、順方
向電圧降下を小さくできると同時に逆方向回復特性を改
善することが出来る。
次に第2図により本発明の他の一実施例を説明する。同
図において、第1図のものに対応する部分については同
一符号で示し、10はp″′″型の第20半導体層3と
メタルシリサイドによるショットキ接合を形成し得る金
属層であり、11は支持板兼用の電極を示す。
図において、第1図のものに対応する部分については同
一符号で示し、10はp″′″型の第20半導体層3と
メタルシリサイドによるショットキ接合を形成し得る金
属層であり、11は支持板兼用の電極を示す。
この実施例において第1@に示した実施例と異なる点は
、n+型の第1の領域4を形成する拡散工程の代’)K
sp−型の第20半導体層5とメタルシリサイドによる
ショットキ接合を形成する金属、例えばクームt−2o
ooi程度スパッタリングして金属層10を第20半導
体層5に形成し、しかる後に400C〜650C程質の
温度で数十分熱処理を行って、クロムシリナイドによる
ショットキ接合tS成する工程を備えていることである
。ショットキ接合が形成され九領域4′は第1図におけ
るn十型0才1の領域4と全く同様な作用、つまシ第1
0半導体層2から注入され先方2の半導体層5における
少数キャリアである電子を能率よく吸収する作用を行う
。ここで電極11t′iモリブデン或いはタングステン
の様に半導体材料とほぼ熱膨張係数の等しい金属、或い
は高不純物III度、例えばI X I Q”atgm
eys−” 以上の不純物濃度を有する鳳導tff
i着しくはp導電型の半導体ペレットである。半導体ベ
レットの場合、この電極11は機械的強度0Iiiiか
ら250P程度以上の厚さを有することが好ましい。そ
して電極11i金属層10に接着させた後、前記実施例
と同様に半導体基板1を除去し、第1の半導体層2Kp
型の才SO領域7とn土製の第4の領域8とを形成
する。尚、この実施例においては第1の領域4′のみを
ショットキ接合により得たが、第2の領域乃至第40領
域のいずれか、又はすべてtショットキ接合によ)得る
ことも出来、ま九前記実施例ではp−n−接合を有する
対称型のpoofイオードとしたが、i層tp一層、或
いはロー鳩とするp+p−n m+構造、又fd p+
p m−a+構造の非対称■pinルミnダイオードも
勿論よい。ここでp一層、n一層とは不純物濃度がI
X 10 atom3−3相度以下のp導電型の層、
n導電型の層を夫々指す0 以上述べ先様に本発明による製造方法によれば、p −
n接合を形成する不純物a度が低い、或いは比較的低い
2つの半導体層夫々と電極との間の順方向電圧降下及び
キャリアの蓄積の両者を低減し得る領域を前記2つの半
導体)−に確実に形成できるので、順方向電圧降下が小
さく、かつ逆回復特性の良好な半導体ダイオードを得る
ことが出来る。
、n+型の第1の領域4を形成する拡散工程の代’)K
sp−型の第20半導体層5とメタルシリサイドによる
ショットキ接合を形成する金属、例えばクームt−2o
ooi程度スパッタリングして金属層10を第20半導
体層5に形成し、しかる後に400C〜650C程質の
温度で数十分熱処理を行って、クロムシリナイドによる
ショットキ接合tS成する工程を備えていることである
。ショットキ接合が形成され九領域4′は第1図におけ
るn十型0才1の領域4と全く同様な作用、つまシ第1
0半導体層2から注入され先方2の半導体層5における
少数キャリアである電子を能率よく吸収する作用を行う
。ここで電極11t′iモリブデン或いはタングステン
の様に半導体材料とほぼ熱膨張係数の等しい金属、或い
は高不純物III度、例えばI X I Q”atgm
eys−” 以上の不純物濃度を有する鳳導tff
i着しくはp導電型の半導体ペレットである。半導体ベ
レットの場合、この電極11は機械的強度0Iiiiか
ら250P程度以上の厚さを有することが好ましい。そ
して電極11i金属層10に接着させた後、前記実施例
と同様に半導体基板1を除去し、第1の半導体層2Kp
型の才SO領域7とn土製の第4の領域8とを形成
する。尚、この実施例においては第1の領域4′のみを
ショットキ接合により得たが、第2の領域乃至第40領
域のいずれか、又はすべてtショットキ接合によ)得る
ことも出来、ま九前記実施例ではp−n−接合を有する
対称型のpoofイオードとしたが、i層tp一層、或
いはロー鳩とするp+p−n m+構造、又fd p+
p m−a+構造の非対称■pinルミnダイオードも
勿論よい。ここでp一層、n一層とは不純物濃度がI
X 10 atom3−3相度以下のp導電型の層、
n導電型の層を夫々指す0 以上述べ先様に本発明による製造方法によれば、p −
n接合を形成する不純物a度が低い、或いは比較的低い
2つの半導体層夫々と電極との間の順方向電圧降下及び
キャリアの蓄積の両者を低減し得る領域を前記2つの半
導体)−に確実に形成できるので、順方向電圧降下が小
さく、かつ逆回復特性の良好な半導体ダイオードを得る
ことが出来る。
第1図(A)、(B)、(C)、(D)は本発明による
製造方法の一実施例を説明するための図であシ、第2図
(A)、(B)、 (C)は本発明による製造方法の
他の一実施例を示す図である。 1・・・半導体基板 2・・・第1の半導体1m 3・・・第2の半導体層 4.4′・・・第1の領域 5・・・第2の領域 6・・・半導体電極 7・・・第5の領域 8・・・第4の領域 10・・・金属層 11・・・支持体兼用1!極 オリジン電気株式会社 4″れ14 日本電信電話公社 吊 1 図
製造方法の一実施例を説明するための図であシ、第2図
(A)、(B)、 (C)は本発明による製造方法の
他の一実施例を示す図である。 1・・・半導体基板 2・・・第1の半導体1m 3・・・第2の半導体層 4.4′・・・第1の領域 5・・・第2の領域 6・・・半導体電極 7・・・第5の領域 8・・・第4の領域 10・・・金属層 11・・・支持体兼用1!極 オリジン電気株式会社 4″れ14 日本電信電話公社 吊 1 図
Claims (1)
- 【特許請求の範囲】 、第10導亀■を有する半導体基板又はその上K、眩半
導体基板に比べて不−物濃度が低く且つ導電層が同じの
2140半導体層と前記半導体基板に比べて不純、物#
1度が低く且つ導電型が反対の第20半導体層−bを形
成してこれら第1、第2の半導体層による接合を形成す
るニーと、 前記第2の半導体層に紘第20半導体層に多数中ヤリア
を供給する作用を行う第1の領域と前記第2(l導体層
に注入され九少数キャリアを吸収する作用を行、う第2
の領域とを形成する工程と、少くとも前記第1、第2の
領域にわたる一様に前記第20半導体層上に、前記第1
、第2の半導体層に実質的な機械強度を与える導電性部
材を何する工程と、 前記半導体基板を除去する工程と、 該半導体基板が除去され友傭の前記第1の牛一体層Om
K、皺第10半導体層に多数キャリアを供給する作用を
行う第5の領域と前記第1の半導体層に注入され九少数
キャリアを吸収する作用を行う第4の領域とを形成する
工程と、 から々ることt*黴とする半導体ダイオードの製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16528381A JPS5866369A (ja) | 1981-10-16 | 1981-10-16 | 半導体ダイオ−ドの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16528381A JPS5866369A (ja) | 1981-10-16 | 1981-10-16 | 半導体ダイオ−ドの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5866369A true JPS5866369A (ja) | 1983-04-20 |
Family
ID=15809382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16528381A Pending JPS5866369A (ja) | 1981-10-16 | 1981-10-16 | 半導体ダイオ−ドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5866369A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01501030A (ja) * | 1986-09-30 | 1989-04-06 | オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト | アノード側p領域と、隣接する低ドーピングされたnベース領域とを有する半導体構成素子 |
JPH0191475A (ja) * | 1987-10-02 | 1989-04-11 | Toyota Autom Loom Works Ltd | pn接合ダイオード |
US4897362A (en) * | 1987-09-02 | 1990-01-30 | Harris Corporation | Double epitaxial method of fabricating semiconductor devices on bonded wafers |
KR20160114354A (ko) * | 2015-03-24 | 2016-10-05 | 서울시립대학교 산학협력단 | 프린터 인쇄기법을 이용하여 반도체 접합을 제작하는 장치 및 방법 |
-
1981
- 1981-10-16 JP JP16528381A patent/JPS5866369A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01501030A (ja) * | 1986-09-30 | 1989-04-06 | オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト | アノード側p領域と、隣接する低ドーピングされたnベース領域とを有する半導体構成素子 |
US4897362A (en) * | 1987-09-02 | 1990-01-30 | Harris Corporation | Double epitaxial method of fabricating semiconductor devices on bonded wafers |
JPH0191475A (ja) * | 1987-10-02 | 1989-04-11 | Toyota Autom Loom Works Ltd | pn接合ダイオード |
KR20160114354A (ko) * | 2015-03-24 | 2016-10-05 | 서울시립대학교 산학협력단 | 프린터 인쇄기법을 이용하여 반도체 접합을 제작하는 장치 및 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2671259B2 (ja) | ショットキー接合半導体装置 | |
US5278431A (en) | Diamond rectifying contact with undoped diamond layer | |
JP3024973B2 (ja) | トランジスタ | |
JP5213134B2 (ja) | 太陽電池 | |
US5789311A (en) | Manufacturing method of SiC Schottky diode | |
US3978333A (en) | Photovoltaic device having polycrystalline base | |
TW546844B (en) | Low-voltage punch-through bi-directional transient-voltage suppression devices and methods of making the same | |
US3506893A (en) | Integrated circuits with surface barrier diodes | |
JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
GB1559930A (en) | Temperature-compensated voltage reference diode | |
US5075757A (en) | Ohmic contact electrodes for semiconductor diamonds | |
JPH04293273A (ja) | ダイヤモンドヘテロ接合型ダイオード | |
JPS5866369A (ja) | 半導体ダイオ−ドの製造方法 | |
JPS58218168A (ja) | 双方向トランジスタ | |
JP3313344B2 (ja) | SiC/Siヘテロ構造半導体スイッチ及びその製造方法 | |
JP2000058867A (ja) | 半導体装置及びその製造方法 | |
JPH02111077A (ja) | 半導体整流素子 | |
JPH04293272A (ja) | ダイヤモンドpin型ダイオード | |
JP2001237434A (ja) | ダイオード | |
JPH0728024B2 (ja) | 炭化けい素を用いた半導体素子 | |
JPS59143370A (ja) | 半導体整流装置 | |
JPH06268239A (ja) | サージ吸収用ダイオード | |
JPH07115211A (ja) | ショットキ半導体装置 | |
TW202341501A (zh) | 合併PiN蕭特基(MPS)二極體與其製造方法 | |
JPS6142877B2 (ja) |