JPH01501030A - アノード側p領域と、隣接する低ドーピングされたnベース領域とを有する半導体構成素子 - Google Patents

アノード側p領域と、隣接する低ドーピングされたnベース領域とを有する半導体構成素子

Info

Publication number
JPH01501030A
JPH01501030A JP62505703A JP50570387A JPH01501030A JP H01501030 A JPH01501030 A JP H01501030A JP 62505703 A JP62505703 A JP 62505703A JP 50570387 A JP50570387 A JP 50570387A JP H01501030 A JPH01501030 A JP H01501030A
Authority
JP
Japan
Prior art keywords
region
semiconductor component
current
component according
sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62505703A
Other languages
English (en)
Other versions
JPH0797650B2 (ja
Inventor
シユランゲノツト,ハインリツヒ
ゾマー,カール ハインツ
Original Assignee
オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト filed Critical オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト
Publication of JPH01501030A publication Critical patent/JPH01501030A/ja
Publication of JPH0797650B2 publication Critical patent/JPH0797650B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Rectifiers (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 アノード側P領域と、隣接する低ドーピングされたNベース領域とを有する半導 体構成素子本発明は請求範囲1の上位概念による半導体構成素子に関する。
電力整流器ダイオードはP” NN+領域構造を有し、従ってP−ないしN−導 電形の2つの高ドーピングされた領域(これら領域は半導体ディスクの表面に隣 接している)と、その間に位置する低ドーピングされた1つの領域(これは一般 にN導電形を有する)とから成る。
高速整流器ダイオ−Pによシ要求さnることは十分小さい順方向電圧と十分小さ い阻止電流のほかに、次のことがある、即ち導通状態から転流の際逆方向電流ピ ーク及び蓄積時間が小さく、かつ殊に逆方向電流最大値のほうに向っての逆方向 電流の低下がわずかな急峻度で行なわれる(ソフトーリカノマリー特性)ことで ある。このことを或程度まで行なわせ得る公知手段によれば、金、白金又は、電 子−、ガンマ−2又はプロトン照射により生ぜしめられた欠陥のよりな再結合中 心によるキャリア寿命の低減に存する。
上記手法の欠点は阻止電流が再結合中心密度に比例して増大し、特に有効な再結 合レベルのもとてバンドでヤツゾの中心の付近で過度に高いものとなシ得ること である。このような現象ないし作用は金(これはその他の有利な特性のため最も 頻繁に用いられる)の場合、比較的に高い温度下で極めて不都合な影響を及ぼす のである。上記現象ないし作用により、許容金濃度、ひいてはりカバリ(回復) B/!f性の改善度が制限される。
順方向電圧を考慮しても、再結合中心密度は過度に両極性拡散定数、高注入の際 のτキャリヤ寿命)が2より大である場合、順方向電圧はNRek〜IF77に より指数関数的に上昇し、iA度に犬になる。リカバリ特性にとって重要な蓄積 電荷も、τと共に下方に向って制限される。付加的制限を加えるのは、過度補償 の回避をするには再結合中心濃度はNベース領域の通常の伝導性ドーピング(こ れは所望の阻止能によって定められる)を著しく下回わらなければならないこと である。
この条件が充足されない場合は電流パルス印加の際当初過度に高いダイナミック な電圧ピークが生じ、順方向特性回復時間(この時間の後順方向電圧は初期の高 まりの10チを除いて定常値に近づいている)は過度に大となる。このことから も、調整すべきキャリヤ寿命に対して、下回ってはいけない下限が設けられる。
この条件は多くの場合、定常的順方向特性による制限よシ厳しいものである。
再結合中心の局在分布は一般にそれぞれの技術如何によって定められ、要するに 、最適の整流器特性に必要なようにそのまま選定されるわけにはゆかない。プロ トン照射の手法の場合のみ著しく好都合な中心分布が得られるものの、そのよう なプロトン照射法は高価な手法であって、これまで半導体構造には使用されない 。他の照射方法も、それによっては一般には製造工場にてもキャリヤ寿命調整を 行ない得ないという欠点がある。
整流器ダイオードのりカバリ特性の改善のため、ヨーロッパ特許出願公開第00 90722号公報から公知の半導体構造では低ドーピングされたN−ベース領域 と高ドーピングされたN+一区域との間に、1014〜10”/iの範囲内にあ る平均的ドーピング濃度のN−領域が設けられている。上記の中間領域の作成の ためには著しい技術的コストが必要である、それというのは上記領域は出発シリ コンにてエピタキシャル成長により作成されるか又は付刀口的拡散手段によシ近 似せしめられなければならないからである。殊に、ダイオード特性のそのように して行なわれ得る改善は極く些細なものである、それというのは空間電荷領域の 構成は急激な電圧上昇の際逆方向電流ピークの時に、構造(ストラクチュア)に おけるアノードに流れる自由ホールによって決定され上記のホールによシ正の空 間電荷が著しく高められるからである。従って、空間電荷領域は逆方向電流ピー クに達すると短時間では平均的ドーピング濃度領域のところまで突き抜けず、そ の結果逆方向電流が既に小さくなっているときはじめて当該領域はりカバリ(回 復)特性に作用を及ぼす。
さらに、PNN”−整流器ダイオード(TEEE Trans。
Electron Dev、 E D −3i、1984年第1314頁)では ラテラル(横方向)で74%さなチャネル領域区分にてアノード側P領域の厚さ W及び、ドーピング濃度Pはわずかである、例えば P=5×1015/CIIL3.かつW==i、c+m他の面領域区分では遥か に犬である、例えばP= 4 X 10”/cIn3+且W = 5 ttmで ある。チャネル領域区分のラテラル(横方向)寸法は(拡が9)2μmのオーダ である。わずかなドーピング濃度及び厚さのP領域−各区分によっては順方向( 導通)動作の際Fベース領域のP側にて注入荷電キャリヤのわずかな濃度が生せ しめられ、それによシ良好なりカバリ特性を得るものである。逆方向(遮断、阻 止)負荷の際はチャネル領域区分がスタチックに遮蔽され、その結果空間電荷領 域はP領域のわずかなドーピング濃度及び厚さにも拘らず当該の領域区分にて表 面のところまでは突き進まない。上記構造の欠点となるのはそのようにしてはた んにほぼ150vまでの阻止能しか得られず、当該構造は高電圧にも不適である それというのは順電圧が過度に大になるからである見また、別の欠点となるのは ラテラルのP領域構造(ストラクチュア)における個々の偏差及び欠陥によって 阻止能の著しい損失が惹起され、その結果その種の大面積ダイオードの場合の不 良発生率が過度に大になシ経済性の点で適用上問題が起こる。
高速サイリスタにより要求されるのは、小さなターンオフ時間のほかに、伝導( 導通)状態からの転流の際逆方向電流ピークが小さくかつ逆方向電流積分値が小 さいことである。この要求は整流器ダイオードについて前述した如く、公知のサ イリスタでは再結合中心を以てのドーぎングによっては不十分にしか実現、充足 されない、それというのは十分な順方向(導通)特性及び十分小さい逆方向(阻 止)電流という付随的必要性に基づきそれの適用可能性が制限されているからで ある。
本発明の目的ないし課題とするところはアノード側P領域と、隣接する低ドーピ ングされたN領域とを有する半導体構成素子であって、良好な順方向(導通)特 性及びわずかな阻止電流と、転流の際の改善されたリカバリ特性とを併せ備え、 且、広い電流−1電圧領域に対して技術的に簡単に作成され得るものを提供する ことにある。
上記課題は請求範囲1中の特徴事項の構成要件によシ解決される。
本発明の有利なほかの構成態様は従属クレーム中に規定されている。
本発明により達成される利点とするところは当該半導体構成素子において、逆方 向電流ピークが著しく低減され、かつ、最大値に向っての逆方向電流の低減が平 坦であることにある。逆方向(阻止)電流は低減され、その結果この半導体構成 素子は比較的高い動作温度に対しても使用され得る。更に、この半導体構成素子 は技術上高価な照射法を用いず、且、FEI′素子に必要なマスネキング精密技 術なしで大きな面積でも高い収率(歩留シ)で作成可能である。
次に図示の実施例を用いて本発明の詳細な説明する。
第1図は本発明の基本的な整流器ダイオード構造及び同上各領域における荷電キ ャリヤ分布の特性経過を示す。
第2図は本発明の整流器ダイオード及び従来技術のそれにおける逆方向電流の時 間的特性経過のダイヤグラムを示す。
第6図は本発明による整流器ダイオードの構成を示す。
第4図は第6図により構成された整流器ダイオードにおける領域構造のドーピン ググロファイルを示す。
第5図は種々の導通電流密度のもとての第6図の整流器ダイオードにおける注入 された荷電キャリヤの分布状態を示す。
第6図は高い及び低いP−エミッタ効率の横方向(ラテラル)に交番する領域区 分を有する本発明の整流器ダイオードの別の構成を示す。
第7図は種々の電子流密度の場合における第6図の整流器ダイオードにおけるホ ール濃度のラテラル(横方向)分布状態を示す。
第8図は第6図の整流器ダイオードの高いPエミッタ効率の領域区分の半径に依 存しての注入されたホール濃度の最大値を示す。
第9図は種々の導通電流密度の場合における第6図の整流器ダイオードにおける 注入された荷電キャリヤの分布状態を示す。
第10図は本発明の整流器ダイオードの別の構成を示す。
第11図は第10図によシ構成された整流器ダイオードにおける領域構造のドー ピングプロファイルを示す。
第12図は本発明のサイリスタの構成を示す。
第1a図はリカバリ特性の改善のためのP−領域2にて電子シンクSを有する整 流器ダイオード1を示す。
電子シンクは表面によって、又は、後述するように、P−領域2中におけるN− 領域によって形成され得る。
その際P−領領域は電子シンクSの前のところで次のように低くドーピングされ ている、即ち、順方向負荷の際高注入区域が、電子シンクSの近くのところまで 達するように低くドーピングされている。但し、電子シンクの前のところでのド ーピング度は阻止方向負荷の際空間電荷領域が電子シンクのところまでは延び( 拡から)ないようにするのに十分なものである。詳細には図示してないが、P− 領域2はオーム接触接続のため表面にて少なくとも部分領域区分にて高いドーピ ング濃度の領域を有する。P−領域2につづいて、内側に向って、低ドーピング されたN−ベース領域3が、またこの領域乙につづいて、高に一ピングされたN +領域4がつづいている。
第1b図のダイヤグラムには順方向動作(t=0 )の際及び転流切換の開始後 種々の時点における第1a図のダイオードにおける電子−、ホール分布状態を示 す。無段可能なドーピング濃度を有する高注入領域区分にて電子濃度nと、ホー ル濃度Pは等しい。nとPの各特性カーブはたんにNN+接合部J2にてドーピ ング濃度NDの上昇と共に益々相互に離れていく。
ダイヤグラムから明かなように、P−領域2にて設けられた電子シンクSにより 、順方向負荷のvApN−接合部J1の領域区分においてP−側にて、注入され た荷電キャリヤの濃度の著しい低下が生せしめられる。
PN接合J1′における荷電キャリヤ濃度は例えばたんにほぼ2 X 1616 /cIrL3であるが、= 1vNj−ff1合部J2に−て一層な荷電キャリ ヤ分布に基づき転流過程の際PN接合部J工から迅速に荷電キャリヤが消失する 。このことは転流切換の開始後t=1.4μs、 1.8μS、 2.2μsに 対する荷電キャリヤ分布から明らかである。t=1.4μsにおいて既に、PN 接合部Jlの比較的近い周囲における注入された荷電キャリヤの濃度は零に等し く、その結果、空間電荷領域、及び外部電圧と逆向きの相応の阻止電圧が形成さ れている。逆方向電流1rは阻止電圧印加と共に低下し始めるので、逆方向電流 ピークの到達までの時間はわずかであシ、それによシ、一定のdi / dtを もっての通常の転流の除わずかな逆方向電流ピークさえも生ぜしめられる。ただ し、ダイオードにおける既に高い電圧にも拘らず、N−ベース領域区分にてN− 領域4の付近にてなお多くの電荷が第1図にも同様に示されているように蓄積さ れている。従って電流は急峻には途切れ(瞬断され)得す、従って、整流ダイオ ードの第2図に示されているソフト−リカバリ特性が得られる。第2図ではカー ブaは従来技術の整流ダイオ−げにおける逆方向電流1rの時間経過を示し、カ ーブbは本発明の整流器ダイオードにおける逆方向電流の時間的経過を示す。図 から明かなように、本発明の整流器ダイオードにおいては逆方向電流ピークCが 著しく低減され、最大値に向っての逆方向電流1rの減少状態はm1フラット( 平坦)に経過している。
本発明の整流器ダイオードについて述べたことは実質的に、順方向動作の際の類 似の荷電キャリヤ分布を有するサイリスタの転流切換についても成立つ。
第6図の整流器ダイオードの構成の場合P領域2は低ドーピングされた厚みのあ る内部P一部分領域2aと、薄い高ドーピングされた2表面領域2bとから成り 、この領域2bによシ半導体ディスクが支持板7上に合法ないしろう付で接合さ れている。P一部分領域2aには低ドーピングされたNベース領域3と、これに つづいて高ドーピングされたN+領領域がつづいている。このN+領領域その表 面にてオーム接触接続層9を有する。P一部分領域2aとNベース領域6との間 のPN接合部には阻止電圧が印加される。表面パッシベーションのために整流器 ダイオードはベベリングを有する。
第4図に示す、第6図の整流器ダイオードのドーピングプロファイルから明かな ように、P領域2の低ドーピングされた領域区分2aはたんに 1×1015/c!!L3〜1X1016/α3の表面濃度を有する。その厚さ は例えば40μmである。阻止方向負荷の際空間電荷領域Rはたんに当該領域内 にP側にてひろがるのみであシ、要するに、最大の阻止方向負荷の際でも表面ま では違しない。このような全般的に拡散された領域によシ公知のように高い阻止 能が得られる。これに反して、順方向動作の際、平均的ないし高注入荷電キャリ ヤ濃度の区域は小さな電流密度例えば5A/crIL2からもうすでに、表面の すぐ近くのところまで達し、その結果上記表面は実効電子シンクとして作用する 。薄いP+表面領域2bはたんにオーム接触接伏のために用いられ、それに十分 なドーピング濃度を有する。その時その濃度は概して3×1017/crn3よ り犬である。表面領域2bの厚さは次のような小さな値に選定される、即ちN+ 領域4から到来する電子が当該表面領域により、この表面における電子シンクの ところへ流れ(ここでは上記電子は再結合し又はトンネルプロセスにより金属中 に移行する)るのをわずかな程度しか妨げられないような小さな値に選定されて いる。有利には厚さは2μmより小、例えば0.2μmに等しい値にされる。第 1図を用いて説明したように、P −1i1にて荷電キャリヤ濃度は例えば5  A/cm”を上回る電流の際著しく低減される。それによシ、リカバリ特性の所 望の改善が行なわれ得る。順方向電圧(これは再結合中心によっても、本発明の P領域2の構成においても高められる)の点で可能な限シ、整流器ダイオードは 有利に付加的に再結合中心でドーピングされる。この理由から再結合中に密度が 同等の対比可能な公知の整流器ダイオードにおけるよりわずかであるので、阻止 電流も相応してよシわずかなものとなる。
最大の逆方向(阻止)負荷の際の空荷電荷領域Rはなお低ドーピングされたP一 部分領域2a内に延びており、他方では平均的且高い注入(率)の区域が順方向 負荷の際表面の近くのところまで達するという条件はドーピング積分1直 N1nt=工NdX すなわち、P一部分領域2aへの、ドーピング原子の面被覆度を用いて表わされ 得る。阻止能力を確保するにはN1ntはほぼ1.3×1012/crIL2よ シ犬に選定され、ダイオードの順方向極性付けの際当該表面が有効な電子シンク を形成するにはNよ。、はほぼ1X1013/crn2よシ小にすると好適であ る。P一部分領域2aの面積抵抗Hに対する次の条件はほぼ同意味を有する。
1.5にΩ≦R0≦10xn 比較的に大きな阻止作用を有する構成菓子において良好な収率ないし歩留りを得 るにはP一部分領域2aの厚さを5μmよシ犬に選定すると有利である。パッシ ベーション及び順電圧と関連する理由から、他方では厚さは70μmよシ小に選 定すると有利である。ドーピング積分値及び面積抵抗に対する条件を考慮して、 P一部分領域2aの最大ドーピング濃度は有利に1×1015/cIrL3〜2 ×1016/c!rL3に選定するとよい。
明らかになったことは第6図及び第4図の整流器ダイオードは再結合中心での適 合ドーピングのもとてほぼ1000Vの阻止能力に対してまで、順方向特性に関 する要求を充足し、よって、全体的に従来技術に比しての格段の改善を成す。比 較的高い阻止電圧用にN−ベース領域6の設計構成の際、はぼ20 OA/cm ”の動作上の電流負荷に対する順方向電圧は余シ犬でないN−ベース厚のもとて なお常に許容限界内にあるが、過電流動作(経路動作)の場合生じるような高い 電流密度の際の順方向電圧は予期せずに著しく増加し、その結果過電流に対する 耐久性(耐量、耐力)が著しく低減される。それの原因を第5図を用いて説明す る。
この第5図中では第6図及び第4図の整流器におけるホール分布が種々の順電流 密度に対して示しである。
ドーピング経過は破線で示しである。200 A/cm”の動作電流密度に対し て、図示の非対称的ホール分布が生じこの分布は低ドーピングの領域にて電子分 布と一致する。電流増大と共に荷電キャリヤ濃度は先ず増大し、このことは10 00 A/c1rL2に対するカーブとの対比から明らかである。さらに上昇す る電流と共に、N−ベース領域6のP側における低減された荷電キャリヤ濃度の 区域が、Nベース領域3のN+側領域半部内にまで拡がシ、このことは5000 A/dに対するカーブから明らかである。当該ダイオードにおける蓄積された電 荷はもはや増大しないので、電流と共に電圧の著しい増大、よって、過電流に対 するわずかな耐量(耐力)が生じる。
P領域2a(第3図、第4図)の表面濃度の上昇により、高い電流密度のもとて の荷電キャリヤ濃度の相応の増大、もって、過電流耐力の改善が行なわれる。
高ドーピングされた表面領域2bの厚さの増大によっても所定の過電流耐力(耐 量)が得られる。両手段によってもリカバリ特性は損なわれる、それというのは 表面における電子シンクの効率及びそれによシ荷電キャリヤ分布の非対称性が動 作電流のもとで低減されるからである。それにも拘らず、そのようにして第3図 及び第4図の整流器構造によシ所定の許容の過電流のもとで、公知の整流器ダイ オードによるよシも良好なりカバリ特性が得られる。
一層の改善が次のようにして得られる、即ち電子シンク5が面状にP領域2の部 分領域区分においてのみ有効である(作用状態におかれる)ように配置され、一 方、中間領域区分におけるP領域2の注入能力(率)が高いものであるようにす るのである。このような装置構成は第6図の整流器構造に示されている。N+領 域4(この領域によっては半導体ディスクが伝導性状態で支持板7に被着されて いる)には低ドーピングされたN−ベース領域6がつづき、この領域6にはP領 域2がつづき、このP領域2はその表面にてオーム接触接続層9を有する。P領 域2は連続している低ドーピングされた部分領域2a(これは第6図の整流器ダ イオードにてNベース領域6と共に阻止作用をするPN接合部Jユを有する)の ほかに、薄い高ドーピングのP+領域2bを有しこの領域2bは当該領域区分に て接触接続のために用いられ、部分領域区分Cにて比較的厚い高ドーピングのP +領域2c(これは高いエミッタ効率を有する)を有する。P領域2は領域区分 Bにて第6図及び第4図の整流器ダイオードにおけるようなドーピング経過を有 する。低ドーぎング部分領域2aのドーピング濃度及び高ドーピング部分領域2 bの厚さのもとて過電流耐力を考慮する必要はない、それはそのような過電流耐 力は領域2Cによって得られるからである。
領域区分BにおけるP領域は薄い表面領域2bを除いて低ドーピングされている ので、平均的から高い注入率の荷電キャリヤ濃度の領域が順方向動作の際表面の すぐ近くのところまで達し、その結果この表面は領域区分にて有効シンクとして 作用する。シンクSによ#)PN接合部Jlにおける横方向に平均化された荷電 キャリヤ濃度の著しい低下が生ぜしめられ、その結果リカバリ特性は公知整流器 ダイオードに比して著しく改善されている。高ドーピングされたP+領域2Cに よっては第3図の整流器ダイオードに比して過電流耐力の改善が行なわれる、そ れというのは当該の領域2Cによっては電流と共に蓄積された電荷の増大が行な われ、一方、第6図の整流器ダイオードの蓄積電荷は高め電流密度のもとでたん に極くわずかに又はもはや増大しない(第5因に関連して述べた如く)からであ る。第6図の整流器ダイオードにおける電流と共に蓄積電荷の増大はさらに次の ようにして促進増強される、即ち、電流は増大すると共に小さいP−エミッタ効 率を有する領域区分Bから高いPエミッタ効率を有する領域区分C中に益々移行 する(その理由はその伝導性がそこでは上昇するからである)ようにするのであ る。領域区分B(ここでは電流密度は所与の全電流のもとで、均質な電子タンク を有する第6図の整流器ダイオードにおけるより小さい)では、A電流の場合、 低減された電流密度により極くわずかしか又は全く低減されない(第5図)。第 6図の整流器ダイオードにおける比較的高い蓄積電荷により、面全体に亘り積分 される全損失電力のみならず、局所的損失電力が、高い電流密度の領域区分Cに て所与の全電流のもとで低減され、その結果許容過電流が高められる。リカバリ (回復)過電流複合特性は良好に注入を行なうP+領域2cのない電子タンクの 均質な配置構成に比し改善されている。それというのは、通常の動作電流のもと ての蓄積電荷と、過電流の場合におけるそれとの比はより小さいからである。こ のことは次のような場合に比しても成立つ、即ち低ドーピングされた領域2dの 表面濃度又は高ドーピングされた領域2bの厚さく第6図及び第4図)が幾らか 高められて、それによシ、第3図の整流器ダイオードにおいて比較的高い過電流 耐量が得られる場合に比しても成立つ。
詳細には示してないが、第6図の半導体ディスクはP領域2が支持体7に当接し 、一方、N+領域4は接触接続層9を有するようにしてもよい。
領域2Cにより得られる改善について述べたことについては当該領域の周辺(周 縁)における作用、現象は考慮しなかった。P+P接合部J3はP+領域2cの 周辺では金属層9によりほぼ熱平衡状態におかれるものとしである。それによシ 、上記領域は周辺では注入されない。周縁から離隔していくとはじめてp”p接 合部J3は整流器ダイオードの順方向極性づけの際電子流(これはP領域2aに おける接合部J3に沿って電子シンクSのほうへ流れる)によシ益々順方向に極 性づけられる。横方向に可変の注入率により、P+領域2cへの境界部でのP領 域2aにおけるホール濃度の局在的変化が生ぜしめられる。60μmの半径を有 する円形状のP+領域2Cに対してはPN接合部Jよにおける領域区分における 種々の垂直方向電流密度’lnxが第7図に示しである。P+領域2cのすぐ前 のところにおけるP領域2aのドーピング濃度はP□ = 5 X 1015/ cIrL3であシ、電子シンク(表面)はP+P接合部J3の平面においてP+ 領域2Cにつづいている。図から明かなように1周縁におけるホール濃度Pはr  == raの場合P領域2aのf−ピング濃度P。に等しく、中央においては (r=00際)Pは最大値Pmをとる。r < raK対する注入ホール濃度は 比較的大きな電流に対して電子電流密度Jn工と共に著しく増大する。このこと は同じようにして、全電流密度との関連性に対しても成立ち、その際その全電流 密度は付加的にホール電流を含み、よって、比較的に大である。
−8= 20 OA/cIrL2までは領域2aでは当該面に亘って平均化され たホール濃度下(これはリカバリ特性を定める)はまだ大しては上昇していない 。P+領域2Cがアノード側面積全体の例えばl/3を占める場合、第7図の例 Jnx=200A/儒2では面(積)に亘って平均化された濃度下は先ずはP。
よシ略50%位大である。但し、Jnx=1000A/cIrL2の場合、丁は 同条件下でほぼ600チだけより大であシ、5000 A / cm2の場合は ぼ20倍だけより犬である。著しく高い電流密度の場合PN接合部Jlにおける 最大値Pm及び平均化された荷電キャリヤ濃度下は全体的に同じ面積割合部分を 有する唯1つの又は比較的に少数の大面積のP+領域2Cの場合におけるホール 濃度に近似する、それというのは高い電流密度の場合における周縁作用が減少す るからである。
P+領域2Cの半径raが、r=0の場合における最−大注入ホール濃度Pニー Poの関係性は第8図にて領域区分Cにて2つの電流密度”nxに対して示しで ある。
200 A/cm2に対するカーブは動作j一方向電流密度に対するP+領域2 cの注入能率t−iわし、一方、5000 A/α2に対するカーブは過電流負 荷の際のP+領域2Cの注入度を表わす。P −P は先ずr と共mo a に著しく増大し大きなr8の場合、P+領域の体積特性により与えられる飽和値 に移行する。明かなように、動作電流のもとての注入ホール濃度と、過電流負荷 の際のそれとの比が、J・さな半径raの選定によシ、大面積のP+領域2Cの 場合におけるホール濃度(飽和領域)の比より遥か以下に低減され得る。有利に はraは次のように選定される、即ち動作電流のもとてのホール注入度が最大許 答頑電圧に必要なだけの大きさであシ、一方逆電流のもとてのホール注入率が飽 和値にできるだけ近づくように選定される。両条件が同時には十分には満たされ ない場合、次のような妥協点が見付けられなけnばならない、すなわち、整流器 ダイオードの所定の使い方に応じて最大の過電流耐量の値へより一層近い値、又 は最良のりカバリn性へよシ一層近い値の得られる妥協点が見付けられなければ ならない。いずれにしろ動作電流のもとてのホール注入度が、同じ面積割合部分 を有する大面積P+領域2cの場合に比して著しく低減され得、その際過電流耐 量は損なわれない。過電流の際の横方向に平均化された注入度が、はぼ限界値に 達すると、比較的小さい多数のP+領域を使用した場合における過電流耐量は高 められさえする、それというのは損失電力が半導体面に亘って一層均一に分布さ れ、よって熱放出が改善されるからである。動作電流のもとてのP領域2の注入 度の著しい減少に基づき、高い過電流耐量にも拘らず、著しく改善されたりカバ リ特性が得られる。領域区分Cへの前述の電流集中(密度)は半導体面へのP+ 領域2cの浸透が密になればなるほど、また、当該領域の半径raが小さくなけ ればなるほど、小さなものとなる、それというのはその際横方向拡散により一層 強力な横方向荷電キャリヤ補償が行なわれるからである。
raが例えば50μ口に等しく選定されると、動作電流のもとてホール注入度と しては Pm−Po= 2.6 x 10” / cm3が生じる。P+領域2Cが上記 例におけるごとく、整流器ダイオードのアノード側面全体の173ヲ要する場合 、これには面に亘って平均化された注入されたホール濃度丁、たんにほぼ4×1 015/cIn3が相応する。例えば5 X 1 D15/cm3の2部分領域 2aの表面におけるドーピング濃度P0と相俟って上記注入度はほぼ1800V までの阻止能力に設計選定の頗動作電流のもとて十分小さなノー電圧には裏足シ 、シかも百は非常に良好なりカバリ特性が得られるほど小さい。過電流負荷の際 の注入度Zdそのようなraのもとて大きな面積の場合における飽和値にほぼ等 しい(このことは第8図から明らかである)。
順電圧はNベース領域6の厚さと共に、即ち設計選定された阻止能と共に上昇す るので、このことは平均的Pエミッタ効率の調整の際半径raと、面全体におけ るP+領域2Cの面積割合とによって考慮され得る。
高い阻止能の場合、動作電流のもとてのPエミッタ効率は小さな阻止能の場合に おけるより犬に選定され、それにより、順電圧が過度に犬にならないようにすべ きである。
動作及び過電流の場合における横方向で平均化された注入されたホール濃度Pに 対する、P+領域2Cの、アノード側半導体面への比較的密な被覆の基本的影響 を第9図に示す。P+領域2Cの横方向寸法(拡がり)は第8図に関連して説明 したように選定される。動作電流の際PN接合部J1の周囲における丁はNN”  接合部J2におけるより遥かに小さい(このことは200A/α2に対するカ ーブより示されている)。それにより、前述のように、第6図の整流器ダイオ− rにおけると同じように良好なりカバリ特性が得られる。但し、過電流の場合、 P N接合部J1における平均化されたホール濃度はNN+接合接合部全2ける それに等しく、第3図の整流器ダイオードの第5図に示す荷電キャリヤ分布に比 して著しく高められ、このことは第9図及び第5図に5000A/CTL2に対 するカーブに示されている。それにより、第7図、第8図を用いて説明した設計 選定による整流器ダイオードの著しく改善された過電流特性が得られる。
第10図から明かなように、電子シンクSはn4″rt形の表面領域10によっ ても形成され得、その際その表面領域はP領域2内に位置しこの領域2と共にP N接合部J3を形成する。n導電形表面領域10は高ドーピングされたN″)領 域として構成されている。またこの表面領域10は表面にて、P領域2と共に金 属層7によって接触接続さnている。N+領域10はP領域2よシわずかな厚さ を有し、このP領域はこれに当接する低−一ピングされたNベース領域6と共に 連続するPN接合部J□を形成する。Nベース領域6には高ドーピングされた耐 領域4がつづいており、この領域はNベース領域6と共にNN+接合接合部全2 成し、また表面にて接触接続層9を有する。N+領域10に前置して設けられた 、P領域2の領域区分の厚さa及びドーピング濃度は次のような大きさに選定さ れている、即ち阻止方向負荷の際空間電荷領域Rの拡が9がN+領域10のとこ ろまで達しないような大きさに選定されている。
それによシP N接合部J1によシ整流器ダイオードの所望の阻止能が確保され る。更に、P領域2の前置して設けられた領域区分のドーピング濃度及び厚さa は次のような小さな値に選定されている、即ち順方向動作の際高い注入度の領域 区分がN”P接合部J3の近くのところまで達するような小さな値に選定されて いる。
その際その接合部J3は順方向極性づけの際阻止方向に極性づけられ従ってそれ ぞれつづいているN+領域10と共に電子に対するシンクとして作用するような 小さな値に選定されている。これらの条件は第6図に関連して説明したのと類似 のように領域区分BにおけるN+領域10に前置して設けられた、P領域2の領 域部分の面積抵抗R8又は総合ドーピング積分値では空荷電荷領域RのP側境界 部は第6図及び第6図の構成と異なって電子シンクSから相当大きな距離間隔を 保って、それによりN+領域10、P領域2、Nベース領域3とから形成された NPN )ランジスタが、整流器ダイオードの阻止方向負荷の際パンチスルーに よυ早過ぎてブレークダウンしないようにしなければならず、これについては以 下詳述する。有利には領域区分BにおけるP領域2の面積抵抗及びドーピング積 分値が次の不等式に従って選定される。
2X1012/σ2≦N工。、≦2 X 1013/儂27 kQ 2 Ro  21 kΩ 領域区分BにおけるP領域の厚さは有利にほぼ5μmよシ犬且はぼ50μmより 小に選定され、P領域2の上記領域部分におけるドーピング濃度は最大値におい て有利に6×101’ /cm3〜3 X I Clユ’ / cm3である。
断面AI、A2における第10図の整流器ダイオードのドーピング経過の例を第 11図に示しである、即ち、総合ドーピング濃度の経過が示しである、つまシ、 アクセプター、ドナードーピング濃度の差の経過が絶対値として示しである。P 領域2は表面にて断面A1において1 X 1019/cm”のドーピング濃度 を有し、断面A2にてN+領域10に前置して設けられた領域区分では総合ドー ピング濃度は最大値において6 X 1015/cIrL3である。P領域2の 厚さは50μmであり、前置して設けられた領域区分の厚さaは27μmである 。
N+領域10は5X1019/α3の総合−派面ドーピング濃度及び23μ二の 厚さを有する。第11図のドーピングプロファイルを有する第10図の整流器ダ イオードの利点とするところは公知の拡散−、マーキング法に従って簡単に当該 整流器ダイオードが作成できることである。P領域2の表面濃度は第6図及び第 6図の整流器ダイオードの濃度はど小さく調整しなくてもよい。
第10図の整流器の阻止方向負荷の際N+領領域0とP領域2との間のN”P接 合部J3は順方向に極性づけられる。上記の順方向極性づけは領域区分Bにおけ るN+領域10に前置して設けられた2区域にて横方向電圧降下により、N+領 域10のところを流れる逆方向ホール電流によシ生ぜしめられる。定常的遮断( 阻止)状態において、横方向電圧降下、ひいてはN”P接合部J3の順方向極性 づけはわず妙・な阻止電流に基づきわずかである。但し、導通状態からの転流の 119 N”P接合部J3の順方向極性づけはリカバリ期間(フェーズ)中比較 的に犬である。N+領域10、P領域2、Nペース領域6から形成されるNPN  )ランゾスタがそれにより導通制御されると、リカバリ電流の著しい増大、さ らにNPN トランジスタ、ひいては整流器ダイオードのブレークダウンが定常 的阻止能以下の状態で惹起され得る。両方の現象を避けるため、最大の阻止方向 負荷の際のN”P接合部J3からの空間電荷領域の間隔は十分大きなものに選定 され、N+領域10の横方向寸法(拡が9)は十分小さな値に選定される。
先ず、N+領域10からの空間電荷領域Rの間隔Rによシ、領域区分Bにおける P領域2の残シの中性にュートラル)部分の面積抵抗を介して、横方向電圧降下 、ひいてはN”P接合部J3の順方向極性づけの強さないし高さが制御される。
さらに上記間隔によシ、領域区分BにおけるP領域2の中性部分において少数キ ャリヤ濃度の勾配を介して、所定の順方向極性づけのもとでN+領域10がら空 間電荷領域R中に流れ込む電子流が定められる。このような関係性は領域区分B における前置配設されたP領域2全体の面積抵抗及びドーピング積分値N工nt の上述のような設定の靜考慮される。例えば N1nt=4×1012/crrL2が選定される場合、最大阻止電圧のもとて なお存在する中性区域は領域区分Bにおをとる。前置配設されたP領域2の、N ”P接合部J3の順方向極性付けに対して規定的働きをする面導電度(コンダク タンス)は例えばi Q Q */crr?’の逆方向電流の際、オーダ的に1 015/cIIL3の、空間電荷領域における濃度での自由荷電キャリヤにより 著しく高められている。更に、領域区分Bにおける逆方向電流は導通期間(フェ ーズ)中比較的わずかな注入荷電キャリヤ濃度に基づき、高いエミッタ効率の領 域区分Cにおけるより小さく、その結果P領域2中当該領域区分Bにて横方向ホ ール電流も相応に低減されている。Nベース領域乙の厚さが炉領域10の半径R aより小さい際、これが島状に円形状基面で構成されているならば、実質的に領 域区分Bの周縁領域のみが、Nベース厚Wのオーダの拡がシを以て、N+P接合 部J3の順方向極性付けに寄与する。2つの量Ra、Wのうちの最も小さいもの は長さし。(これは相反的に、領域区分BにおけるP領域2の面抵抗及び発生す る逆方向電流密度とに依存する)より大であってはいけない。1000Vを越え る阻止能を有する整流器ダイオード(このダイオードではWnはほぼ70μmよ シ犬である)では面積抵抗の代表的値に対するRaは、当該構造にて生じる逆方 向電流を考1してほぼ40μmよシ小に選定される。
前述した構成例では第11図のドーピング経過(分布)に相応して、N+領域1 0の高いエミッタ効率が基礎とされている。上記領域10の表面ドーピング濃度 は良好な接触接続性のため大きくする必要はあるが、N”P接合部J3のエミッ タ効率はN+領域10のわずかな厚さにより小い調整され得る。この場合、?領 域10の横方向寸法は比較的大に選定され得る。
第6図の整流器ダイオードについて既に詳述した如く、第10図の構成において も面状にたんに部分領域区分にて配置された電子シンクSによっては第6図の整 流器ダイオードに比して改善された過電流特性が生せしめられる。電子シンクS が島状に構成され高いエミッタ効率の相補領域区分Cがつづいている(つながっ ている)か、又は第7、第8図にて基礎とされた装置構成におけるように高いエ ミッタ効率の領域区分Cが島状に構成され電子シンクがつづいている(連なって いる)領域を形成するか、又は当該面の、領域区分BとCへの分割するための別 の表面パターンが選定される〃・余シ大したことではない。第7図及びM8図を 用いて説明された周縁作用の利用のため、一般に、領域区分Bの横方向寸法(拡 がシ)、即ち、最も近い電子シンクからの領域区分Bの各点(個所)の最大間隔 は次のように選定されるとよい、即ち、面に亘って平均化されたホール注入率は 動作電流密度のもとでできるだけ小であシ、一方、過電流の際は大面積領域区分 Cの場合における飽和値をとるように選定するとよい。
電子シンクSを有する前述のPエミッタ構造のうちの1つの、サイリスタへの適 用例を第12図に示す。
アノード側P領域2は第6図の整流器ダイオードにおけるように、連続する低ド ーピングされた部分領域2aと、領域区分Bにおける薄厚の高ドーピングされた P+部分領域2b(これは当該領域区分にて接触接続のために用いられる)と、 領域区分Cにおける高いエミッタ効率の比較的厚みのある高ドーピングされたP +部分領域2Cとから成る。P領域2は表面において連続する接触接続層7を有 する。P領域2には内側に向って低ドーピングされたN−ベース領域6がつづい ており、この領域2には通常のサイリスタ構造におけるように、P−導電形の制 御ベース領域10と、n導電形のカソード側エミッタ領域11とがつづいている 。それら領域は表面にて接触接続層9を有する。P領域2の設計選定は第7図、 第8図を用いて説明したように行なうことができる。
第9図について説明した整流器におけるように、P領域2は順方向動作密度(2 00A/cm2)の際、サイリスタ構造にてP領域2に向って低下する荷電キャ リヤ濃度を生じさせる。第1図を用いて説明したように、そのようにすることに よシ、サイリスタに対しても転流後の逆方向電流ピーク及び逆方向電流積分値の 減少が行なわれる。P領域2の、順電流と共に増大する注入率に基づき(第7図 〜第9図)許容過電流は低減されていない。サイリスタにおけるP領域の設計選 定の際第7図、第8図に関して述べたことのほかに、サイリスタの点弧−、ロッ ク電流が所定の限界を越えて高められないように考慮しなければならない。この ことはy(流器ダイオードに比して比較的にわずかな付加的な再結合中心密度に より又は2部分領域2aの表面濃度の増大により行なうことができる。
FIG、 1b FIG、 2 FIG 3 x(J、+m) FIG、 5 x (pm) FIG、 6 FIG、 7 FIG、 8 r、(pm) FIG、 9 FIG 10 x()Jm) FIG、 12 国際調査報告 1″″″′01“−110・ PCT/EP 871005:4国際調査報告 EP ε700544

Claims (17)

    【特許請求の範囲】
  1. 1.アノード側P領域と隣接する低ドーピングされたN−ベース領域とを有し該 N−ベース領域は上記P領域と共に阻止作用をするPN−接合部を形成し、その 際当該表面にて上記P領域のドーピング濃度は少なくとも複数部分領域にて、良 好な伝導性のオーム接触接続の行なわれ得るように選定されており、また上記P 領域の厚さは比較的強い阻止作用を有する構成素子向きに定められている半導体 構成素子にかいて、アノード側P−領域(2)はPN接合部(J1)からは離隔 された、電子に対するシンク(S)を有し、更に電子に対するシンク(S)とP N接合部(J1)との間のP領域(2)の部分領域のドーピング濃度と厚さの選 定の際順向負荷のとき高い注入電荷濃度の区域が電子のシンク(S)の付近のと ころに達しその際該シンクは作用状態におかれるようになり、また逆方向阻止負 荷のときはP領域(2)における空間電荷領域の拡がりが電子のシンク(S)の ところまでは達しないように当該の厚さ及びドーピング濃度の値が選定されてい ることを特徴とするアノード側P領域と、隣接する低ドーピングされたNベース 領域とを有する半導体構成素子。
  2. 2.電子シンク(S)とPN接合部(J1)との間のP領域(2)の領域部分の 総合ドーピング積分値はほぼ1.3×1012/cm2より大で且、2×101 3/cm2、より小である請求項1記載の半導体構成素子。
  3. 3.P領域(2)は低ドーピングされた連続する内部部分領域(2a)と、高ド ーピングされたわずかなエミッタ効率のP×表面領域(2b)とから成る請求項 1又は2記載の半導体構成素子。
  4. 4.P領域(2)はわずかなエミッタ効率のP×表面領域(2b)のほかに当該 面の部分領域区分にて高ドーピングされた高エミッタ効率のP+表面領域(2c )を有する請求項3記載の半導体構成素子。
  5. 5.P領域(2)は低ドーピングされた連続する内部P部分領域(2a)と、面 の部分領域区分に配置された高いエミッタ効率のP+表面領域(2c)とから成 る請求項1又は2記載の半導体構成素子。
  6. 6.内部P部分領域(2a)のドーピング積分値はほぼ1.3×1012/cm 2より大であり、かつ、1×1013/cm2より小である請求項3又は後続請 求項のうちの4いずれか1項記載の半導体構成素子。
  7. 7.内部P部分領域(2a)の厚さは5μmより大で、かつ、ほぼ70μmより 小であり、それの最大ドーピング濃度はほぼ1×1015/cm3より大で、か つ2×1016/cm3より小である請求項3又は後続請求項のうちのいずれか 1項記載の半導体構成素子。
  8. 8.わずかなエミッタ効率▽のP+表領域(2b)の厚さの選定に際して、順方 向負荷のときNベース領域(3)から到来する電子流がP+表面領域(2b)を 通つて表面のところにおける電子シンク(S)へ流れるように上記厚さは小さく 選定されている請求項3、4、6又は7記載の半導体構成素子。
  9. 9.P+表面領域(2b)の厚さが2μmより小であり、それの表面におけるド ーピング濃度は3×1017/cm3より大である請求項8記載の半導体構成素 子。
  10. 10.高エミッタ効率のP+表面領域(2C)の横方向寸法の選定に際して、そ れのホール注入度が順方向動作電流の際当該電流にて最大順電圧に必要な程度に 低減されるように上記横方向寸法は選定されている請求項4又は後続請求項のう ちのいずれか1項記載の半導体構成素子。
  11. 11.高エミッタ効率のP+表面領域の横方向寸法の選定に際して、それのホー ル注入度は順方向動作電流のとき低減されるが過電流のときは十分に作用するよ うに当該横方向寸法は選定されている請求項4又は後続請求項のうちいずれか1 項記載の半導体構成素子。
  12. 12.高エミッタ効率のP+表面領域(2c)はほぼ30μmと100μmとの 間の半径(■a)を有する円形基面を有する請求項10又は11記載の半導体構 成素子。
  13. 13.電子シンク(S)はP領域(2)にて設けられたn導電形の表面領域(1 0)を用いて形成されている請求項1又は2記載の半導体構成素子。
  14. 14.n導電形表面領域(10)のエミッタ効率又は横方向寸法(拡がり)は小 さく選定されており、その際当該領域は半導体構成素子の逆方向極性付けの際大 して注入されないように当該横方向寸法(拡がり)は小さく選定されている請求 項13記載の半導体構成素子。
  15. 15.n導電形表面領域(10)はほぼ40μmより小さい半径を有する円形基 面を有する請求項14記載の半導体構成素子。
  16. 16.n導電形表面領域(10)の相互間隔の選定に際して、P領域(2)のホ ール注入度は順方向動作電流のとき当該電流のもとで最大順電圧に必要な程度に 低減されるように当該相互間隔は選定されている請求項13又は後続請求項のう ちいずれか1項記載の半導体構成素子。
  17. 17.n導電形表面領域の相互間隔の選定に際して、ホール注入度は順方向動作 電流のとき低減されるが過電流のとき十分作用をするように当該相互間隔は選定 されている請求項13又は後続請求項のうちいずれか1項記載の半導体構成素子 。
JP62505703A 1986-09-30 1987-09-25 アノード側p領域と、隣接する低ドーピングされたnベース領域とを有する半導体構成素子 Expired - Lifetime JPH0797650B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19863633161 DE3633161A1 (de) 1986-09-30 1986-09-30 Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone
DE3633161.9 1986-09-30
PCT/EP1987/000544 WO1988002555A1 (en) 1986-09-30 1987-09-25 Semi-conductor element with a p-region on the anode side and a weakly-doped adjacent n-base region

Publications (2)

Publication Number Publication Date
JPH01501030A true JPH01501030A (ja) 1989-04-06
JPH0797650B2 JPH0797650B2 (ja) 1995-10-18

Family

ID=6310652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62505703A Expired - Lifetime JPH0797650B2 (ja) 1986-09-30 1987-09-25 アノード側p領域と、隣接する低ドーピングされたnベース領域とを有する半導体構成素子

Country Status (5)

Country Link
US (1) US5063428A (ja)
EP (1) EP0283496B1 (ja)
JP (1) JPH0797650B2 (ja)
DE (2) DE3633161A1 (ja)
WO (1) WO1988002555A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157057A (ja) * 2006-03-07 2006-06-15 Mitsubishi Electric Corp 半導体装置
US8420496B2 (en) 2008-07-31 2013-04-16 Mitsubishi Electric Corporation Semiconductor device and method of fabricating the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2706120B2 (ja) * 1988-02-12 1998-01-28 アゼア ブラウン ボヴェリ アクチェンゲゼルシャフト Gtoパワーサイリスタ
DE3823795A1 (de) * 1988-07-14 1990-01-18 Semikron Elektronik Gmbh Schnelle leistungsdiode
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832748A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3942967A1 (de) * 1989-12-23 1991-06-27 Semikron Elektronik Gmbh Schnelle leistungsdiode
DE4135258C2 (de) * 1991-10-25 1996-05-02 Semikron Elektronik Gmbh Schnelle Leistungsdiode
DE4201183A1 (de) * 1992-01-17 1993-07-22 Eupec Gmbh & Co Kg Leistungsdiode
JP2809253B2 (ja) * 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
DE4236557C2 (de) * 1992-10-29 2002-08-01 Semikron Elektronik Gmbh Leistungs- Halbleiterbauelement
US5360990A (en) * 1993-03-29 1994-11-01 Sunpower Corporation P/N junction device having porous emitter
DE4421529C2 (de) * 1994-06-20 1996-04-18 Semikron Elektronik Gmbh Schnelle Leistungsdiode
DE4438896A1 (de) * 1994-10-31 1996-05-02 Abb Management Ag Halbleiterdiode mit Elektronenspender
EP0717447A1 (de) * 1994-12-13 1996-06-19 Siemens Aktiengesellschaft GTO-Thyristor
DE19538090A1 (de) * 1995-10-13 1997-04-17 Asea Brown Boveri Leistungshalbleiterelement
US7332750B1 (en) * 2000-09-01 2008-02-19 Fairchild Semiconductor Corporation Power semiconductor device with improved unclamped inductive switching capability and process for forming same
DE10046936A1 (de) * 2000-09-21 2002-04-18 Infineon Technologies Ag Diodenvorrichtung aus zwei monolithisch miteinander integrierten Dioden
JP3360073B2 (ja) 2001-02-22 2002-12-24 花王株式会社 飲 料
JP2004288680A (ja) * 2003-03-19 2004-10-14 Mitsubishi Electric Corp 圧接型半導体装置
US20100117725A1 (en) * 2008-11-12 2010-05-13 Infineon Technologies Austria Ag Semiconductor diode
US8592903B2 (en) * 2008-11-26 2013-11-26 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
DE102009047808B4 (de) 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
WO2014202750A1 (en) * 2013-06-20 2014-12-24 Abb Technology Ag Fast recovery diode
US9123828B2 (en) 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
CN109638083B (zh) * 2018-12-29 2024-04-05 捷捷半导体有限公司 一种快恢复二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145577A (en) * 1977-05-25 1978-12-18 Hitachi Ltd Production of semiconductor rectifier
JPS5637683A (en) * 1979-09-04 1981-04-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor rectifying device
JPS5645081A (en) * 1979-09-19 1981-04-24 Toshiba Corp Low-loss diode
JPS5866369A (ja) * 1981-10-16 1983-04-20 Origin Electric Co Ltd 半導体ダイオ−ドの製造方法
JPS5949715A (ja) * 1982-09-16 1984-03-22 松下電器産業株式会社 炊飯装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2415218A1 (de) * 1974-03-29 1975-10-02 Licentia Gmbh Halbleiterdiode
JPS5231675A (en) * 1975-08-01 1977-03-10 Hitachi Ltd Semiconductor rectifier
JPS5290273A (en) * 1976-01-23 1977-07-29 Hitachi Ltd Semiconductor device
US4117507A (en) * 1976-06-22 1978-09-26 Sgs-Ates Componeti Elettronici S.P.A. Diode formed in integrated-circuit structure
DE2801218C3 (de) * 1978-01-12 1980-11-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum elektrolytischen Ätzen einer rekristallisierten Aluminiumfolie und deren Verwendung
GB2050694B (en) * 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
JPS58115871A (ja) * 1981-12-28 1983-07-09 Toshiba Corp 高周波リミタダイオ−ド
FR2524715A1 (fr) * 1982-03-30 1983-10-07 Thomson Csf Diode rapide
DE3328521C2 (de) * 1983-08-06 1985-11-14 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gleichrichterdiode für hohe Sperrspannung
JPS60141401A (ja) * 1983-12-26 1985-07-26 Toshiba Corp タ−ビンロ−タの焼ばめ加工装置
JPS60187058A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd 半導体装置
JPS6139575A (ja) * 1985-06-27 1986-02-25 Nippon Telegr & Teleph Corp <Ntt> 半導体整流装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145577A (en) * 1977-05-25 1978-12-18 Hitachi Ltd Production of semiconductor rectifier
JPS5637683A (en) * 1979-09-04 1981-04-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor rectifying device
JPS5645081A (en) * 1979-09-19 1981-04-24 Toshiba Corp Low-loss diode
JPS5866369A (ja) * 1981-10-16 1983-04-20 Origin Electric Co Ltd 半導体ダイオ−ドの製造方法
JPS5949715A (ja) * 1982-09-16 1984-03-22 松下電器産業株式会社 炊飯装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157057A (ja) * 2006-03-07 2006-06-15 Mitsubishi Electric Corp 半導体装置
US8420496B2 (en) 2008-07-31 2013-04-16 Mitsubishi Electric Corporation Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US5063428A (en) 1991-11-05
EP0283496A1 (de) 1988-09-28
DE3633161A1 (de) 1988-04-07
DE3633161C2 (ja) 1991-07-04
DE3786076D1 (de) 1993-07-08
EP0283496B1 (de) 1993-06-02
JPH0797650B2 (ja) 1995-10-18
WO1988002555A1 (en) 1988-04-07

Similar Documents

Publication Publication Date Title
JPH01501030A (ja) アノード側p領域と、隣接する低ドーピングされたnベース領域とを有する半導体構成素子
US5418376A (en) Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
JP3968912B2 (ja) ダイオード
US7696600B2 (en) IGBT device and related device having robustness under extreme conditions
US6696705B1 (en) Power semiconductor component having a mesa edge termination
US5668385A (en) Power semiconductor component with transparent emitter and stop layer
Schlangenotto et al. Improved recovery of fast power diodes with self-adjusting p emitter efficiency
US8836090B1 (en) Fast recovery switching diode with carrier storage area
US4281336A (en) Thyristor element with short turn-off time and method for producing such element
JPH1074959A (ja) 電力用半導体素子
JPH0534834B2 (ja)
US7868352B2 (en) Silicon break over diode
JPH09246570A (ja) 半導体装置
JP2970774B2 (ja) 半導体デバイス
US4238761A (en) Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode
JP2851026B2 (ja) 高速ダイオード
US4137545A (en) Gate turn-off thyristor with anode rectifying contact to non-regenerative section
US5491351A (en) Gate turn-off thyristor
US4951110A (en) Power semiconductor structural element with four layers
US4951109A (en) Turn-off power semiconductor component
JP3807023B2 (ja) 電力用ダイオード
Vobecky et al. Bidirectional phase control thyristor (BiPCT): a new antiparallel thyristor concept
US7705369B2 (en) High-voltage diode with optimized turn-off method and corresponding optimization method
JPH07231086A (ja) ターンオフ可能な半導体素子
US5005065A (en) High current gate turn-off thyristor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term