JPH07231086A - ターンオフ可能な半導体素子 - Google Patents

ターンオフ可能な半導体素子

Info

Publication number
JPH07231086A
JPH07231086A JP7017352A JP1735295A JPH07231086A JP H07231086 A JPH07231086 A JP H07231086A JP 7017352 A JP7017352 A JP 7017352A JP 1735295 A JP1735295 A JP 1735295A JP H07231086 A JPH07231086 A JP H07231086A
Authority
JP
Japan
Prior art keywords
gto
segment
thyristor
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7017352A
Other languages
English (en)
Other versions
JP3883591B2 (ja
Inventor
Andre Jaecklin
イェクリン アンドレ
Ezatollah Ramezani
ラメツァーニ エツァトラー
Peter Roggwiller
ログヴィラー ペーター
Andreas Ruegg
リューエッグ アンドレアス
Thomas Stockmeier
シュトックマイアー トーマス
Peter Streit
シュトライト ペーター
Juerg Waldmeyer
ヴァルトマイアー ユルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Management AG
Original Assignee
ABB Management AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Management AG filed Critical ABB Management AG
Publication of JPH07231086A publication Critical patent/JPH07231086A/ja
Application granted granted Critical
Publication of JP3883591B2 publication Critical patent/JP3883591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【目的】 アノード、カソード、制御電極を有するＧＴ
Ｏサイリスタを備えた、ディスク状の半導体基体を有す
るターンオフ可能な半導体素子を、半導体基体の縁領域
における熱的な問題が低減されるように、改良する。 【構成】 半導体基体の縁側の領域において、冷却セグ
メント金属化部１３を有する少なくとも１つの冷却セグ
メント１５が配置され、該冷却セグメント金属化部の下
側に、電気的な絶縁層１４が設けられている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、少なくとも１つのアノ
ードセグメントまたはアノード、少なくとも１つのカソ
ードセグメントまたはカソードおよび少なくとも１つの
制御電極セグメントまたは制御電極を有する少なくとも
１つのＧＴＯサイリスタセグメントまたはＧＴＯサイリ
スタを備えた、ディスク状の半導体基体を有するターン
オフ可能な半導体素子に関する。
【０００２】
【従来の技術】この種のターンオフ可能な半導体素子
は、例えば米国特許第５２４８６２２号明細書から公知
であるような従来技術から出発している。そこには、自
由な圧力コンタクトのテクノロジーにおけるターンオフ
可能な、合金半導体素子が記載されており、半導体素子
の半導体基体は縁側に、該半導体基体がケーシングに組
み込まれるとき、熱的に負荷軽減作用するシリコーン樹
脂を有している。非合金電力半導体には、この形式の熱
的な縁負荷軽減は満足できるものではない。
【０００３】ヨーロッパ特許公開第０３８７７２１号公
報から、ベース層に集められた少数キャリアを吸収する
ために縁側のターンオフ電極が熱的な縁負荷軽減作用を
する、ターンオフ可能なサイリスタが公知である。２つ
のゲートを必要とするこのサイリスタは、電力モジュー
ルには不適当である。
【０００４】西独国特許第３５０９７４５号明細書か
ら、点状のゲート接触接続部の同じでないリード抵抗を
補償するために、ゲートリード点の回りの近傍領域にお
けるセクタにおいてゲートリード点から離れた領域のセ
クタにおけるよりも長いキャリア寿命が設定されてい
る、ターンオフ可能なサイリスタが公知である。したが
って、熱的な負荷軽減は、問題視されていないし、実現
されてもいない。
【０００５】西独国特許出願公開第２０４１７２７号公
報には、リング帯域に、複数の半径方向に配向されたＧ
ＴＯサイリスタセグメントが設けられており、これらセ
グメントは縁側において、ターンオフの際に、縁側の抵
抗上昇によりカソード領域全体にわたる均一な電流分布
を実現するために、カソード金属化部を有していない、
半導体ディスクが開示されている。
【０００６】西独国特許第３７２２４２５号明細書に、
同心のリンクに設けられている複数のＧＴＯセグメント
を有するＧＴＯサイリスタが記載されており、ここで
は、同じターンオフ時間を実現しかつ殊に、制御接続部
から遠く離れたサイリスタユニットにおける熱的な降伏
を回避するために、制御接続部から遠く離れているリン
グにおけるリング状のアノード側のエミッタ領域の幅
が、制御接続部の近傍に配置されているリングにおける
相応のリング幅より小さい。
【０００７】その際、アノード−エミッタ幅の整合がタ
ーンオフ過程を促進するのみならず、ターンオン過程も
困難にし、ひいては素子のターンオン均一性を損なうこ
とがあるのは不都合である。
【０００８】ヨーロッパ特許出願公開第０２８３５８８
号公報から、並列接続された個別素子の均一な制御のた
めに、外側のリングに配置されているＧＴＯサイリスタ
セグメントが、内側のリングにおけるより、カソード接
点とゲート接点間に一層小さい電気抵抗を有している、
ＧＴＯサイリスタが公知である。外側のリングにおい
て、ｎエミッタまでのゲート間隔は、５０μｍに設定す
ることができ、一方それは内側のリングでは１５０μｍ
である。この電気的に作用する間隔は、カソードおよび
制御電極のそれぞれ境を接する金属化部の下方に拡がる
絶縁層によって調整することができる。種々の抵抗は、
ｐベース層の、それが表面に達している個所における種
々異なった厚さの層によっても実現することができる。
ｐベース層はこれらの個所において、種々異なったドー
ピングプロフィールを有することもできる。また、そこ
に一層強くドーピングされた付加層を設けることもでき
る。
【０００９】この方法の欠点は、不都合な所に位置する
セグメントの不都合な作用が、その位置のみならず、制
御の形式にも依存している点にある。制御がセグメント
間の差を強調するかまたは抑圧するかに応じて、配置構
成により行われる対抗措置は不十分であるかまたは過補
償されることになる。
【００１０】ターンオフ可能な、所謂ＧＴＯサイリスタ
は、電力半導体素子として殊に大電力のコンバータに使
用される。その際、制御のためにしばしば、入力周波数
および出力周波数に無関係な、近似的に一定のスイッチ
ング周波数によって、ＧＴＯサイリスタをターンオンお
よびターンオフする、パルス幅変調方法が使用される。
その際素子において生じる電気的な損失電力は、設計時
の重要な判断基準である。というのは、それは素子を能
動的に加熱しかつそれ故に、許容できる最大の遷移温度
および半導体基体と冷却体との熱的な抵抗を考慮して、
冷却によって放出しなければならないからである。
【００１１】半導体基体に生じる電気的な全損失電力
は、一方における平均クロックサイクルに依存している
スタチックな損失と、他方における周波数に比例してお
りかつターンオン損およびターンオフ損から合成されて
成るダイナミック損に分割することができる。それら損
失成分はすべて、温度に依存している。それ故に勿論、
加熱レートそれ自体も、遷移温度の関数になる。
【００１２】大抵の損失成分（スタチックな損失、ター
ンオン時の損失）の温度依存性はそれでも小さいが、タ
ーンオフ損失は、比較的高い温度の場合パルス毎に著し
く上昇する。同時に、ターンオフフェーズの期間の電流
分布に不都合に影響する記憶時間も上昇するので、素子
面の一部がますます強く加熱されかつさらには、その際
に素子が全体として熱的な境界データに達することない
許容最大温度を上回る熱的な不安定が生じる可能性があ
る。
【００１３】当該従来技術としてさらに、ヨーロッパ特
許出願公開第０２００８６３号公報が挙げられ、そこか
ら同様にＧＴＯサイリスタおよびダイオード構造を有す
る半導体素子が公知である。ダイオード構造は、ディス
ク状の半導体素子の外縁に、リング状に配置されている
ＧＴＯサイリスタセグメントを中心に円形に設けられて
おりかつＧＴＯサイリスタに逆並列に接続されている。
金または白金のような重金属原子を、半導体素子のシリ
コン基本材料中に打ち込むことによりまたは電子または
ガンマ照射により、ダイオードにおけるキャリアの寿命
はサイリスタにおけるよりも短く調整されている。ダイ
オードとＧＴＯ制御電極セグメントとの間に、抵抗ない
し電気的に絶縁性の不活性層を有する円形の保護帯域が
設けられており、これらはサイリスタ領域およびダイオ
ード領域を相互に減結合するので、ほんの僅かなキャリ
アしかそれぞれ別の領域に入り込むことができない。
【００１４】
【発明が解決しようとする課題】したがって本発明の課
題は、冒頭に述べた形式のターンオフ可能な半導体素子
を、その半導体基体の所定の領域、殊にその縁領域の熱
的な欠点が低減されるように、改良することである。
【００１５】
【課題を解決するための手段および発明の効果】この課
題は、本発明により、請求項１、４および５の特徴部分
に記載の構成によって解決される。
【００１６】本発明の利点は、回避できない小さな電気
的な不均一性は非常に大きな電流において初めて不都合
に作用する可能性があるという点にある。このことはと
りわけ、縁領域において、セグメント当たりに有効な平
均冷却能力を、適当な措置によって出来るだけ増大さ
せ、その際このためにＧＴＯ素子の、縁領域における支
持当接面が大幅に縮小されずにかつこれにより不均一な
圧力分布に対しての影響の受け易さをこれ以上高めるこ
とのないようにすることによって実現される。
【００１７】本発明は、つまり、熱的な過熱は、既に生
じている局所的な加熱が高められた冷却能力によっても
もはや、補償できなくなったとき発生しかつＧＴＯ素子
機能が危険に曝されるという考察に基づいている。この
高められる冷却能力は、過熱個所の近傍における高めら
れた温度勾配と関係があり、この個所の大きさに依存し
ている。通常のディスクセルをこの付加冷却能力に関し
て分析すると、ＧＴＯ素子縁部が熱的に弱い個所である
ことがわかる。というのは、ここでは、ラテラル方向の
熱平衡が実際には内部に向かって生じ、すべての方向に
生じないからである。
【００１８】ディスクセルにおいて、大抵はケーシング
および金属化部の軽い変形による複数回の、完全には平
坦的ではないストレスないし緊締力の後、圧力不均一さ
を来して、縁の部分が僅かな単位面積当りの圧着力しか
有しずかつこれにより僅かな冷却しか実現されないほど
になる。乾燥した接触部における比較的大きな熱抵抗に
よって、ＧＴＯ素子縁は、素子の不均一さが均一に分布
している場合にも、早期の熱的な過熱に陥る傾向を有す
る。実際の経験によれば、大きなＧＴＯサイリスタにお
ける縁のこの熱的な不都合さは、制御電極の接続部の配
置に基づく既に繰り返し述べた不均一さより著しく大き
く見積もるべきである。
【００１９】本発明の有利な実施例の別の利点は、点弧
電流が−４０°Ｃから１２５°Ｃ間での温度範囲におい
て僅かな差しか有しず、それ故に精確な点弧が可能にな
るという点にある。
【００２０】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
【００２１】各図において、同じ部分には同じ参照番号
が付されている。
【００２２】図１には、ＧＴＯサイリスタセグメント
（ＧＴＯ）とＧＴＯサイリスタセグメントＧＴＯに関し
て縁側に配置されている冷却セグメント１５とのラテラ
ル方向に隣接する領域を有するディスク状の半導体素子
の断面が部分的に示されている。この半導体素子の下面
に、例えばアルミニウムから成るアノード金属化部１が
設けられている。この金属化部は、図４からわかるよう
に、アノードＡとしての、ターンオフ可能な半導体素子
の第１の主電極を成している。この半導体素子の上面
に、ＧＴＯカソード金属化部９が設けられている。この
カソード金属化部９は、図示されていないモリブデン圧
力プレート並びに場合によっては別の中間層を介して冷
却セグメント金属化部１３に接続されておりかつカソー
ドＫとしての、ターンオフ可能な半導体素子の第２の主
電極を成している。作動中、カソード側のコンタクトプ
レートは、半導体基体の損失熱を放出するための図示さ
れていない冷却体に熱伝導接続されている。５で示され
ているのは、制御電極金属化部である。これは、ＧＴＯ
カソード金属化部９並びに冷却セグメント金属化部１３
を前以て決められた抵抗間隔を以て取り囲みかつこれら
金属化部より低いところに配置されているので、その結
果図示されていない圧力プレートの下方の電気的な接続
部は、図示されていない中央またはリング状の孔に対し
てラテラル方向にかつそこから図示されていない別個の
コンタクト部材を介して絶縁されて側方向に外部に向か
って引き出されている。
【００２３】半導体素子は主として、比較的厚い、低ド
ーピングされた、ｎ導電形のｎ-ベース層３から成って
いる。このベース層に、カソード側において、ｐ導電形
のｐベース層４が形成されている。このｐベース層４に
は、ＧＴＯサイリスタセグメントＧＴＯのカソード領域
において、高ドーピングされた、ｎ導電形のｎ+ＧＴＯ
エミッタ層１０が形成されている。このエミッタ層は、
ＧＴＯカソード金属化部９よりラテラル方向において多
少大きい。アノード側は、ｎ+ＧＴＯエミッタ層１０と
ほぼ同じラテラル方向に延在して、ｎ-ベース層３か
ら、ｎ+ＧＴＯエミッタ層１０の下方において、高ドー
ピングされた、ｐ導電形のｐ+アノードエミッタ層１１
が形成されている。このｐ+アノードエミッタ層１１に
対して僅かなラテラル方向の間隔をおいて、アノード側
において残りのラテラル領域においてｎ-導電形ベース
層３に、高ドーピングされた、ｎ導電形のｎ+短絡層２
および２´が形成されている。これら短絡層は、ｐ+ア
ノードエミッタ層１１を短絡する。このことは、例えば
図１に図示されているように、ｐ+アノードエミッタ層
１１の中心にｎ+短絡層２´の狭いストリップを有する
またはこの形式のストリップ２´のない構成等、種々に
構成することができる。これらｎ+短絡層２´は、有利
には、ｐ+アノードエミッタ層１１の幅ａより小さい幅
ｄを有する。幅ａの変化によって、ＧＴＯサイリスタセ
グメントＧＴＯの点弧時期を調節することができる。
【００２４】電気的な絶縁層６は、ｎ+ＧＴＯエミッタ
層１０の側方の縁部および、ＧＴＯカソード金属化部９
と制御電極金属化部５との間の中間空間を被覆してお
り、その際２つの金属化部９，５がこの絶縁層６の縁領
域を被覆している。冷却セグメント境界層１２は、ｎ+
ＧＴＯエミッタ層１０またはｐベース層４とすることが
できる。
【００２５】図２のａないしｃには、ＧＴＯサイリスタ
セグメントＧＴＯないしＧＴＯカソード金属化部９およ
び冷却セグメント金属化部１３の種々異なったセクタ状
の配置構成が平面にて部分的に示されている。図２のａ
には、細長い、縁側の冷却セグメント金属化部１３の配
向は、細長いＧＴＯカソード金属化部９の配向に対して
実質的に垂直に配向されている。図２のｂでは、外側の
リング帯域において、冷却セグメント金属化部１３が、
ＧＴＯカソード金属化部９に対して交互に、ＧＴＯカソ
ード金属化部９と同様に実質的に半径方向に配向されて
いる。図２のｃでは、冷却セグメント金属化部１３は、
図２のｂとは異なって、外縁部まで移されているかない
しＧＴＯカソード金属化部９に対してずらされて隙間に
配置されている。縁側の冷却セグメント金属化部１３
は、これらの配置構成では作動中付加的な冷却作用を生
じさせる。
【００２６】図３には、本発明の別の実施例において、
冷却セグメント１５が設けられていない、半導体基体の
セクタが平面図にてが部分的に示されている。内側のリ
ング帯域ＺｉにおけるＧＴＯサイリスタセグメントＧＴ
Ｏとは異なって、外側のリング帯域ＺａにおけるＧＴＯ
サイリスタセグメントＧＴＯは縁側において有利には５
０％だけ短いｐ+ＧＴＯエミッタ層１１ａを有してお
り、その結果確かに縁セグメントの通常の点弧はいつで
も保証されているが、ターンオンされている状態におい
て、これら縁セグメントには、内側のリング帯域Ｚｉに
おけるＧＴＯサイリスタセグメントＧＴＯにおけるより
僅かな電流しか流れずかつ僅かな電力をターンオフすべ
きである。ターンオフ遅延時間およびストレージ期間は
匹敵する。したがって、近似的に同じターンオンおよび
ターンオフダイナミック特性において、その際著しい欠
点を蒙ることなく、それぞれのセグメントの損失電力を
大幅に低減することができる。
【００２７】縁側が短縮されたｐ+ＧＴＯエミッタ層１
１ａに対して付加的にまたはそれに代わって、本発明の
別の実施例によれば、例えば、有利には外側のフィンガ
において、ＧＴＯサイリスタセグメントＧＴＯの最も外
側のリングＺａのマスクされた電子照射によって、内側
のリング帯域Ｚｉまたはフィンガの内側の端部における
キャリア寿命τ1に比しての、キャリア寿命τ2の付加的
な低減を実現することができる。またこれにより、外側
のリング帯域Ｚａにおいて生じる損失電力を低減するこ
とができる。その理由は、一方において導通状態におい
て一層僅かな電流密度が調整設定され、これにより他方
において比較的僅かなキャリア密度が原因の遮断時に
も、一層短いターンオフ損失時間しか生じず、かつさら
には、低減されたキャリア寿命τ2に相応する比較的短
い逆回復時間を期待することができるからである。
【００２８】この実施形態は非常にフレキシブルであ
る。その理由は、この実施形態が、付加的なビーム線量
に関するマスク変化なしに容易に調整するかまたは最適
化することができかつ非常に効果的であるからである。
容易に取り扱うことができしかも電子による照射の精確
なマスクを保証するために、少なくとも実施すべき付加
照射に対して、１MeV−２．５Mevの領域にあるエネルギ
ーを有する比較的低エネルギーの電子を使用すると有利
である。というのは、これらは例えば２mm厚のモリブデ
ンマスクによって直ちにマスク可能であり、一方意図的
な縁負荷軽減を実現するために１mmのシリコン厚におい
てなお申し分ない均一な作用が発生される。
【００２９】これに対して択一的に、選択的な照射を、
周知のようにキャリア寿命τ2の非常に著しい局所的な
低下を可能にする陽子またはα粒子によっても行うこと
ができる。この種の照射は、さらに著しく容易かつ精確
にマスク可能である。最も外側のリング帯域ＺａのＧＴ
ＯサイリスタセグメントＧＴＯの外側の半部を、アノー
ド近傍における寿命の低減をはかることによって、主と
して、ターンオフ過程の調整された一層短い逆回復時間
が生じかつこれによりこの臨界領域における損失電力密
度の低減が非常にねらい通りに実現されるように、補整
することができる。
【００３０】図４には、アノードＡ、カソードＫおよび
抵抗Ｒと点弧安定化ダイオードないしダイオードＤとの
直列接続を介してカソードＫに接続されている制御電極
Ｇを有するＧＴＯサイリスタＧＴＯの回路が略示されて
いる。抵抗Ｒは、１０Ω−５００Ωの領域、有利には５
０Ω−２００Ωの領域にある抵抗値を有している。
【００３１】図５には、図１に示されている、本発明の
実施例に対して付加的に、ダイオードＤおよびダイオー
ドＤの回りに環状に配置されている抵抗Ｒに対する、Ｇ
ＴＯサイリスタセグメントＧＴＯに対してラテラル方向
に隣接している領域を有するディスク状の半導体素子の
断面が部分的に示されている。その際ＧＴＯサイリスタ
セグメントＧＴＯの制御電極金属化部５の３層のｎ+ｎ-
ｐ領域は、その４層のｐ+ｎ-ｐｎ+領域から、抵抗Ｒお
よびダイオードＤの領域によってラテラル方向に分離さ
れている。
【００３２】制御電極Ｇは、制御電極金属化部５，５
´、すなわち制御主電極５および制御補助電極５´を介
してｐベース層４に直接接続されている。ダイオードＤ
の領域において、必要に応じて小面積のダイオード−カ
ソード金属化部８がｎ+ダイオードエミッタ層７を介し
てｐベース層４に接続されている。
【００３３】基本的にダイオードＤは従来のＧＴＯサイ
リスタセグメントＧＴＯのように形成することができ
る。この場合、シリコンのメサ構造において、連続した
ｎ+ダイオードエミッタ層７が生じ、これはまた、破線
で示された、ラテラル方向で境を接している抵抗領域７
´を介して延在している。制御主電極５および制御電極
Ｇの接点の制御補助電極５´に流れる電流は対称的であ
る。この構造によって結果的に、実際の使用に対して、
著しく大きい所要点弧電流を来す可能性がある非常に小
さな直列抵抗が生じる。
【００３４】それ故にこの抵抗Ｒの目的に適った選定の
ために、ｎ+ダイオード−エミッタ層７のラテラル方向
の拡がりを制限することができる。そのまま残る、対称
的に配置された抵抗領域７´は、ｐドーピング領域しか
含んでおらずかつ抵抗Ｒの部分として作用する。この抵
抗Ｒは大抵比較的小さいので、これにより、殊に高い温
度における申し分ない安定化が保証される。
【００３５】ｐドーピングされた抵抗領域７´に代わっ
て、例えば所定の深度までのエッチングによってｐベー
ス層４のラテラル方向の領域の層厚の低減によって抵抗
Ｒの値を一層高めることができるようになる。この抵抗
区域は１７で示されている。この抵抗区域１７の領域に
依然として残るｐ層の僅かな導電性によって、大きな値
の抵抗Ｒが得られる。
【００３６】すべての実例において、ダイオードＤの縁
全体に沿った抵抗Ｒの実質的に同じ幾何学的形状構成が
得られるように計られる。
【００３７】半導体素子のカソード側の表面におけるダ
イオード区間は、ＧＴＯサイリスタセグメントＧＴＯの
本来の電流伝達には何の関与もしない。これにより電気
的に見て、系全体の点弧しきい値を著しく高めることが
できる。この効果は実際には、個別領域の局所的な配置
および除去とは無関係である。この効果は、漂遊インダ
クタンスが小さい限り、ハイブリッド構成の場合にも作
用する。
【００３８】ダイオードＤの作用はその面積に比例して
大きくなるので、その幾何学的な大きさは重要である。
【００３９】ＧＴＯサイリスタセグメント領域ＧＴＯに
比べてダイオード領域Ｄにおけるキャリア寿命をより高
くすれば、作用効果が高められる。−４０゜Ｃおよび１
２５゜の間の領域にある臨界温度の上側でしか温度依存
性を有してない再結合中心が選択される場合、低い温度
における大きな漏れ電流が低減される。
【００４０】ダイオード部分Ｄは比較的僅かな電流しか
導かないので、大抵は、小面積のダイオード金属化部８
で十分である。したがって、ｎ+ダイオード−エミッタ
層７の領域に対して、半導体素子のカソード側の場合に
よっては利用されない面積部分を使用することができ
る。
【００４１】電極金属化部１，５，５´，８，９，１３
に対して、通例の金属または金属合金を使用することが
できることは勿論である。有利には、アルミニウムが使
用される。半導体素子は、円形または別の形状を有する
ことができる。殊に、縁側のＧＴＯサイリスタセグメン
トＧＴＯが熱的に負荷軽減されることが重要である。
【００４２】点弧しきい値を安定化しかつその温度依存
性を低減するために、ＧＴＯサイリスタセグメントＧＴ
Ｏの制御電極ＧをダイオードＤを介してそのカソードに
電気的に接続すると有利であり、その際これら２つの素
子のカソードは短絡されている。
【００４３】基本的に、ダイオードＤはハイブリッド形
においても安定した作用をすることができる。ダイオー
ドを流れる電流は、制御電極金属化部５，５´からラテ
ラルにダイオード金属化部８に流れる。アノードＡの寄
生電流は、ｎ+エミッタ層２によって妨げられる。
【００４４】付加的に、半導体素子は、逆導通形サイリ
スタにおいて通例であるように、少なくとも１つのＧＴ
ＯサイリスタセグメントＧＴＯに対して逆並列に、少な
くとも１つの図示されていないダイオードを有すること
ができる。
【図面の簡単な説明】
【図１】１つのＧＴＯサイリスタセグメントおよび１つ
の冷却セグメントを有するターンオフ可能な半導体素子
の部分の断面図である。
【図２】縁側に種々異なって配置されたＧＴＯサイリス
タセグメントおよび冷却セグメントを有する半導体素子
のセクタ形状の部分平面図である。
【図３】縁領域に特別なアノードエミッタ構造を有する
ＧＴＯサイリスタセグメントを有する半導体素子のセク
タ形状の部分平面図である。
【図４】点弧安定化ダイオードを備えたターンオフ可能
な半導体素子の回路略図である。
【図５】図４の点弧安定化ダイオードに対する付加的な
セグメントを有する、図１のターンオフ可能な半導体素
子の部分横断面図である。
【符号の説明】
ＧＴＯ ＧＴＯサイリスタセグメント、 Ａ アノー
ド、 Ｋ カソード、Ｇ 制御電極、 ４ ｐベース
層、 ５ 制御電極金属化部、 ９ ＧＴＯカソード金
属化部、 １０ ｎ＋ＧＴＯエミッタ層、 １２ 冷却
セグメント境界層、 １３ 冷却セグメント金属化部、
１４ 絶縁層、 １５ 冷却セグメント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペーター ログヴィラー スイス国 リート−ネーラッハ ピュント シュトラーセ 16 (72)発明者 アンドレアス リューエッグ スイス国 ゲーベンストルフ ザントシュ タイク 23 (72)発明者 トーマス シュトックマイアー スイス国 バーデン ゼーゲルハルデ ９ (72)発明者 ペーター シュトライト スイス国 ヴィーデン ハルデンシュトラ ーセ 36 (72)発明者 ユルク ヴァルトマイアー スイス国 ドティコン プラッテンシュト ラーセ 34

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ａ）少なくとも１つのアノードセグメン
    トまたはアノード(Ａ）、少なくとも１つのカソードセ
    グメントまたはカソード（Ｋ）および少なくとも１つの
    制御電極セグメントまたは制御電極（Ｇ）を有する少な
    くとも１つのＧＴＯサイリスタセグメントまたはＧＴＯ
    サイリスタ（ＧＴＯ）を備えた、ディスク状の半導体基
    体を有するターンオフ可能な半導体素子において、 ｂ）前記半導体基体の縁側の領域において、冷却セグメ
    ント金属化部（１３）を有する少なくとも１つの冷却セ
    グメント（１５）が配置されておりかつ ｃ）該冷却セグメント金属化部（１３）の下側に、電気
    的な絶縁層（１４）が設けられていることを特徴とする
    ターンオフ可能な半導体素子。
  2. 【請求項２】 ａ）少なくとも１つの冷却セグメント
    （１５）は、ＧＴＯサイリスタセグメント（ＧＴＯ）の
    ＧＴＯカソード金属化部（９）から制御電極(Ｇ）の制
    御電極金属化部（５）のセグメントによって分離されて
    おり、 ｂ）ことに、前記冷却セグメント（１５）は、ＧＴＯカ
    ソード金属化部（９）の縁側に配置されている請求項１
    記載のターンオフ可能な半導体素子。
  3. 【請求項３】 ａ）半導体基体は、少なくとも１つの冷
    却セグメント（１５）の領域において冷却セグメント境
    界層（１２）を有しており、 ｂ）該冷却セグメント境界層（１２）と前記冷却セグメ
    ント金属化部（１３）との間に、前記電気的な絶縁層
    （１４）が配置されておりかつ ｃ）前記冷却境界層（１２）は、ｎ+ＧＴＯエミッタ層
    （１０）または ｄ）ｐベース層（４）である請求項１または２記載のタ
    ーンオフ可能な半導体素子。
  4. 【請求項４】 少なくとも１つのＧＴＯサイリスタセグ
    メント（ＧＴＯ）は半導体基体の外側のリング帯域（Ｚ
    ａ）において縁側が短縮されたｐ+ＧＴＯエミッタ層
    （１１ａ）を有している 殊に請求項１から３までのいずれか１項記載の、請求項
    １の要件ａ）を備えたターンオフ可能な半導体素子。
  5. 【請求項５】 ａ）半導体基体の外側の帯域（Ｚａ）に
    おいて少なくとも１つのＧＴＯサイリスタセグメント
    （ＧＴＯ）は、キャリアの寿命（τ2）が内側の帯域
    （Ｚｉ）に配置されているＧＴＯサイリスタセグメント
    （ＧＴＯ）のキャリアの寿命（τ1）より小さい少なく
    とも１つの領域を有しており、 ｂ）殊に、縁側のＧＴＯサイリスタセグメント（ＧＴ
    Ｏ）の縁側の領域において、キャリアの寿命（τ2）は
    同じＧＴＯサイリスタセグメント（ＧＴＯ）の縁側でな
    い領域におけるキャリアの寿命（τ1）より小さい 殊に請求項１から４までのいずれか１項記載の、請求項
    １の要件ａ）を備えたターンオフ可能な半導体素子。
  6. 【請求項６】 ａ）比較的短いキャリア寿命（τ2）
    は、半導体基体の当該部分の、高エネルギーのビームに
    よる照射によって発生され、 ｂ）殊に、比較的短いキャリア寿命（τ2）は、１MeV−
    ２．５MeVのエネルギー領域にある電子または ｃ）陽子または ｄ）α粒子による照射によって発生される請求項５記載
    のターンオフ可能な半導体素子。
  7. 【請求項７】 比較的短いキャリア寿命（τ2）は、Ｇ
    ＴＯサイリスタセグメント（ＧＴＯ）のアノード金属化
    部（１）の近傍への照射によって発生され請求項６記載
    のターンオフ可能な半導体素子。
  8. 【請求項８】 ａ）少なくとも１つの制御電極（Ｇ）
    は、少なくとも１つの点弧安定化ダイオード（Ｄ）を介
    してＧＴＯサイリスタセグメントまたはＧＴＯサイリス
    タ（ＧＴＯ）の少なくとも１つのカソード(Ｋ)に作用接
    続されており、 ｂ）点弧安定化ダイオード（Ｄ）の、制御電極（Ｇ）か
    らＧＴＯサイリスタ（ＧＴＯ）のカソード（Ｋ）への導
    通方向を有する請求項１から７までのいずれか１項記載
    のターンオフ可能な半導体素子。
  9. 【請求項９】 ａ）少なくとも１つの点弧安定化ダイオ
    ード（Ｄ）のｎ+ダイオード−エミッタ層（７）がカソ
    ード表面に配置されておりかつ ｂ）ｎ+エミッタ層（２）が半導体素子のアノード
    （Ａ）の直接相対向する面に配置されており、 ｃ）複数のＧＴＯサイリスタセグメント（ＧＴＯ）がＧ
    ＴＯ領域に配置されておりかつ少なくとも１つの点弧安
    定化ダイオード（Ｄ）がダイオード領域に配置されてお
    り、 ｄ）前記ダイオード領域は、ＧＴＯ領域から少なくとも
    １つの抵抗路（７´，１７´）を介して分離されてお
    り、 ｅ）前記抵抗路（７´，１７）は、少なくとも１つのＧ
    ＴＯサイリスタセグメント（ＧＴＯ）および少なくとも
    １つの点弧安定化ダイオード（Ｄ）に共通である、ｐベ
    ース層（４）の部分である請求項８記載のターンオフ可
    能な半導体素子。
  10. 【請求項１０】 抵抗路（１７）は、ｐベース層（４）
    におけるマスク構造および／または溝エッチングによっ
    て発生される請求項９記載のターンオフ可能な半導体素
    子。
JP01735295A 1994-02-04 1995-02-03 ターンオフ可能な半導体素子 Expired - Lifetime JP3883591B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4403429A DE4403429C2 (de) 1994-02-04 1994-02-04 Abschaltbares Halbleiterbauelement
DE4403429.6 1994-02-04

Publications (2)

Publication Number Publication Date
JPH07231086A true JPH07231086A (ja) 1995-08-29
JP3883591B2 JP3883591B2 (ja) 2007-02-21

Family

ID=6509446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01735295A Expired - Lifetime JP3883591B2 (ja) 1994-02-04 1995-02-03 ターンオフ可能な半導体素子

Country Status (5)

Country Link
US (1) US5587594A (ja)
EP (1) EP0666601B1 (ja)
JP (1) JP3883591B2 (ja)
CN (1) CN1076876C (ja)
DE (2) DE4403429C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284575A (ja) * 2000-04-04 2001-10-12 Mitsubishi Electric Corp 圧接型半導体装置およびそれを用いた半導体スタック装置
JP2016181691A (ja) * 2015-03-23 2016-10-13 アーベーベー・テクノロジー・アーゲー 逆導通パワー半導体デバイス

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640311B4 (de) * 1996-09-30 2005-12-29 Eupec Gmbh & Co. Kg Halbleiterbauelement mit Lateralwiderstand und Verfahren zu dessen Herstellung
DE19746974A1 (de) * 1997-10-24 1999-04-29 Asea Brown Boveri Abschaltthyristor mit Stopschicht
DE10047133A1 (de) * 2000-09-22 2002-04-18 Eupec Gmbh & Co Kg Körper aus dotiertem Halbleitermaterial und Verfahren zu seiner Herstellung
CN100341143C (zh) * 2005-08-04 2007-10-03 上海交通大学 半导体器件微型散热器
JP5972881B2 (ja) 2010-09-29 2016-08-17 アーベーベー・テヒノロギー・アーゲー 逆導通パワー半導体デバイス

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE755356A (fr) * 1969-08-27 1971-03-01 Westinghouse Electric Corp Interrupteur a semi conducteur a grille de commande pour courant eleve
DE2141627C3 (de) * 1971-08-19 1979-06-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Thyristor
JPS59184551A (ja) * 1983-04-04 1984-10-19 Hitachi Ltd 絶縁型半導体装置
JPS60220971A (ja) * 1984-04-17 1985-11-05 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ及びその製造方法
CH668505A5 (de) * 1985-03-20 1988-12-30 Bbc Brown Boveri & Cie Halbleiterbauelement.
JPS62163371A (ja) * 1986-01-13 1987-07-20 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ
JPH061831B2 (ja) * 1986-07-08 1994-01-05 株式会社日立製作所 ゲ−トタ−ンオフサイリスタ
EP0283588B1 (de) * 1987-02-24 1993-10-06 BBC Brown Boveri AG Steuerbares Leistungs-Halbleiterbauelement
EP0325774B1 (de) * 1988-01-27 1992-03-18 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiterbauelement
JPH01253274A (ja) * 1988-04-01 1989-10-09 Fuji Electric Co Ltd 逆導通ｇｔｏサイリスタ
US5248622A (en) * 1988-10-04 1993-09-28 Kabushiki Kashiba Toshiba Finely controlled semiconductor device and method of manufacturing the same
EP0387721B1 (de) * 1989-03-14 1996-01-24 Siemens Aktiengesellschaft Thyristor mit verbessertem Abschaltverhalten
US5210601A (en) * 1989-10-31 1993-05-11 Kabushiki Kaisha Toshiba Compression contacted semiconductor device and method for making of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284575A (ja) * 2000-04-04 2001-10-12 Mitsubishi Electric Corp 圧接型半導体装置およびそれを用いた半導体スタック装置
JP2016181691A (ja) * 2015-03-23 2016-10-13 アーベーベー・テクノロジー・アーゲー 逆導通パワー半導体デバイス

Also Published As

Publication number Publication date
EP0666601A2 (de) 1995-08-09
DE4403429A1 (de) 1995-08-10
US5587594A (en) 1996-12-24
CN1076876C (zh) 2001-12-26
CN1111034A (zh) 1995-11-01
JP3883591B2 (ja) 2007-02-21
DE4403429C2 (de) 1997-09-18
EP0666601B1 (de) 2000-05-03
DE59508234D1 (de) 2000-06-08
EP0666601A3 (de) 1998-04-29

Similar Documents

Publication Publication Date Title
US5418376A (en) Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US4281336A (en) Thyristor element with short turn-off time and method for producing such element
JPH01501030A (ja) アノード側ｐ領域と、隣接する低ドーピングされたｎベース領域とを有する半導体構成素子
JP7084501B2 (ja) 双方向サイリスタ装置
JPH1074959A (ja) 電力用半導体素子
US5883403A (en) Power semiconductor device
US7304349B2 (en) Power semiconductor component with increased robustness
JPH09246570A (ja) 半導体装置
JPH07231086A (ja) ターンオフ可能な半導体素子
US4843449A (en) Controllable power semiconductor
US5210601A (en) Compression contacted semiconductor device and method for making of the same
JP3952452B2 (ja) 半導体装置の製造方法
JPH07106605A (ja) 高速ダイオード
US4214254A (en) Amplified gate semiconductor controlled rectifier with reduced lifetime in auxiliary thyristor portion
Luther-King et al. Striped anode engineering: A concept for fast switching power devices
JP2804216B2 (ja) ゲートターンオフサイリスタ
JP3239643B2 (ja) 半導体装置及びその製造方法
US3864726A (en) Controllable semiconductor rectifier
JP4467717B2 (ja) 主電極短絡型半導体装置
CN114284344B (zh) 一种优化电流分布的碳化硅结势垒肖特基二极管
JPH06216400A (ja) 半導体装置
JPS631757B2 (ja)
JP2630080B2 (ja) ゲートターンオフサイリスタ
JP3239714B2 (ja) 半導体装置
JPS6226582B2 (ja)

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060710

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term