JP2007207901A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】従来の半導体装置では、パワー用半導体素子のコレクタ領域でのシート抵抗値を低減させることが難しいという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板４上にＮ型のエピタキシャル層５が形成されている。基板４の裏面５４からはコレクタ領域として用いられるＮ型の埋込拡散層１９が露出している。そして、基板の裏面５４側には、Ｎ型の埋込拡散層１９とコンタクトする金属層５５が形成されている。この構造により、金属層５５がコレクタ領域として用いられ、コレクタ領域でのシート抵抗値を大幅に低減することができる。
【選択図】図１

Description

本発明は、パワー用バイポーラトランジスタのコレクタ領域のシート抵抗値を低減する半導体装置及びその製造方法に関する。

従来の半導体装置の一実施例として、下記の縦型ＰＮＰトランジスタが知られている。Ｐ型の半導体基板上にＮ型のエピタキシャル層が形成され、基板とエピタキシャル層に渡りＮ型の埋込拡散層が形成されている。エピタキシャル層には、第１のＰ型の拡散層が形成されている。第１のＰ型の拡散層の周囲にはリング形状に第２のＰ型の拡散層が形成され、第２のＰ型の拡散層は第１のＰ型の拡散層と接するように形成されている。ここで、第２のＰ型の拡散層は、第１のＰ型の拡散層よりも高不純物濃度の拡散層である。そして、第２のＰ型の拡散層の表面には、更に、高不純物濃度の第３のＰ型の拡散層が形成されている。第１、第２及び第３のＰ型の拡散層はコレクタ領域として用いられ、それぞれの拡散層に不純物濃度差を設けることで、コレクタ領域のシート抵抗値等の縦型ＰＮＰトランジスタ特性を最適化することができる（例えば、特許文献１参照。）。

また、従来の半導体装置の製造方法の一実施例として、下記の製造方法が知られている。Ｐ型の半導体基板を準備し、同一の基板にＮＰＮトランジスタと縦型ＰＮＰトランジスタとを形成する。縦型ＰＮＰトランジスタが形成される領域では、基板と１層目のＮ型のエピタキシャル層とに渡り、Ｎ型の埋込拡散層とＰ型の埋込拡散層とを重畳して形成する。このとき、Ｐ型の埋込拡散層がＮ型の埋込拡散層よりも１層目のエピタキシャル層側に這い上がるように、Ｐ型の埋込拡散層を形成する。そして、１層目のエピタキシャル層上に２層目のＮ型のエピタキシャル層を形成し、１層目と２層目のエピタキシャル層に渡りＰ型の埋込拡散層を形成する。両Ｐ型の埋込拡散層を連結させ、コレクタ領域として用い、縦型ＰＮＰトランジスタのコレクタ領域のシート抵抗値を低減する（例えば、特許文献２参照。）。
特開２００２−２４６４７７号公報（第２３−２４頁、第１−２図） 特開平９−２３２４４１号公報（第２−３頁、第１図）

従来の半導体装置では、同一基板上にＮＰＮトランジスタ、縦型のＰＮＰトランジスタ、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタが形成されている。そして、例えば、ＮＰＮトランジスタや縦型ＰＮＰトランジスタでは、コレクタ領域として用いられる拡散層の不純物濃度を調整することで、コレクタ領域でのシート抵抗値等のトランジスタ特性の最適化を図っている。しかしながら、拡散層の不純物濃度を調整することで、コレクタ領域のシート抵抗値を低減するには限界がある。例えば、特に、高耐圧のＮＰＮトランジスタや縦型ＰＮＰトランジスタでは、ベース−コレクタ間の耐圧特性との兼ね合い等もあり、拡散層の不純物濃度の調整により、コレクタ領域のシート抵抗値を低減することが困難となる問題がある。

また、従来の半導体装置では、例えば、パワー用の縦型ＰＮＰトランジスタと制御用のＮＰＮトランジスタがモノリシックに形成されている。そして、縦型ＰＮＰトランジスタでは、そのベース−コレクタ間の耐圧特性を向上させるためには、Ｎ型のエピタキシャル層を厚くする必要がある。一方、制御用のＮＰＮトランジスタでは、エピタキシャル層の膜厚を厚くすることで、分離領域の横方向拡散が広がり、デバイスサイズを縮小し難いという問題がある。つまり、パワー用の縦型ＰＮＰトランジスタと制御用のＮＰＮトランジスタとをモノリシックに形成することで、パワー用の縦型ＰＮＰトランジスタの耐圧特性と制御用のＮＰＮトランジスタのデバイスサイズの縮小とがトレードオフの関係になるという問題がある。

また、従来の半導体装置、例えば、縦型ＰＮＰトランジスタの製造方法では、Ｐ型の半導体基板上に２層のＮ型のエピタキシャル層を形成する。基板とエピタキシャル層とに渡りコレクタ領域として用いるＰ型の埋込拡散層を形成し、１層目と２層目とのエピタキシャル層に渡りコレクタ領域として用いるＰ型の埋込拡散層を形成する。そして、両埋込拡散層を連結させ、高不純物濃度のコレクタ領域を幅広く形成し、コレクタ領域のシート抵抗値を低減する。しかしながら、エピタキシャル層を２層構造とする必要があり、製造コストが嵩むという問題がある。また、上述したように、Ｐ型の拡散層の不純物濃度の調整により、コレクタ領域のシート抵抗値の低減を図ることは、他のトランジスタ特性との兼ね合いより困難となる問題がある。

本発明の半導体装置は、上述した各事情に鑑みて成されたものであり、一導電型の半導体基板と、前記半導体基板上に形成された逆導電型のエピタキシャル層と、前記半導体基板と前記エピタキシャル層とに渡り形成され、コレクタ領域として用いられる逆導電型の埋込拡散層と、前記エピタキシャル層表面から形成され、コレクタ領域として用いられる逆導電型の第１の拡散層と、前記エピタキシャル層表面から形成され、ベース領域として用いられる一導電型の拡散層と、前記一導電型の拡散層に形成され、エミッタ領域として用いられる逆導電型の第２の拡散層とを有し、前記逆導電型の埋込拡散層は前記半導体基板の裏面側から露出し、前記逆導電型の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする。従って、本発明では、ＮＰＮトランジスタにおいて、金属層をコレクタ領域として用いることで、コレクタ領域でのシート抵抗値を大幅に低減することができる。

また、本発明の半導体装置は、前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記逆導電型の埋込拡散層とのみ電気的に接続していることを特徴とする。従って、本発明では、金属層を用いることでコレクタ領域でのシート抵抗値を低減しつつ、半導体基板裏面を絶縁処理することができる。

また、本発明の半導体装置は、前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする。従って、本発明では、様々な金属膜を用いて金属層を形成することができる。

また、本発明の半導体装置は、前記逆導電型の第１の拡散層は、前記逆導電型の埋込拡散層と連結していることを特徴とする。従って、本発明では、コレクタ領域でのシート抵抗値を低減することができる。

また、本発明の半導体装置は、一導電型の半導体基板と、前記半導体基板上に形成された逆導電型のエピタキシャル層と、前記半導体基板と前記エピタキシャル層とに渡り形成され、コレクタ領域として用いられる一導電型の埋込拡散層と、前記半導体基板と前記エピタキシャル層とに渡り形成され、前記半導体基板と前記一導電型の埋込拡散層とを接合分離する逆導電型の埋込拡散層と、前記エピタキシャル層表面から形成され、コレクタ領域として用いられる一導電型の第１の拡散層と、前記エピタキシャル層表面から形成され、ベース領域として用いられる逆導電型の拡散層と、前記逆導電型の拡散層に形成され、エミッタ領域として用いられる一導電型の第２の拡散層とを有し、前記一導電型の埋込拡散層は前記半導体基板の裏面側から露出し、前記一導電型の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする。従って、本発明では、縦型ＰＮＰトランジスタにおいても、金属層を用いることで、コレクタ領域でのシート抵抗値を低減することができる。

また、本発明の半導体装置の製造方法は、一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記半導体基板の表面上に逆導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層にコレクタ領域として用いる逆導電型の第１の拡散層と、ベース領域として用いる一導電型の拡散層と、エミッタ領域として用いる逆導電型の第２の拡散層を形成する工程と、前記エピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記逆導電型の埋込拡散層を露出させる工程と、前記半導体基板の裏面に、前記露出した逆導電型の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする。従って、本発明では、ＮＰＮトランジスタにおいて、半導体基板の裏面側を研磨し、露出した逆導電型の埋込拡散層に接続する金属層を形成する。この製造方法により、コレクタ領域のシート抵抗値を低減することができる。

また、本発明の半導体装置の製造方法は、前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする。従って、本発明では、所望の強度を有する支持基板を用いることで、半導体基板の研磨作業、金属層及び絶縁層の形成作業を容易に実現することができる。

また、本発明の半導体装置の製造方法は、一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記逆導電型の埋込拡散層により前記半導体基板と接合分離するように、前記半導体基板に一導電型の埋込拡散層を形成する工程と、前記半導体基板の表面上に逆導電型のエピタキシャル層を形成した後、前記エピタキシャル層にコレクタ領域として用いる一導電型の第１の拡散層と、ベース領域として用いる逆導電型の拡散層と、エミッタ領域として用いる一導電型の第２の拡散層を形成する工程と、前記エピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記一導電型の埋込拡散層を露出させる工程と、前記半導体基板の裏面に、前記露出した一導電型の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする。従って、本発明では、縦型ＰＮＰトランジスタにおいても、半導体基板の裏面側を研磨し、露出した一導電型の埋込拡散層に接続する金属層を形成し、コレクタ領域のシート抵抗値を低減することができる。

本発明では、半導体基板の裏面に金属層が形成され、金属層をバイポーラトランジスタのコレクタ領域として用いている。この構造により、バイポーラトランジスタのコレクタ領域のシート抵抗値を低減できる。

また、本発明では、半導体基板の裏面に金属層を被覆するように絶縁層が形成されている。この構造により、金属層によりコレクタ領域のシート抵抗値を低減しつつ、半導体基板裏面の絶縁処理を実現できる。

また、本発明では、例えば、パワー用のバイポーラトランジスタと制御用の半導体素子とがモノリシックに形成され、金属層を用いることでバイポーラトランジスタのコレクタ領域のシート抵抗値を低減できる。

また、本発明では、半導体基板をその裏面側から研磨し、バイポーラトランジスタのコレクタ領域となる拡散層を基板裏面から露出させる。露出した拡散層と接続するように基板裏面に金属層を形成する。この製造方法により、バイポーラトランジスタのコレクタ領域のシート抵抗値を低減できる。

以下に、本発明の一実施の形態である半導体装置について、図１〜図２を参照し、詳細に説明する。図１は、本実施の形態における半導体装置を説明するための断面図である。図２（Ａ）は、従来の実施の形態における半導体装置のパターンを説明するための上面図である。図２（Ｂ）は、本実施の形態における半導体装置のパターンを説明するための上面図である。

図１に示す如く、ＮＰＮトランジスタ１、２及び縦型ＰＮＰトランジスタ３とがＰ型の単結晶シリコン基板４にモノリシックに形成されている。例えば、ＮＰＮトランジスタ２及び縦型ＰＮＰトランジスタ３はパワー用半導体素子として用いられ、ＮＰＮトランジスタ１は制御用半導体素子として用いられる。

先ず、ＮＰＮトランジスタ１は、主に、Ｐ型の単結晶シリコン基板４と、Ｎ型のエピタキシャル層５と、コレクタ領域として用いられるＮ型の埋込拡散層６と、コレクタ領域として用いられるＮ型の拡散層７と、ベース領域として用いられるＰ型の拡散層８、９と、エミッタ領域として用いられるＮ型の拡散層１０とから構成されている。

Ｎ型のエピタキシャル層５は、Ｐ型の単結晶シリコン基板４上に形成されている。基板４の厚みは、例えば、２２．０（μｍ）程度である。また、エピタキシャル層５の厚みは、例えば、７．０（μｍ）程度である。

Ｎ型の埋込拡散層６は、基板４とエピタキシャル層５とに渡り形成されている。

Ｎ型の拡散層７は、エピタキシャル層５に形成されている。Ｎ型の拡散層７は、コレクタ領域として用いられる。

Ｐ型の拡散層８、９は、エピタキシャル層５に形成されている。Ｐ型の拡散層８は、ベース領域として用いられ、Ｐ型の拡散層９は、ベース引き出し領域として用いられる。Ｐ型の拡散層９を形成することで、コンタクト抵抗を低減することができる。尚、Ｐ型の拡散層９は形成される場合でも、形成されない場合でもよい。

Ｎ型の拡散層１０は、Ｐ型の拡散層８に形成されている。Ｎ型の拡散層１０は、エミッタ領域として用いられる。

絶縁層１１が、エピタキシャル層５上面に形成されている。絶縁層１１は、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等により、形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングにより、絶縁層１１にコンタクトホール１２、１３、１４が形成されている。

コンタクトホール１２、１３、１４には、アルミ合金、例えば、Ａｌ−Ｓｉ膜１５が選択的に形成され、エミッタ電極１６、ベース電極１７及びコレクタ電極１８が形成されている。

次に、ＮＰＮトランジスタ２は、主に、Ｐ型の単結晶シリコン基板４と、Ｎ型のエピタキシャル層５と、コレクタ領域として用いられるＮ型の埋込拡散層１９、２０と、コレクタ領域として用いられるＮ型の拡散層２１、２２と、ベース領域として用いられるＰ型の拡散層２３、２４と、エミッタ領域として用いられるＮ型の拡散層２５とから構成されている。

Ｎ型のエピタキシャル層５は、Ｐ型の単結晶シリコン基板４上に形成されている。基板４の厚みは、例えば、２２．０（μｍ）程度である。また、エピタキシャル層４の厚みは、例えば、７．０（μｍ）程度である。

Ｎ型の埋込拡散層１９、２０は、基板４とエピタキシャル層５とに渡り形成されている。Ｎ型の埋込拡散層２０は、Ｎ型の埋込拡散層１９とその形成領域を重畳させるように形成されている。

Ｎ型の拡散層２１、２２は、エピタキシャル層５に形成されている。Ｎ型の拡散層２１は、コレクタ領域として用いられ、Ｎ型の拡散層２２は、コレクタ引き出し領域として用いられる。Ｎ型の拡散層２２を形成することで、コンタクト抵抗を低減することができる。

Ｐ型の拡散層２３、２４は、エピタキシャル層５に形成されている。Ｐ型の拡散層２３は、ベース領域として用いられ、Ｐ型の拡散層２４は、ベース引き出し領域として用いられる。Ｐ型の拡散層２４を形成することで、コンタクト抵抗を低減することができる。尚、Ｐ型の拡散層２４は形成される場合でも、形成されない場合でもよい。

Ｎ型の拡散層２５は、Ｐ型の拡散層２３に形成されている。Ｎ型の拡散層２５は、エミッタ領域として用いられる。

絶縁層１１が、エピタキシャル層５上面に形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングにより、絶縁層１１にコンタクトホール２６、２７、２８が形成されている。

コンタクトホール２６、２７、２８には、アルミ合金、例えば、Ａｌ−Ｓｉ膜２９が選択的に形成され、エミッタ電極３０、ベース電極３１及びコレクタ電極３２が形成されている。

次に、縦型ＰＮＰトランジスタ３は、主に、Ｐ型の単結晶シリコン基板４と、Ｎ型のエピタキシャル層５と、Ｎ型の埋込拡散層３３と、コレクタ領域として用いられるＰ型の埋込拡散層３４、３５と、Ｎ型の埋込拡散層３６、３７と、コレクタ領域として用いられるＰ型の拡散層３８、３９と、ベース領域として用いられるＮ型の拡散層４０、４１と、エミッタ領域として用いられるＰ型の拡散層４２とから構成されている。

Ｎ型のエピタキシャル層５は、Ｐ型の単結晶シリコン基板４上に形成されている。

Ｎ型の埋込拡散層３３は、基板４とエピタキシャル層５とに渡り成されている。Ｎ型の埋込拡散層３３は、基板４とＰ型の埋込拡散層３４のそれぞれとＰＮ接合領域を形成し、基板４とＰ型の埋込拡散層３４とをＰＮ接合分離している。

Ｐ型の埋込拡散層３４、３５は、基板４とエピタキシャル層５に渡り形成されている。Ｐ型の埋込拡散層３５は、Ｐ型の埋込拡散層３４とその形成領域を重畳させるように形成されている。

Ｎ型の埋込拡散層３６、３７は、基板４とエピタキシャル層５に渡り形成されている。Ｎ型の埋込拡散層３６、３７は、Ｐ型の埋込拡散層３４、３５を取り囲むように配置されている。

Ｐ型の拡散層３８、３９は、エピタキシャル層５に形成されている。Ｐ型の拡散層３８、３９は、Ｐ型の埋込拡散層３５と連結している。Ｐ型の拡散層３８、３９は、コレクタ領域として用いられる。

Ｎ型の拡散層４０、４１は、エピタキシャル層５に形成されている。Ｎ型の拡散層４０は、ベース領域として用いられ、Ｎ型の拡散層４１は、ベース引き出し領域として用いられる。Ｎ型の拡散層４１を形成することで、コンタクト抵抗を低減することができる。

Ｐ型の拡散層４２は、Ｎ型の拡散層４０に形成されている。Ｐ型の拡散層４２は、エミッタ領域として用いられる。

Ｎ型の拡散層４３、４４は、エピタキシャル層５に形成されている。Ｎ型の拡散層４３、４４は、Ｐ型の拡散層３８、３９を取り囲むように一環状に形成されている。Ｎ型の拡散層４３とＮ型の埋込拡散層３６とは連結し、Ｎ型の拡散層４４とＮ型の埋込拡散層３７とは連結している。つまり、Ｎ型の拡散層４３、４４が、コレクタ領域であるＰ型の拡散層３８、３９の外周を囲むように配置されることで、エピタキシャル層５表面が反転し、コレクタ電流が分離領域を介して基板４へと流れることを防止する。

絶縁層１１が、エピタキシャル層５上面に形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングにより、絶縁層１１にコンタクトホール４５、４６、４７、４８が形成されている。

コンタクトホール４５、４６、４７、４８には、アルミ合金、例えば、Ａｌ−Ｓｉ膜４９が選択的に形成され、ドレイン電極５０、５１、エミッタ電極５２及びベース電極５３が形成されている。

図示したように、パワー用半導体素子として用いられるＮＰＮトランジスタ２では、Ｎ型の埋込拡散層１９が、基板４の裏面５４側まで拡散している。つまり、基板４の裏面５４側には、Ｎ型の埋込拡散層１９が露出している。そして、基板４の裏面５４側には、Ｎ型の埋込拡散層１９と直接コンタクトする金属層５５が形成されている。金属層５５は、ＮＰＮトランジスタ２のコレクタ領域として用いられる。矢印（一点鎖線）で図示したように、エミッタ領域であるＮ型の拡散層２５から注入された自由キャリア（電子）は、コレクタ領域であるＮ型のエピタキシャル層５、Ｎ型の埋込拡散層２０、Ｎ型の埋込拡散層１９、金属層５５、Ｎ型の埋込拡散層１９、Ｎ型の埋込拡散層２０、Ｎ型の拡散層２１、２２の順序に通過する。

この構造により、ＮＰＮトランジスタ２のコレクタ領域でのシート抵抗値（Ｒｓ）を大幅に低減することができる。具体的には、金属層５５としてアルミ（Ａｌ）膜を用い、金属層５５の膜厚を１．０（μｍ）程度とした場合、ドレイン領域でのシート抵抗値は０．０３（Ω・ｃｍ）程度となる。一方、金属層５５が形成されず、Ｎ型の埋込拡散層１９、２０のみの構造では、コレクタ領域でのシート抵抗値は１０．０〜１００．０（Ω・ｃｍ）程度となる。つまり、金属層５５を用いることで、ＮＰＮトランジスタ２のコレクタ領域でのシート抵抗値は、１／１０００程度に低減される。

尚、基板４の裏面５４には、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜５６が形成され、基板４の裏面５４の絶縁性が実現されている。この構造により、基板４の裏面５４に形成されたＰＮ接合領域からのリーク電流を低減することができる。

同様に、パワー用半導体素子として用いられる縦型ＰＮＰトランジスタ３においても、Ｎ型の埋込拡散層３３及びＰ型の埋込拡散層３４が、基板４の裏面５４側まで拡散し、基板４の裏面５４側からＮ型の埋込拡散層３３及びＰ型の埋込拡散層３４が露出している。そして、基板４の裏面５４側には、Ｐ型の埋込拡散層３４と直接コンタクトする金属層５７が形成されている。金属層５７としてアルミ膜が用いられ、金属層５７は縦型ＰＮＰトランジスタ３のコレクタ領域として用いられる。この構造により、上述したように、縦型ＰＮＰトランジスタ３のコレクタ領域でのシート抵抗値を大幅に低減することができる。

最後に、基板４の裏面５４側では、シリコン酸化膜５６を被覆するように、例えば、エポキシ樹脂５８が塗布され、エポキシ樹脂５８を接着材料として、支持基板５９が貼り合わされている。支持基板５９はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成されている。特に、支持基板５９としてシリコンウエハを用いた場合には、支持基板５９と基板４とは同一材料となる。この場合、基板４と支持基板５９は線膨張係数が同一または近似となり、温度変化による材料伸縮等の熱応力に対して、破壊耐性が強い構造となる。尚、必ずしも支持基板５９が必要であることはなく、支持基板５９を用いない場合でも機械的強度が得られる場合には、支持基板５９がない構造でもよい。

図２（Ａ）に示す如く、従来の半導体装置、例えば、ＮＰＮトランジスタでは、Ｘ軸方向にコレクタ領域として用いられるＮ型の拡散層６０が配置されている。また、Ｎ型の拡散層６０と連結し、Ｙ軸方向にＮ型の拡散層６１、６２、６３が形成されている。Ｎ型の拡散層６１、６２、６３はＸ軸方向に一定間隔で配置されている。そして、Ｎ型の拡散層６１、６２、６３間には、ベース領域として用いられるＰ型の拡散層６４、６５が配置されている。Ｐ型の拡散層６４にはエミッタ領域として用いられるＮ型の拡散層６６が配置されている。尚、Ｎ型の拡散層６６上には、エミッタ領域用のコンタクトホール６７が配置されている。Ｐ型の拡散層６４上には、ベース領域用のコンタクトホール６８が複数配置されている。

つまり、従来のＮＰＮトランジスタでは、ベース領域として用いられるＰ型の拡散層６４、６５間に、コレクタ領域として用いられるＮ型の拡散層６１、６２、６３が配置されている。この構造により、チップ内のＮＰＮトランジスタの形成領域に、コレクタ領域が広い領域に渡り配置され、コレクタ領域でのシート抵抗値の低減を図っている。そして、ＮＰＮトランジスタの形成領域の任意の領域において、ＮＰＮトランジスタの動作を実現し、チップサイズを効率的に利用し、所望の電流能力を得ることができる。

一方、図２（Ｂ）に示す如く、本実施の形態でのＮＰＮトランジスタ２では、Ｘ軸方向にコレクタ領域として用いられるＮ型の拡散層２２（図１参照）が配置されている。そして、従来の構造におけるＹ軸方向に延在するＮ型の拡散層６１、６２、６３（図２（Ａ）参照）は形成されていない。つまり、ベース領域として用いられるＰ型の拡散層２３（図１参照）の１側辺に対応してＮ型の拡散層２２が配置されている。この構造は、上述したように、コレクタ領域として金属層５５（図１参照）を用いることで、コレクタ領域でのシート抵抗値を大幅に低減することで実現できる。つまり、コレクタ領域用の拡散層の面積、不純物濃度等ではなく、金属層５５によりコレクタ領域のシート抵抗値を低減する。そして、従来の構造におけるＹ軸方向に延在するＮ型の拡散層６１、６２、６３を省略することで、チップサイズは従来の構造から２割程度縮小する。この構造においても、コレクタ領域のシート抵抗値の大幅な低減により、ＮＰＮトランジスタの形成領域の任意の領域において、ＮＰＮトランジスタの動作を実現している。

尚、Ｎ型の拡散層２５上には、エミッタ領域用のコンタクトホール２６（図１参照）が、Ｙ軸方向に一定間隔で複数配置されている。また、Ｐ型の拡散層２４（図１参照）上には、ベース領域用のコンタクトホール２７が複数配置されている。

上述したように、本実施の形態では、金属層５５、５７が、アルミ膜から形成される場合について説明したが、この場合に限定するものではない。例えば、金属層５５、５７として、アルミ−シリコン（Ａｌ−Ｓｉ）膜、アルミ−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミ−銅（Ａｌ−Ｃｕ）膜またはチタン−チタンナイトライド−アルミ（Ｔｉ−ＴｉＮ−Ａｌ）膜を用いる場合でも、同様な効果を得ることができる。また、金属層５５、５７の膜厚も使用目的等に応じて任意の設計変更が可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

次に、本発明の一実施の形態である半導体装置の製造方法について、図３から図１２を参照し、第１実施例について詳細に説明する。図３から図１２は、本実施の形態における半導体装置の製造方法を説明するための断面図である。

先ず、図３に示す如く、Ｐ型の単結晶シリコン基板４を準備する。基板４上にＮ型の埋込拡散層１９、３３の形成領域が選択的に薄く形成されたシリコン酸化膜６９を形成する。そして、シリコン酸化膜６９をマスクとして用い、基板４の表面からＮ型不純物、例えば、リン（Ｐ）を加速電圧９０〜１１０（ｋｅＶ）、導入量１．０×１０^１３〜１．０×１０^１５（／ｃｍ^２）でイオン注入する。その後、リン（Ｐ）を熱拡散し、Ｎ型の埋込拡散層１９、３３を形成した後、シリコン酸化膜６９を除去する。尚、本実施の形態では、基板４は、例えば、６２５．０（μｍ）程度の厚みを有するものを準備するため、その厚みの一部を省略した形式で図示する。

次に、図４に示す如く、基板４上にシリコン酸化膜７０を、例えば、４５０．０（Å）程度堆積する。次に、シリコン酸化膜７０上にフォトレジスト７１を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層３４が形成される領域上のフォトレジスト７１に開口部を形成する。その後、基板４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１１０（ｋｅＶ）、導入量１．０×１０^１４〜１．０×１０^１６（／ｃｍ^２）でイオン注入する。そして、フォトレジスト７１を除去し、熱拡散し、Ｐ型の埋込拡散層３４を形成した後、シリコン酸化膜７０を除去する。

次に、図５に示す如く、基板４上にシリコン酸化膜７２を形成した後、Ｎ型の埋込拡散層６、２０、３６、３７の形成領域上に開口部が形成されるように、シリコン酸化膜７２を選択的に除去する。そして、シリコン酸化膜７２をマスクとして用い、基板４の表面にＮ型不純物、例えば、アンチモン（Ｓｂ）を含む液体ソース７３を回転塗布法により塗布する。アンチモン（Ｓｂ）を熱拡散し、Ｎ型の埋込拡散層６、２０、３６、３７を形成した後、シリコン酸化膜７２、液体ソース７３を除去する。

次に、図６に示す如く、基板４上にシリコン酸化膜７４を形成した後、シリコン酸化膜７４上にフォトレジスト７５を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層３５、７６、７７、７８、７９が形成される領域上のフォトレジスト７５に開口部を形成する。その後、基板４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１８０（ｋｅＶ）、導入量０．５×１０^１４〜１．０×１０^１６（／ｃｍ^２）でイオン注入する。そして、フォトレジスト７５を除去し、熱拡散し、Ｐ型の埋込拡散層３５、７６、７７、７８、７９を形成する。

次に、図７に示す如く、基板４を気相エピタキシャル成長装置のサセプタ上に配置し、基板４上にエピタキシャル層５を、例えば、６．０〜８．０（μｍ）程度形成する。気相エピタキシャル成長装置は、主に、ガス供給系、反応炉、排気系、制御系から構成されている。本実施の形態では、縦型の反応炉を用いることで、エピタキシャル層の膜厚均一性を向上させることができる。このエピタキシャル層５の形成工程における熱処理により、前記Ｐ型の埋込拡散層３４、３５、７６、７７、７８、７９及びＮ型の埋込拡散層６、１９、２０、３３、３６、３７が熱拡散される。

次に、エピタキシャル層５上にシリコン酸化膜８０を、例えば、４５０．０（Å）程度堆積する。次に、シリコン酸化膜８０上にフォトレジスト８１を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層４０が形成される領域上のフォトレジスト８１に開口部を形成する。フォトレジスト８１をマスクとして用い、エピタキシャル層５の表面からＮ型不純物、例えば、リン（Ｐ）を加速電圧９０〜１１０（ｋｅＶ）、導入量１．０×１０^１３〜１．０×１０^１５（／ｃｍ^２）でイオン注入する。その後、フォトレジスト８１を除去し、リン（Ｐ）を熱拡散し、Ｎ型の拡散層４０を形成する。

次に、図８に示す如く、エピタキシャル層５上にシリコン酸化膜８２を、例えば、４５０．０（Å）程度堆積する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層２１、４３、４４を形成する。このとき、Ｎ型の拡散層２１は、Ｎ型の埋込拡散層２０と連結し、Ｎ型の拡散層４３、４４は、それぞれＮ型の埋込拡散層３６、３７と連結する。その後、シリコン酸化膜８２上にフォトレジスト８３を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層３８、３９、８４、８５、８６、８７が形成される領域上のフォトレジスト８３に開口部を形成する。その後、エピタキシャル層５の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１８０（ｋｅＶ）、導入量０．５×１０^１４〜１．０×１０^１６（／ｃｍ^２）でイオン注入する。そして、フォトレジスト８３を除去し、熱拡散し、Ｐ型の埋込拡散層３８、３９、８４、８５、８６、８７を形成する。

次に、図９に示す如く、公知のフォトリソグラフィ技術を用い、順次、Ｐ型の拡散層８、２３、４２及びＰ型の拡散層９、２４を形成した後、シリコン酸化膜８１上にフォトレジスト８８を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層７、１０、２２、２５、４１が形成される領域上のフォトレジスト８８に開口部を形成する。フォトレジスト８８をマスクとして用い、エピタキシャル層５の表面からＮ型不純物、例えば、リン（Ｐ）を加速電圧７０〜９０（ｋｅＶ）、導入量１．０×１０^２１〜１．０×１０^２２（／ｃｍ^２）でイオン注入する。その後、フォトレジスト８８を除去し、リン（Ｐ）を熱拡散し、Ｎ型の拡散層７、１０、２２、２５、４１を形成する。尚、Ｐ型の拡散層９、２４とＮ型の拡散層７、１０、２２、２５、４１との形成順序は逆の場合でも良い。

次に、図１０に示す如く、エピタキシャル層５上に絶縁層１１として、例えば、ＰＳＧ膜等を堆積する。公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングで、絶縁層１１にコンタクトホール１２、１３、１４、２６、２７、２８、４５、４６、４７、４８を形成する。コンタクトホール１２、１３、１４、２６、２７、２８、４５、４６、４７、４８には、アルミ合金、例えば、Ａｌ−Ｓｉ膜を選択的に形成し、コレクタ電極１８、３２、５０、５１、エミッタ電極１６、３０、５２及びベース電極１７、３１、５３を形成する。

次に、図１１に示す如く、粘着テープ８９を準備し、絶縁層１１とガラス板９０とを貼り合わせる。そして、ガラス板９０は支持基板として用いられ、次工程における研磨工程に耐える事ができる材料であれば良く、例えば、シリコンウエハやアルミ板、銅板等の金属板でも良い。

次に、ガラス板９０が底面となるように基板４をひっくり返す。そして、基板４の裏面５４側からＰ型の埋込拡散層３４及びＮ型の埋込拡散層１９、３３が露出するまで、例えば、ＢＧ（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）法により、基板４を研磨する。その結果、基板４の厚みは、２０．０〜２４．０（μｍ）程度となる。基板４の裏面５４側にアルミ膜を形成し、公知のフォトリソグラフィ技術を用い、アルミ膜を選択的に除去する。そして、基板４の裏面５４側にＮ型の埋込拡散層１９と直接コンタクトする金属層５５及びＰ型の埋込拡散層３４と直接コンタクトする金属層５７を形成する。その後、基板４の裏面５４側にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜５６を形成し、基板４の裏面５４側を絶縁処理する。

次に、図１２に示す如く、シリコン酸化膜５６上にエポキシ樹脂５８を塗布し、エポキシ樹脂５８上に支持基板５９を貼り合わせる。その後、支持基板５９が底面となるように基板４をひっくり返し、ガラス板９０及び粘着テープ８９を除去し、図１に示す半導体装置が完成する。尚、支持基板５９はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成される。また、図示していないが、例えば、チップの外周部に形成された電極パッドは、絶縁層１１上に露出している。

尚、本実施の形態では、金属層５５、５７が、アルミから形成される場合について説明したが、この場合に限定するものではない。例えば、金属層５５、５７として、アルミ−シリコン（Ａｌ−Ｓｉ）膜、アルミ−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミ−銅（Ａｌ−Ｃｕ）膜またはチタン−チタンナイトライド−アルミ（Ｔｉ−ＴｉＮ−Ａｌ）膜を用いる場合でも、同様な効果を得ることができる。また、金属層５５、５７の膜厚も使用目的等に応じて任意の設計変更が可能である。

また、本実施の形態では、ＮＰＮトランジスタ２と縦型ＰＮＰトランジスタ３とが同一基板上に形成される場合について説明したが、この場合に限定するものではない。例えば、ＮＰＮトランジスタ２と縦型ＰＮＰトランジスタ３とが、異なる基板に別々に形成される場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

次に、本発明の一実施の形態である半導体装置の製造方法について、図１３から図１４を参照し、第２実施例について詳細に説明する。図１３から図１４は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、上述した第１実施例の説明における図３〜図１０までの半導体装置の製造方法の説明は、第２実施例においても同様であるため、上述した説明を参照し、ここではその説明を割愛する。また、図１３から図１４では、電極パッドが形成されている領域も示している。

図１３に示す如く、絶縁層１１上面から、例えば、プラズマＣＶＤ法により、シリコン窒化膜９１を略全面に堆積する。シリコン窒化膜９１上にエポキシ樹脂９２を塗布し、エポキシ樹脂９２上に支持基板９３を貼り合わせる。その後、支持基板９３が底面となるように基板４をひっくり返す。尚、支持基板９３はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成される。

次に、基板４の裏面５４側からＰ型の埋込拡散層３４及びＮ型の埋込拡散層１９、３３が露出するまで、例えば、ＢＧ（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）法により、基板４を研磨する。その結果、基板４の厚みは、２０．０〜２４．０（μｍ）程度となる。基板４の裏面５４側にアルミ膜を形成し、公知のフォトリソグラフィ技術を用い、アルミ膜を選択的に除去する。そして、基板４の裏面５４側にＮ型の埋込拡散層１９と直接コンタクトする金属層５５及びＰ型の埋込拡散層３４と直接コンタクトする金属層５７を形成する。その後、基板４の裏面５４側にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜５６を形成し、基板４の裏面５４側を絶縁処理する。

図１４に示す如く、例えば、チップの外周部に位置し、実動作領域の周囲に形成された無効領域上には電極パッド９４が複数形成されている。上述したように、絶縁層１１側には支持基板９３が貼り合わされているため、電極パッド９４は、基板４の裏面５４側から露出させる。

具体的には、先ず、公知のフォトリソグラフィ技術を用い、電極パッド９４の形成領域上のシリコン酸化膜５６を除去する。次に、公知のフォトリソグラフィ技術を用い、電極パッド９４の形成領域上に開口部が形成されたエッチング保護膜（図示せず）をマスクとし、エッチングガスとして、例えば、フレオン（ＣＦ_４）を用いて、基板４の裏面５４側から基板４及びエピタキシャル層５をドライエッチングし、開口部９５を形成する。最後に、開口部９５を利用し、公知のフォトリソグラフィ技術を用い、電極パッド９４の形成領域上に開口部が形成されたフォトレジストをマスクとし、エッチング液として、例えば、フッ化水素酸水溶液を用いて、ウェットエッチングにより、開口部９６を形成する。この製造方法により、基板４の裏面５４側からは、開口部９５、９６を介して電極パッド９４が露出し、半導体装置が完成する。このとき、チップが実装基板（図示せず）上に固着される際には、例えば、支持基板９３側が実装基板の導電パターン（図示せず）と相対する。そして、開口部９５の開口面積は、ワイヤーボンディング性が考慮され決定される。

尚、本実施の形態では、金属層５５、５７が、アルミから形成される場合について説明したが、この場合に限定するものではない。例えば、金属層５５、５７として、アルミ−シリコン（Ａｌ−Ｓｉ）膜、アルミ−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミ−銅（Ａｌ−Ｃｕ）膜またはチタン−チタンナイトライド−アルミ（Ｔｉ−ＴｉＮ−Ａｌ）膜を用いる場合でも、同様な効果を得ることができる。また、金属層５５、５７の膜厚も使用目的等に応じて任意の設計変更が可能である。

また、本実施の形態では、ＮＰＮトランジスタ２と縦型ＰＮＰトランジスタ３とが同一基板上に形成される場合について説明したが、この場合に限定するものではない。例えば、ＮＰＮトランジスタ２と縦型ＰＮＰトランジスタ３とが、異なる基板に別々に形成される場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本発明の実施の形態における半導体装置を説明する断面図である。 （Ａ）従来の半導体装置を説明する上面図、（Ｂ）本発明の実施の形態における半導体装置を説明する上面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。

符号の説明

１ ＮＰＮトランジスタ
２ ＮＰＮトランジスタ
３ 縦型ＰＮＰトランジスタ
４ Ｐ型の単結晶シリコン基板
５ Ｎ型のエピタキシャル層
１９ Ｎ型の埋込拡散層
３４ Ｐ型の埋込拡散層
５５ 金属層
５６ シリコン酸化膜
５７ 金属層

Claims (11)

1. 一導電型の半導体基板と、
   前記半導体基板上に形成された逆導電型のエピタキシャル層と、
   前記半導体基板と前記エピタキシャル層とに渡り形成され、コレクタ領域として用いられる逆導電型の埋込拡散層と、
   前記エピタキシャル層表面から形成され、コレクタ領域として用いられる逆導電型の第１の拡散層と、
   前記エピタキシャル層表面から形成され、ベース領域として用いられる一導電型の拡散層と、
   前記一導電型の拡散層に形成され、エミッタ領域として用いられる逆導電型の第２の拡散層とを有し、
   前記逆導電型の埋込拡散層は前記半導体基板の裏面側から露出し、前記逆導電型の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする半導体装置。
2. 前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記逆導電型の埋込拡散層とのみ電気的に接続していることを特徴とする請求項１に記載の半導体装置。
3. 前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
4. 前記逆導電型の第１の拡散層は、前記逆導電型の埋込拡散層と連結していることを特徴とする請求項１に記載の半導体装置。
5. 一導電型の半導体基板と、
   前記半導体基板上に形成された逆導電型のエピタキシャル層と、
   前記半導体基板と前記エピタキシャル層とに渡り形成され、コレクタ領域として用いられる一導電型の埋込拡散層と、
   前記半導体基板と前記エピタキシャル層とに渡り形成され、前記半導体基板と前記一導電型の埋込拡散層とを接合分離する逆導電型の埋込拡散層と、
   前記エピタキシャル層表面から形成され、コレクタ領域として用いられる一導電型の第１の拡散層と、
   前記エピタキシャル層表面から形成され、ベース領域として用いられる逆導電型の拡散層と、
   前記逆導電型の拡散層に形成され、エミッタ領域として用いられる一導電型の第２の拡散層とを有し、
   前記一導電型の埋込拡散層は前記半導体基板の裏面側から露出し、前記一導電型の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする半導体装置。
6. 前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記一導電型の埋込拡散層とのみ電気的に接続していることを特徴とする請求項５に記載の半導体装置。
7. 前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする請求項５または請求項６に記載の半導体装置。
8. 一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記半導体基板の表面上に逆導電型のエピタキシャル層を形成する工程と、
   前記エピタキシャル層にコレクタ領域として用いる逆導電型の第１の拡散層と、ベース領域として用いる一導電型の拡散層と、エミッタ領域として用いる逆導電型の第２の拡散層を形成する工程と、
   前記エピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記逆導電型の埋込拡散層を露出させる工程と、
   前記半導体基板の裏面に、前記露出した逆導電型の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする半導体装置の製造方法。
9. 前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする請求項８に記載の半導体装置の製造方法。
10. 一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記逆導電型の埋込拡散層により前記半導体基板と接合分離するように、前記半導体基板に一導電型の埋込拡散層を形成する工程と、
    前記半導体基板の表面上に逆導電型のエピタキシャル層を形成した後、前記エピタキシャル層にコレクタ領域として用いる一導電型の第１の拡散層と、ベース領域として用いる逆導電型の拡散層と、エミッタ領域として用いる一導電型の第２の拡散層を形成する工程と、
    前記エピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記一導電型の埋込拡散層を露出させる工程と、
    前記半導体基板の裏面に、前記露出した一導電型の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする半導体装置の製造方法。
11. 前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする請求項１０に記載の半導体装置の製造方法。

Images