JP2007207902A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007207902A JP2007207902A JP2006023174A JP2006023174A JP2007207902A JP 2007207902 A JP2007207902 A JP 2007207902A JP 2006023174 A JP2006023174 A JP 2006023174A JP 2006023174 A JP2006023174 A JP 2006023174A JP 2007207902 A JP2007207902 A JP 2007207902A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- conductivity type
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】従来の半導体装置では、パワー用半導体素子のドレイン領域でのシート抵抗値を低減させることが難しいという問題があった。
【解決手段】本発明の半導体装置では、P型の単結晶シリコン基板3上にN型のエピタキシャル層4が形成されている。基板3の裏面47からはドレイン領域として用いられるN型の埋込拡散層18が露出している。そして、基板3の裏面47側には、N型の埋込拡散層18とコンタクトする金属層48が形成されている。この構造により、金属層48がドレイン領域として用いられ、ドレイン領域でのシート抵抗値を大幅に低減することができる。
【選択図】図1
【解決手段】本発明の半導体装置では、P型の単結晶シリコン基板3上にN型のエピタキシャル層4が形成されている。基板3の裏面47からはドレイン領域として用いられるN型の埋込拡散層18が露出している。そして、基板3の裏面47側には、N型の埋込拡散層18とコンタクトする金属層48が形成されている。この構造により、金属層48がドレイン領域として用いられ、ドレイン領域でのシート抵抗値を大幅に低減することができる。
【選択図】図1
Description
本発明は、パワー用MOSトランジスタのドレイン領域のシート抵抗値を低減する半導体装置及びその製造方法に関する。
従来の半導体装置の一実施例として、下記のNチャネル型MOSトランジスタが知られている。P型の半導体基板上にN型のエピタキシャル層が形成されている。半導体基板とエピタキシャル層とに渡りN型の埋込拡散層が形成され、N型の埋込拡散層はドレイン領域として用いられる。そして、エピタキシャル層には、N型の埋込拡散層と連結するN型の拡散層が形成され、N型の拡散層はドレイン領域として用いられる。また、エピタキシャル層にはバックゲート領域としてのP型の拡散層、ソース領域としてのN型の拡散層が形成されている。この構造により、ドレイン領域でのシート抵抗値の低減が図られている(例えば、特許文献1参照。)。
特開平11−186550号公報(第5−6頁、第1図)
従来の半導体装置、例えば、Nチャネル型MOSトランジスタでは、ドレイン領域でのシート抵抗値を低減させるために、基板とエピタキシャル層とに渡りN型の埋込拡散層が形成されている。つまり、従来の構造では、N型の埋込拡散層の不純物濃度を調整し、また、N型の埋込拡散層の拡散幅を広くすることで、ドレイン領域でのシート抵抗値の低減を実現している。しかしながら、N型の埋込拡散層の不純物濃度を調整することで、ドレイン領域のシート抵抗値を低減するには限界がある。例えば、特に、高耐圧のMOSトランジスタでは、ドレイン−ソース間の耐圧特性との兼ね合い等もあり、拡散層の不純物濃度の調整により、ドレイン領域のシート抵抗値を低減することが困難となる問題がある。
また、ドレイン領域となるN型の埋込拡散幅の拡散幅を広くすることで、ドレイン領域でのシート抵抗値の低減を図る場合には、エピタキシャル層の膜厚を厚く形成する必要があり、デバイスサイズが大きくなるという問題がある。特に、例えば、パワー用のMOSトランジスタと制御用のNPNトランジスタがモノリシックに形成される構造では、制御用のNPNトランジスタでは、エピタキシャル層の膜厚を厚くすることで、分離領域の横方向拡散が広がる。そして、制御用のNPNトランジスタのデバイスサイズを縮小し難いという問題がある。
本発明の半導体装置は、上述した各事情に鑑みて成されたものであり、一導電型の半導体基板と、前記半導体基板上に形成された逆導電型のエピタキシャル層と、前記半導体基板と前記エピタキシャル層とに渡り形成され、ドレイン領域として用いられる逆導電型の埋込拡散層と、前記エピタキシャル層表面から形成され、ドレイン領域として用いられる逆導電型の第1の拡散層と、前記エピタキシャル層表面から形成され、バックゲート領域として用いられる一導電型の拡散層と、前記一導電型の拡散層に形成され、ソース領域として用いられる逆導電型の第2の拡散層とを有し、前記逆導電型の埋込拡散層は前記半導体基板の裏面側から露出し、前記逆導電型の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする。従って、本発明では、MOSトランジスタにおいて、金属層を用いることで、ドレイン領域でのシート抵抗値を低減することができる。
また、本発明の半導体装置は、前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記逆導電型の埋込拡散層とのみ電気的に接続していることを特徴とする。従って、本発明では、金属層を用いることでドレイン領域でのシート抵抗値を低減しつつ、半導体基板裏面を絶縁処理することができる。
また、本発明の半導体装置は、前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする。従って、本発明では、様々な金属膜を用いて金属層を形成することができる。
また、本発明の半導体装置の製造方法は、一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記半導体基板の表面上に逆導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層にドレイン領域として用いる逆導電型の第1の拡散層と、バックゲート領域として用いる一導電型の拡散層と、ソース領域として用いる逆導電型の第2の拡散層を形成する工程と、前記エピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記逆導電型の埋込拡散層を露出させる工程と、前記半導体基板の裏面に、前記露出した逆導電型の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする。従って、本発明では、MOSトランジスタにおいて、半導体基板の裏面側を研磨し、露出した逆導電型の埋込拡散層に接続する金属層を形成し、ドレイン領域のシート抵抗値を低減することができる。
また、本発明の半導体装置の製造方法は、前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする。従って、本発明では、所望の強度を有する支持基板を用いることで、半導体基板の研磨作業、金属層及び絶縁層の形成作業を容易に実現することができる。
本発明では、半導体基板の裏面に金属層が形成され、金属層をMOSトランジスタのドレイン領域として用いている。この構造により、MOSトランジスタのドレイン領域のシート抵抗値を低減できる。
また、本発明では、半導体基板の裏面に金属層を被覆するように絶縁層が形成されている。この構造により、金属層によりドレイン領域のシート抵抗値を低減しつつ、半導体基板裏面の絶縁処理を実現できる。
また、本発明では、半導体基板をその裏面側から研磨し、MOSトランジスタのドレイン領域となる拡散層を基板裏面から露出させる。露出した拡散層と接続するように基板裏面に金属層を形成する。この製造方法により、MOSトランジスタのドレイン領域のシート抵抗値を低減できる。
以下に、本発明の一実施の形態である半導体装置について、図1から図2を参照し、詳細に説明する。図1は、本実施の形態における半導体装置を説明するための断面図である。図2(A)は、従来の実施の形態における半導体装置のパターンを説明するための上面図である。図2(B)は、本実施の形態における半導体装置のパターンを説明するための上面図である。
図1に示す如く、NPNトランジスタ1及びNチャネル型MOSトランジスタ2とがP型の単結晶シリコン基板3にモノリシックに形成されている。例えば、Nチャネル型MOSトランジスタ2はパワー用半導体素子として用いられ、NPNトランジスタ1は制御用半導体素子として用いられる。
先ず、NPNトランジスタ1は、主に、P型の単結晶シリコン基板3と、N型のエピタキシャル層4と、コレクタ領域として用いられるN型の埋込拡散層5と、コレクタ領域として用いられるN型の拡散層6と、ベース領域として用いられるP型の拡散層7、8と、エミッタ領域として用いられるN型の拡散層9とから構成されている。
N型のエピタキシャル層4は、P型の単結晶シリコン基板3上に形成されている。基板3の厚みは、例えば、22.0(μm)程度である。また、エピタキシャル層4の厚みは、例えば、7.0(μm)程度である。
N型の埋込拡散層5は、基板3とエピタキシャル層4とに渡り形成されている。N型の埋込拡散層5を形成することで、コレクタ領域でのシート抵抗値(Rs)を低減することができる。
N型の拡散層6は、エピタキシャル層4に形成されている。N型の拡散層6は、コレクタ領域として用いられる。
P型の拡散層7、8は、エピタキシャル層4に形成されている。P型の拡散層7は、ベース領域として用いられ、P型の拡散層8は、ベース引き出し領域として用いられる。P型の拡散層8を形成することで、コンタクト抵抗を低減することができる。尚、P型の拡散層8は形成される場合でも、形成されない場合でもよい。
N型の拡散層9は、P型の拡散層7に形成されている。N型の拡散層9は、エミッタ領域として用いられる。
絶縁層10が、エピタキシャル層4上面に形成されている。絶縁層10は、PSG(Phospho Silicate Glass)膜等により、形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、CHF3またはCF4系のガスを用いたドライエッチングにより、絶縁層10にコンタクトホール11、12、13が形成されている。
コンタクトホール11、12、13には、アルミ合金、例えば、Al−Si膜14が選択的に形成され、エミッタ電極15、ベース電極16及びコレクタ電極17が形成されている。
次に、Nチャネル型MOSトランジスタ2は、主に、P型の単結晶シリコン基板3と、N型のエピタキシャル層4と、ドレイン領域として用いられるN型の埋込拡散層18、19と、ドレイン領域として用いられるN型の拡散層20、21、22、23と、バックゲート領域として用いられるP型の拡散層24、25、26、27と、ソース領域として用いられるN型の拡散層28、29、30、31とから構成されている。
N型のエピタキシャル層4は、P型の単結晶シリコン基板3上に形成されている。基板3の厚みは、例えば、22.0(μm)程度である。また、エピタキシャル層4の厚みは、例えば、7.0(μm)程度である。
N型の埋込拡散層18、19は、基板3とエピタキシャル層4とに渡り形成されている。N型の埋込拡散層19は、N型の埋込拡散層18とその形成領域を重畳させるように形成されている。
N型の拡散層20、21、22、23は、エピタキシャル層4に形成されている。N型の拡散層20、21は、ドレイン領域として用いられ、N型の拡散層22、23は、ドレイン引き出し領域として用いられる。N型の拡散層22、23を形成することで、コンタクト抵抗を低減することができる。
P型の拡散層24、25、26、27は、エピタキシャル層4に形成されている。P型の拡散層24、25は、バックゲート領域として用いられ、P型の拡散層26、27は、バックゲート引き出し領域として用いられる。
N型の拡散層28、29は、P型の拡散層24に形成され、N型の拡散層30、31はP型の拡散層25に形成されている。N型の拡散層28、29、30、31は、ソース領域として用いられる。そして、P型の拡散層26とN型の拡散層28、29にはソース電極45がコンタクトしている。また、P型の拡散層27とN型の拡散層30、31には、ソース電極46がコンタクトしている。つまり、P型の拡散層24、25には、ソース電位と同電位であるバックゲート電位が印加される。尚、N型の拡散層28、29は、P型の拡散層26の周囲に一環状に形成されている場合でも良い。また、N型の拡散層30、31は、P型の拡散層27の周囲に一環状に形成されている場合でも良い。
ゲート酸化膜32は、エピタキシャル層4表面に形成されている。
ゲート電極33、34、35は、ゲート酸化膜32上に形成されている。ゲート電極33、34、35は、例えば、ポリシリコン膜、タングステンシリサイド膜等により所望の膜厚となるように形成されている。そして、ゲート電極33、34、35下方に位置するP型の拡散層24、25が、チャネル領域として用いられる。尚、ゲート電極33、35は、ゲート電極34の周囲を囲むように一環状に形成されている場合でも良い。
P型の拡散層36、37は、ゲート電極33、35下方のエピタキシャル層4に形成されている。P型の拡散層36は、P型の拡散層24とN型の拡散層20との間に配置されている。また、P型の拡散層37は、P型の拡散層25とN型の拡散層21との間に配置されている。
絶縁層10が、エピタキシャル層4上面に形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、CHF3またはCF4系のガスを用いたドライエッチングにより、絶縁層10にコンタクトホール38、39、40、41が形成されている。
コンタクトホール38、39、40、41には、アルミ合金、例えば、Al−Si膜42が選択的に形成され、ドレイン電極43、44及びソース電極45、46が形成されている。
図示したように、パワー用半導体素子として用いられるNチャネル型MOSトランジスタ2では、N型の埋込拡散層18が、基板3の裏面47側まで拡散している。つまり、基板3の裏面47側には、N型の埋込拡散層18が露出している。そして、基板3の裏面47側には、N型の埋込拡散層18と直接コンタクトする金属層48が形成されている。金属層48は、Nチャネル型MOSトランジスタ2のドレイン領域として用いられる。矢印(一点鎖線)で図示したように、ソース領域であるN型の拡散層28、29、30、31から注入された自由キャリア(電子)は、ドレイン領域であるN型のエピタキシャル層4、N型の埋込拡散層19、N型の埋込拡散層18、金属層48、N型の埋込拡散層18、N型の埋込拡散層19、N型のエピタキシャル層4、N型の拡散層20、21、22、23の順序に通過する。
この構造により、Nチャネル型MOSトランジスタ2のドレイン領域でのシート抵抗値を大幅に低減することができる。具体的には、金属層48としてアルミ(Al)膜を用い、金属層48の膜厚を1.0(μm)程度とした場合、ドレイン領域でのシート抵抗値は0.03(Ω・cm)程度となる。一方、金属層48が形成されず、N型の埋込拡散層18、19のみの構造では、ドレイン領域でのシート抵抗値は10.0〜100.0(Ω・cm)程度となる。つまり、金属層48を用いることで、Nチャネル型MOSトランジスタ2のドレイン領域でのシート抵抗値は、1/1000程度に低減される。
尚、基板3の裏面47には、例えば、CVD(Chemical Vapor Deposition)法により、シリコン酸化膜49が形成され、基板3の裏面47の絶縁性が実現されている。この構造により、基板3の裏面47に形成されたPN接合領域からのリーク電流を低減することができる。
最後に、基板3の裏面47側では、シリコン酸化膜49を被覆するように、例えば、エポキシ樹脂50が塗布され、エポキシ樹脂50を接着材料として、支持基板51が貼り合わされている。支持基板51はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成されている。特に、支持基板51としてシリコンウエハを用いた場合には、支持基板51と基板3とは同一材料となる。この場合、基板3と支持基板51は線膨張係数が同一または近似となり、温度変化による材料伸縮等の熱応力に対して、破壊耐性が強い構造となる。尚、必ずしも支持基板51が必要であることはなく、支持基板51を用いない場合でも機械的強度が得られる場合には、支持基板51がない構造でもよい。
図2(A)に示す如く、従来の半導体装置、例えば、Nチャネル型MOSトランジスタでは、ソース領域が形成された領域を囲むように、X軸方向にN型の拡散層52及びY軸方向にN型の拡散層53とが形成されている。N型の拡散層52、53はドレイン領域として用いられる。また、N型の拡散層52と連結し、Y軸方向にN型の拡散層54、55が形成されている。N型の拡散層53、54、55は、X軸方向に一定間隔で配置されている。そして、N型の拡散層53、54、55間にはバックゲート領域及びソース領域が形成されている。一点鎖線56はソース領域と接続する金属層を示し、該金属層の下方にはソース電極用のコンタクトホール57が複数配置されている。
つまり、従来のNチャネル型MOSトランジスタでは、バックゲート領域及びソース領域が形成された領域の外周領域にN型の拡散層52、53が形成されている。更に、Y軸方向に延在するN型の拡散層54、55が、X軸方向に一定間隔で形成されている。この構造により、チップ内のNチャネル型MOSトランジスタの形成領域に、ドレイン領域が広い領域に渡り配置され、ドレイン領域でのシート抵抗値の低減を図っている。そして、Nチャネル型MOSトランジスタの形成領域の任意の領域において、Nチャネル型MOSトランジスタの動作を実現し、チップサイズを効率的に利用し、所望の電流能力を得ることができる。
一方、図2(B)に示す如く、本実施の形態でのNチャネル型MOSトランジスタ2では、バックゲート領域及びソース領域が形成された領域を囲むように、その外周領域に、例えば、N型の拡散層23(図1参照)が形成されている。そして、従来の構造におけるY軸方向に延在するN型の拡散層54、55(図2(A)参照)は形成されていない。この構造は、上述したように、ドレイン領域として金属層48(図1参照)を用いることで、ドレイン領域でのシート抵抗値を大幅に低減することで実現できる。つまり、ドレイン領域用の拡散層の面積、不純物濃度等ではなく、金属層48によりドレイン領域のシート抵抗値を低減する。そして、従来の構造におけるY軸方向に延在するN型の拡散層54、55を省略することで、チップサイズは従来の構造から2割程度縮小する。この構造においても、ドレイン領域のシート抵抗値の大幅な低減により、Nチャネル型MOSトランジスタの形成領域の任意の領域において、Nチャネル型MOSトランジスタの動作を実現している。
尚、図示したように、一点鎖線58はソース領域と接続する金属層を示し、該金属層の下方にはソース電極用のコンタクトホール40が複数配置されている。
上述したように、本実施の形態では、金属層48が、アルミから形成される場合について説明したが、この場合に限定するものではない。例えば、金属層48として、アルミ−シリコン(Al−Si)膜、アルミ−シリコン−銅(Al−Si−Cu)膜、アルミ−銅(Al−Cu)膜またはチタン−チタンナイトライド−アルミ(Ti−TiN−Al)膜を用いる場合でも、同様な効果を得ることができる。また、金属層48の膜厚も使用目的等に応じて任意の設計変更が可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の一実施の形態である半導体装置の製造方法について、図3から図12を参照し、第1実施例について詳細に説明する。図3から図12は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
先ず、図3に示す如く、P型の単結晶シリコン基板3を準備する。基板3上にN型の埋込拡散層18の形成領域が選択的に薄く形成されたシリコン酸化膜59を形成する。そして、シリコン酸化膜59をマスクとして用い、基板3の表面からN型不純物、例えば、リン(P)を加速電圧90〜110(keV)、導入量1.0×1013〜1.0×1015(/cm2)でイオン注入する。その後、リン(P)を熱拡散し、N型の埋込拡散層18を形成した後、シリコン酸化膜59を除去する。尚、本実施の形態では、基板3は、例えば、625.0(μm)程度の厚みを有するものを準備するため、その厚みの一部を省略した形式で図示する。
次に、図4に示す如く、基板3上にシリコン酸化膜60を形成した後、N型の埋込拡散層5、19の形成領域上に開口部が形成されるように、シリコン酸化膜60を選択的に除去する。そして、シリコン酸化膜60をマスクとして用い、基板3の表面にN型不純物、例えば、アンチモン(Sb)を含む液体ソース61を回転塗布法により塗布する。アンチモン(Sb)を熱拡散し、N型の埋込拡散層5、19を形成した後、シリコン酸化膜60、液体ソース61を除去する。
次に、図5に示す如く、基板3上にシリコン酸化膜62を形成し、シリコン酸化膜62上にフォトレジスト63を形成する。そして、公知のフォトリソグラフィ技術を用い、P型の埋込拡散層64、65、66が形成される領域上のフォトレジスト63に開口部を形成する。その後、基板3の表面から、P型不純物、例えば、ホウ素(B)を加速電圧90〜180(keV)、導入量0.5×1014〜1.0×1016(/cm2)でイオン注入する。そして、フォトレジスト63を除去し、熱拡散し、P型の埋込拡散層64、65、66を形成する。
次に、図6に示す如く、基板3を気相エピタキシャル成長装置のサセプタ上に配置し、基板3上にN型のエピタキシャル層4を、例えば、6.0〜8.0(μm)程度形成する。気相エピタキシャル成長装置は、主に、ガス供給系、反応炉、排気系、制御系から構成されている。本実施の形態では、縦型の反応炉を用いることで、エピタキシャル層の膜厚均一性を向上させることができる。このエピタキシャル層4の形成工程における熱処理により、前記P型の埋込拡散層64、65、66及びN型の埋込拡散層5、18、19が熱拡散される。
次に、公知のフォトリソグラフィ技術を用い、P型の拡散層67、68、69を形成した後、エピタキシャル層4の所望の領域にLOCOS酸化膜70、71、72、73、74を形成する。
次に、図7に示す如く、エピタキシャル層4上にシリコン酸化膜75を、例えば、450.0(Å)程度堆積する。先ず、公知のフォトリソグラフィ技術を用い、N型の拡散層20、21を形成する。次に、シリコン酸化膜75上にフォトレジスト76を形成する。そして、公知のフォトリソグラフィ技術を用い、P型の拡散層7、24、25、36、37が形成される領域上のフォトレジスト76に開口部を形成する。フォトレジスト76をマスクとして用い、エピタキシャル層4の表面から、P型不純物、例えば、ホウ素(B)を加速電圧90〜110(keV)、導入量1.0×1014〜1.0×1016(/cm2)でイオン注入する。そして、フォトレジスト76を除去し、熱拡散し、P型の拡散層7、24、25、36、37を形成した後、シリコン酸化膜75を除去する。
次に、図8に示す如く、エピタキシャル層4上にゲート酸化膜32として用いられるシリコン酸化膜を形成する。シリコン酸化膜上に、例えば、ポリシリコン膜、タングステンシリサイド膜を順次形成し、公知のフォトリソグラフィ技術を用い、ゲート電極33、34、35を形成する。そして、ゲート酸化膜32として用いられるシリコン酸化膜上にフォトレジスト77を形成する。そして、公知のフォトリソグラフィ技術を用い、P型の拡散層8、26、27が形成される領域上のフォトレジスト77に開口部を形成する。その後、エピタキシャル層4の表面から、P型不純物、例えば、ホウ素(B)を70〜90(keV)、導入量1.0×1021〜1.0×1022(/cm2)でイオン注入する。そして、フォトレジスト77を除去し、熱拡散し、P型の拡散層8、26、27を形成する。
次に、図9に示す如く、ゲート酸化膜32として用いるシリコン酸化膜上にフォトレジスト78を形成する。そして、公知のフォトリソグラフィ技術を用い、N型の拡散層6、9、22、23、28、29、30、31が形成される領域上のフォトレジスト78に開口部を形成する。フォトレジスト78をマスクとして用い、エピタキシャル層4の表面からN型不純物、例えば、リン(P)を加速電圧70〜90(keV)、導入量1.0×1021〜1.0×1022(/cm2)でイオン注入する。その後、フォトレジスト78を除去し、リン(P)を熱拡散し、N型の拡散層6、9、22、23、28、29、30、31を形成する。
次に、図10に示す如く、エピタキシャル層4上に絶縁層10として、例えば、PSG膜等を堆積する。公知のフォトリソグラフィ技術を用い、例えば、CHF3またはCF4系のガスを用いたドライエッチングで、絶縁層10にコンタクトホール11、12、13、38、39、40、41を形成する。コンタクトホール11、12、13、38、39、40、41には、アルミ合金、例えば、Al−Si膜を選択的に形成し、コレクタ電極17、エミッタ電極15、ベース電極16、ドレイン電極43、44及びソース電極45、46を形成する。
次に、図11に示す如く、粘着テープ79を準備し、絶縁層10とガラス板80とを貼り合わせる。そして、ガラス板80は支持基板として用いられ、次工程における研磨工程に耐える事ができる材料であれば良く、例えば、シリコンウエハやアルミ板、銅板等の金属板でも良い。
次に、ガラス板80が底面となるように基板3をひっくり返す。そして、基板3の裏面47側からN型の埋込拡散層18が露出するまで、例えば、BG(Back Grinding)法により、基板3を研磨する。その結果、基板3の厚みは、20.0〜24.0(μm)程度となる。基板3の裏面47側にアルミ膜を形成し、公知のフォトリソグラフィ技術を用い、アルミ膜を選択的に除去する。そして、基板3の裏面47側にN型の埋込拡散層18と直接コンタクトする金属層48を形成する。その後、基板3の裏面47側にCVD(Chemical Vapor Deposition)法により、シリコン酸化膜49を形成し、基板3の裏面47側を絶縁処理する。
次に、図12に示す如く、シリコン酸化膜49上にエポキシ樹脂50を塗布し、エポキシ樹脂50上に支持基板51を貼り合わせる。その後、支持基板51が底面となるように基板3をひっくり返し、ガラス板80及び粘着テープ79を除去し、図1に示す半導体装置が完成する。尚、支持基板51はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成される。また、図示していないが、例えば、チップの外周部に形成された電極パッドは、絶縁層10上に露出している。
尚、本実施の形態では、金属層48が、アルミから形成される場合について説明したが、この場合に限定するものではない。例えば、金属層48として、アルミ−シリコン(Al−Si)膜、アルミ−シリコン−銅(Al−Si−Cu)膜、アルミ−銅(Al−Cu)膜またはチタン−チタンナイトライド−アルミ(Ti−TiN−Al)膜を用いる場合でも、同様な効果を得ることができる。また、金属層48の膜厚も使用目的等に応じて任意の設計変更が可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の一実施の形態である半導体装置の製造方法について、図13から図14を参照し、第2実施例について詳細に説明する。図13から図14は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、上述した第1実施例の説明における図3から図10までの半導体装置の製造方法の説明は、第2実施例においても同様であるため、上述した説明を参照し、ここではその説明を割愛する。また、図13から図14では、電極パッドが形成されている領域も示している。
図13に示す如く、絶縁層10上面から、例えば、プラズマCVD法により、シリコン窒化膜81を略全面に堆積する。シリコン窒化膜81上にエポキシ樹脂82を塗布し、エポキシ樹脂82上に支持基板83を貼り合わせる。その後、支持基板83が底面となるように基板3をひっくり返す。尚、支持基板83はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成される。
次に、基板3の裏面47側からN型の埋込拡散層18が露出するまで、例えば、BG(Back Grinding)法により、基板3を研磨する。その結果、基板3の厚みは、20.0〜24.0(μm)程度となる。基板3の裏面47側にアルミ膜を形成し、公知のフォトリソグラフィ技術を用い、アルミ膜を選択的に除去する。そして、基板3の裏面47側にN型の埋込拡散層18と直接コンタクトする金属層48を形成する。その後、基板3の裏面47側にCVD(Chemical Vapor Deposition)法により、シリコン酸化膜49を形成し、基板3の裏面47側を絶縁処理する。
図14に示す如く、例えば、チップの外周部に位置し、実動作領域の周囲に形成された無効領域上には電極パッド84が複数形成されている。上述したように、絶縁層10側には支持基板83が貼り合わされているため、電極パッド84は、基板3の裏面47側から露出させる。
具体的には、先ず、公知のフォトリソグラフィ技術を用い、電極パッド84の形成領域上のシリコン酸化膜49を除去する。次に、公知のフォトリソグラフィ技術を用い、電極パッド84の形成領域上に開口部が形成されたエッチング保護膜(図示せず)をマスクとし、エッチングガスとして、例えば、フレオン(CF4)を用いて、基板3の裏面47側から基板3及びエピタキシャル層4をドライエッチングし、開口部85を形成する。最後に、開口部85を利用し、公知のフォトリソグラフィ技術を用い、電極パッド84の形成領域上に開口部が形成されたフォトレジストをマスクとし、エッチング液として、例えば、フッ化水素酸水溶液を用いて、ウェットエッチングにより、開口部86を形成する。この製造方法により、基板3の裏面47側からは、開口部85、86を介して電極パッド84が露出し、半導体装置が完成する。このとき、チップが実装基板(図示せず)上に固着される際には、例えば、支持基板83側が実装基板の導電パターン(図示せず)と相対する。そして、開口部85の開口面積は、ワイヤーボンディング性が考慮され決定される。
尚、本実施の形態では、金属層48が、アルミから形成される場合について説明したが、この場合に限定するものではない。例えば、金属層48として、アルミ−シリコン(Al−Si)膜、アルミ−シリコン−銅(Al−Si−Cu)膜、アルミ−銅(Al−Cu)膜またはチタン−チタンナイトライド−アルミ(Ti−TiN−Al)膜を用いる場合でも、同様な効果を得ることができる。また、金属層48の膜厚も使用目的等に応じて任意の設計変更が可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
1 NPNトランジスタ
2 Nチャネル型MOSトランジスタ
3 P型の単結晶シリコン基板
4 N型のエピタキシャル層
18 N型の埋込拡散層
48 金属層
49 シリコン酸化膜
2 Nチャネル型MOSトランジスタ
3 P型の単結晶シリコン基板
4 N型のエピタキシャル層
18 N型の埋込拡散層
48 金属層
49 シリコン酸化膜
Claims (5)
- 一導電型の半導体基板と、
前記半導体基板上に形成された逆導電型のエピタキシャル層と、
前記半導体基板と前記エピタキシャル層とに渡り形成され、ドレイン領域として用いられる逆導電型の埋込拡散層と、
前記エピタキシャル層表面から形成され、ドレイン領域として用いられる逆導電型の第1の拡散層と、
前記エピタキシャル層表面から形成され、バックゲート領域として用いられる一導電型の拡散層と、
前記一導電型の拡散層に形成され、ソース領域として用いられる逆導電型の第2の拡散層とを有し、
前記逆導電型の埋込拡散層は前記半導体基板の裏面側から露出し、前記逆導電型の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする半導体装置。 - 前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記逆導電型の埋込拡散層とのみ電気的に接続していることを特徴とする請求項1に記載の半導体装置。
- 前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。
- 一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記半導体基板の表面上に逆導電型のエピタキシャル層を形成する工程と、
前記エピタキシャル層にドレイン領域として用いる逆導電型の第1の拡散層と、バックゲート領域として用いる一導電型の拡散層と、ソース領域として用いる逆導電型の第2の拡散層を形成する工程と、
前記エピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記逆導電型の埋込拡散層を露出させる工程と、
前記半導体基板の裏面に、前記露出した逆導電型の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする半導体装置の製造方法。 - 前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023174A JP2007207902A (ja) | 2006-01-31 | 2006-01-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023174A JP2007207902A (ja) | 2006-01-31 | 2006-01-31 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007207902A true JP2007207902A (ja) | 2007-08-16 |
Family
ID=38487110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023174A Pending JP2007207902A (ja) | 2006-01-31 | 2006-01-31 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007207902A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018532248A (ja) * | 2016-08-29 | 2018-11-01 | 洛陽鴻泰半導体有限公司Luoyang Hongtai Semiconductor Co.,Ltd | 三次元構造を有する半導体ウエハー |
-
2006
- 2006-01-31 JP JP2006023174A patent/JP2007207902A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018532248A (ja) * | 2016-08-29 | 2018-11-01 | 洛陽鴻泰半導体有限公司Luoyang Hongtai Semiconductor Co.,Ltd | 三次元構造を有する半導体ウエハー |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110875241B (zh) | 用于形成绝缘体上半导体(soi)衬底的方法 | |
US6803294B2 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
US7655974B2 (en) | Semiconductor device | |
US20060255407A1 (en) | Semiconductor device and manufacturing method of the same | |
JP5687128B2 (ja) | 半導体装置およびその製造方法 | |
JP2007294614A (ja) | 半導体装置及びその製造方法 | |
WO2018055719A1 (ja) | 炭化珪素半導体装置 | |
JP4231387B2 (ja) | 半導体装置とその製造方法 | |
JP2009152457A (ja) | メサ型半導体装置及びその製造方法 | |
JP2007165369A (ja) | 半導体装置及びその製造方法 | |
JP2004079988A (ja) | 半導体装置 | |
JP5096675B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6627445B2 (ja) | 半導体装置 | |
JP2007207902A (ja) | 半導体装置及びその製造方法 | |
JP2016197670A (ja) | 半導体装置 | |
JPH0311666A (ja) | 半導体集積回路装置 | |
JP2008182121A (ja) | 半導体装置及びその製造方法 | |
JP2007207901A (ja) | 半導体装置及びその製造方法 | |
JP2007207903A (ja) | 半導体装置及びその製造方法 | |
JP2013134998A (ja) | 半導体装置およびその製造方法 | |
JP2007207904A (ja) | 半導体装置及びその製造方法 | |
JP5180468B2 (ja) | 半導体装置及びその製造方法 | |
JP4260777B2 (ja) | 半導体装置及びその製造方法 | |
JP2002100773A (ja) | 半導体装置及びその製造方法 | |
JPH09312387A (ja) | 半導体装置 |