JP2009152457A - メサ型半導体装置及びその製造方法 - Google Patents

メサ型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009152457A
JP2009152457A JP2007330329A JP2007330329A JP2009152457A JP 2009152457 A JP2009152457 A JP 2009152457A JP 2007330329 A JP2007330329 A JP 2007330329A JP 2007330329 A JP2007330329 A JP 2007330329A JP 2009152457 A JP2009152457 A JP 2009152457A
Authority
JP
Japan
Prior art keywords
mesa
semiconductor layer
layer
insulating film
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007330329A
Other languages
English (en)
Other versions
JP5074172B2 (ja
Inventor
Akira Suzuki
彰 鈴木
Katsuyuki Seki
克行 関
Keita Odajima
慶汰 小田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
On Semiconductor Niigata Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Sanyo Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd, Sanyo Semiconductor Manufacturing Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007330329A priority Critical patent/JP5074172B2/ja
Priority to TW097144815A priority patent/TWI401807B/zh
Priority to CN200810183342.6A priority patent/CN101465382B/zh
Priority to US12/338,686 priority patent/US8362595B2/en
Priority to KR1020080129418A priority patent/KR101023872B1/ko
Publication of JP2009152457A publication Critical patent/JP2009152457A/ja
Application granted granted Critical
Publication of JP5074172B2 publication Critical patent/JP5074172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

【課題】メサ型半導体装置及びその製造方法において、製造コストを低く抑えつつ、その装置の汚染及び物理ダメージを防止する。
【解決手段】半導体基板10の表面にN−型半導体層11を形成し、その上層にP型半導体層12を形成する。P型半導体層12上にはさらに、P型半導体層12と接続するアノード電極14を形成し、これを取り囲んで、P型半導体層12の表面から、N−型半導体層11より深くメサ溝26を形成する。その後、メサ溝26内からアノード電極14の端部上にかけて延在する第2の絶縁膜27を形成する。第2の絶縁膜27はポリイミド系の樹脂等の有機絶縁物からなる。その後、半導体基板10及びそれに積層された各層からなる積層体を、スクライブラインDLに沿ってダイシングする。
【選択図】図6

Description

本発明は、メサ溝を有したメサ型半導体装置及びその製造方法に関するものである。
従来より、メサ型半導体装置の1つとして、大電力用のメサ型ダイオードが知られている。従来例によるメサ型ダイオードについて図7及び図8を参照して説明する。図7は従来例によるメサ型ダイオードがマトリクス状に複数配置された半導体ウェハを示す概略平面図である。図8は、図7のX−X線に沿った断面図であり、スクライブラインDLに沿ってダイシングが行われた後の状態を示している。
N+型の半導体基板10の表面にN−型半導体層11が形成されている。N−型半導体層11の表面にはP型半導体層12が形成され、P型半導体層12上には、第1の絶縁膜23が形成されている。また、P型半導体層12と電気的に接続されたアノード電極14が形成されている。半導体基板10の裏面にはカソード電極15が形成されている。
また、P型半導体層12の表面からN+型の半導体基板10に到達するメサ溝26が形成されている。メサ溝26は、N−型半導体層11よりも深く形成され、その底部はN+型の半導体基板10の中に位置している。メサ溝26内には、N−型半導体層11とP型半導体層12が接触してなるPN接合部JCを含む側壁を覆うように、第2の絶縁膜47が充填されている。メサ型ダイオードは、このメサ溝26によって取り囲まれてメサ型の構造を有している。このメサ型ダイオードのスクライブラインDLは、メサ溝26の外側を取り囲んで延びている。
なお、メサ型の半導体装置については、例えば特許文献1に記載されている。
特開2003―347306公報
しかしながら、上述した従来例では、アノード電極14が露出しているため、アノード電極14と第1の絶縁膜23との隙間からメサ型ダイオードの内部に水分等が浸入し、メサ型ダイオードが汚染されていた。また、メサ型ダイオードに対して物理的なダメージが生じ易くなっていた。
この問題に対処するため、メサ溝26からアノード電極14の端部上にかけて、第2の絶縁膜47とは別に、新たなパッシベーション膜を形成することが考えられるが、その場合、パッシベーション膜の形成工程を設けるにあたって製造工程が煩雑になり、また、製造コストが増大するという問題が生じていた。
本発明のメサ型半導体装置は、第1導電型の第1の半導体層及びその表面に形成された第2の導電型の第2の半導体層を含みPN接合部を有した半導体基板と、第2の半導体層の表面を部分的に覆って形成され、第2の半導体層の表面を露出する開口部を有する第1の絶縁膜と、第1の絶縁膜の開口部を通して半導体層の表面に接触した電極と、電極を取り囲んで形成され、第2の半導体層の表面から所定の深さを有するメサ溝と、メサ溝、絶縁膜及び電極の端部を連続して覆う第2の絶縁膜と、を備えることを特徴とする。
また、本発明のメサ型半導体装置の製造方法は、第1導電型の第1の半導体層及びその表面に形成された第2の導電型の第2の半導体層を含みPN接合部を有した半導体基板を準備し、第2の半導体層の表面を部分的に覆って形成され、第2の半導体層の表面を露出する開口部を有する第1の絶縁膜を形成する工程と、第1の絶縁膜の開口部を通して第2の半導体層の表面に接触する電極を形成する工程と、電極を取り囲み、第2の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、メサ溝、絶縁膜及び電極の端部を連続して覆う第2の絶縁膜を形成する工程と、を備えることを特徴とする。
かかる構成によれば、メサ溝から延びる第2の絶縁膜によって電極の一部が覆われるため、新たなパッシベーション膜を設けることなく、水分の浸入などのメサ型半導体装置の汚染、及びメサ型半導体装置に対する物理的なダメージを防止することができる。また、新たなパッシベーション膜の形成工程を省けるため、製造コストを低く抑えることができる。
本発明のメサ型半導体装置及びその製造方法によれば、製造コストを低く抑えつつ、装置の汚染及び物理ダメージを防止することができる。
本発明の実施形態によるメサ型半導体装置及びその製造方法について、メサ型半導体装置がメサ型ダイオードである場合を例として、図面を参照して説明する。図1乃至図6は、本実施形態によるメサ型ダイオード及びその製造方法を示す断面図であり、図7のX−X線に沿った断面に対応している。図1乃至図6では、図7に示したものと同様の構成要素については、同一の番号を付して参照する。
なお、以下に説明するメサ型ダイオードの製造方法は、図7のように複数のメサ型ダイオードがマトリクス状に配置される半導体ウェハに対して行われる。図1乃至6図では、説明の便宜上、複数のメサ型ダイオードのうち、1つのメサ型ダイオードを中心に、それに隣接する2つのメサ型ダイオードの一部を図示している。
図1に示すように、例えばリン等のN型不純物が高濃度で拡散されたN+型の半導体基板10(例えば、シリコン単結晶基板)を準備する。この半導体基板10の表面に、例えば半導体層をエピタキシャル成長させることで、低濃度のN型半導体層、即ちN−型半導体層11を形成する。なお、N−型半導体層11は、上記以外にも、半導体基板10の表面に不純物が拡散されてなる不純物拡散領域であってもよい。その後、N−型半導体層11の表面に、例えばボロン等のP型不純物を拡散することで、P型半導体層12を形成する。これにより、N−型半導体層11とP型半導体層12との界面には、PN接合部JCが形成される。上記構成において、半導体基板10、N−型半導体層11、P型半導体層12の全体の厚さは、例えば約200μm程度である。
次に、図2に示すように、P型半導体層12の表面に、例えば熱酸化法やCVD法によって、シリコン酸化膜等の第1の絶縁膜23を形成する。その後、マスクを用いて第1の絶縁膜23の一部に対してエッチングを行い、第1の絶縁膜23に、P型半導体層12の一部を露出する第1の開口部23A、及び第2の開口部23Bを設ける。第1の開口部23Aはメサ型ダイオードの活性化領域に対応して設けられ、第2の開口部23BはスクライブラインDLが延びるスクライブライン領域に対応して設けられる。
次に、第1の絶縁膜23の第1の開口部23Aを通してP型半導体層12と接続するアノード電極14を形成する。アノード電極14は、アルミニウム等の導電材料からなり、スパッタリング法や蒸着法等により形成される。一方、半導体基板10の裏面には、アノード電極14と同様の方法で、アルミニウム等の導電材料からなるカソード電極15が形成される。
次に、図3に示すように、第1の絶縁膜23を覆うレジスト層PRを形成する。レジスト層PRは、後述するメサ溝26の形成予定領域に対応して設けられた開口部PRAを有している。そして、このレジスト層PRをマスクとして、開口部PRAで露出する第1の絶縁膜23をエッチングして除去し、第1の絶縁膜23に第3の開口部23Cを設ける。その後、レジスト層PRをマスクとして、P型半導体層12、N−型半導体層11、半導体基板10の厚さ方向の途中に至る領域をエッチングして、メサ型ダイオードの活性化領域を取り囲むメサ溝26を形成する。このエッチングでは、等方性ドライエッチングと保護膜の形成を繰り返すボッシュプロセスや、極めて低い圧力下での異方性ドライエッチング等を用いることにより、アスペクト比の高いメサ溝26を形成できる。メサ溝26の底部はN−型半導体層11よりも深くなっており、半導体基板10の中に達している。その全体の深さは約100μmであることが好ましい。また、メサ溝26の幅は、例えば約10μmである。
このようなメサ溝26を有したメサ型ダイオードによれば、逆バイアス印加時、即ち、アノード電極14に対してカソード電極15から高い電圧を印加して、PN接合部JCに逆バイアスを印加した時における耐圧を高くすることができる。
次に、図4に示すようにレジスト層PRを除去し、その後、図5に示すように、第1の絶縁膜23の第2の開口部23Bで露出するP型半導体層12上(即ちスクライブラインDLに沿ったスクライブライン領域上)から、第1の絶縁膜23、メサ溝26内、そしてアノード電極14の端部上を連続して覆う第2の絶縁膜27を形成する。即ち、第2の絶縁膜27は、アノード電極14の端部以外の一部を露出する開口部27Aを有している。アノード電極14の端部上に延びる部分の第2の絶縁膜27は、例えば、アノード電極14の端から少なくとも約50μm延びている。
第2の絶縁膜27は、第2の開口部23B内及びメサ溝26内に埋め込まれると共に、そこからアノード電極14上にかけて連続的に形成される程度の粘性を有する有機絶縁物からなる。第2の絶縁膜27は、例えばポリイミド系の樹脂、あるいはエポキシ系の樹脂を含むものである。あるいは、上記有機絶縁物以外にも、上記と同様の粘性を有したものであれば、第2の絶縁膜27として、鉛系又は亜鉛系のガラス粉末が樹脂に混合されてなるガラスペーストを用いてもよい。第2の絶縁膜27は、例えば、スクリーン印刷法、ディスペンス法、スピン塗布法により形成され、必要に応じて、フォトリソグラフィ工程等によりパターニングされる。
次に、図6に示すように、半導体基板10及びそれに積層された各層からなる積層体を、第2の開口部23B内に延びるスクライブラインDLに沿ってダイシングし、複数のメサ型ダイオードに分離する。
こうして完成したメサ型ダイオードによれば、前述したように、第2の絶縁膜27によって、メサ溝26内からアノード電極14の端部にかけて連続して覆われるため、新たなパッシベーション膜を設けることなく、水分の浸入などによるメサ型ダイオード内の汚染、及びメサ型ダイオードに対する物理的なダメージを防止することができる。また、新たなパッシベーション膜の形成工程を省けるため、製造コストを低く抑えることができる。
また、第2の絶縁膜27は、メサ溝26内でN−型半導体層11よりも深く半導体基板10の中まで覆っていることから、メサ型ダイオードの活性化領域への水分の浸入などを防止するガードリングとしても機能する。
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば、上記実施形態において、第1の絶縁膜23のうち、メサ溝26の外側の領域では、第1の絶縁膜23は必ずしも形成されなくてもよい。この場合、メサ溝26の外側の領域では、第2の絶縁膜27はP型半導体層12の表面上に延びて形成される。
また、上記実施形態における、N+型の半導体基板10、N−型半導体層11、P型半導体層12について、それぞれの導電型を逆にしてもよい。また、N型の半導体基板上に、直接、P型半導体層を形成するものでもよい。さらに、上記実施形態ではメサ型ダイオードを一例として説明したが、本発明は他のメサ型半導体装置についても適用される。例えば、本発明は、メサ型バイポーラトランジスタ,メサ型MOSFET,メサ型IGBT,メサ型サイリスタ等にも適用することができる。例えば、メサ型バイポーラトランジスタの場合は、P型半導体層12の表面にさらにN型半導体層を設けることでNPN型のバイポーラトランジスタ構造を得ることができる。
本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。 従来例によるメサ型ダイオードの平面図である。 従来例によるメサ型ダイオードの断面図である。
符号の説明
10 半導体基板 11 N−型半導体層
12 P型半導体層 13,23 第1の絶縁膜
23A 第1の開口部 23B 第2の開口部
23C 第3の開口部 14 アノード電極
15 カソード電極 16,26 メサ溝
27,47 第2の絶縁膜
JC PN接合部 PR レジスト層
PRA 開口部 DL スクライブライン

Claims (12)

  1. 第1導電型の第1の半導体層及びその表面に形成された第2の導電型の第2の半導体層を含みPN接合部を有した半導体基板と、
    前記第2の半導体層の表面を部分的に覆って形成され、前記第2の半導体層の表面を露出する開口部を有する第1の絶縁膜と、
    前記第1の絶縁膜の前記開口部を通して前記半導体層の表面に接触した電極と、
    前記電極を取り囲んで形成され、前記第2の半導体層の表面から所定の深さを有するメサ溝と、
    前記メサ溝、前記絶縁膜及び前記電極の端部を連続して覆う第2の絶縁膜と、を備えることを特徴とするメサ型半導体装置。
  2. 前記第2の絶縁膜は、有機絶縁物からなることを特徴とする請求項1に記載のメサ型半導体装置。
  3. 前記有機絶縁物は、ポリイミド又はエポキシ樹脂であることを特徴とする請求項2に記載のメサ型半導体装置。
  4. 前記メサ溝は、前記第1の半導体層の中に到達していることを特徴とする請求項1、2、3のいずれかに記載のメサ型半導体装置。
  5. 前記第1の半導体層は、第1の層と、前記第1の層の表面に形成され前記第1の層よりも低い濃度を有した第2の層を含み、前記第2の層は、前記第2の半導体層と接していることを特徴とする請求項1、2、3、4のいずれかに記載のメサ型半導体装置。
  6. 前記メサ溝は、前記第1の層の中に到達していることを特徴とする請求項5に記載のメサ型半導体装置。
  7. 第1導電型の第1の半導体層及びその表面に形成された第2の半導体層含みPN接合部を有した半導体基板を準備し、
    前記第2の半導体層の表面を部分的に覆って形成され、前記第2の半導体層の表面を露出する開口部を有する第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜の前記開口部を通して前記第2の半導体層の表面に接触する電極を形成する工程と、
    前記電極を取り囲み、前記第2の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、
    前記メサ溝、前記絶縁膜及び前記電極の端部を連続して覆う第2の絶縁膜を形成する工程と、を備えることを特徴とするメサ型半導体装置の製造方法。
  8. 前記第2の絶縁膜は、有機絶縁物からなることを特徴とする請求項7に記載のメサ型半導体装置の製造方法。
  9. 前記有機絶縁物は、ポリイミド又はエポキシ樹脂であることを特徴とする請求項8に記載のメサ型半導体装置の製造方法。
  10. 前記メサ溝は、前記第1の半導体層の中に到達していることを特徴とする請求項7、8、9のいずれかに記載のメサ型半導体装置の製造方法。
  11. 前記第1の半導体層は、第1の層と、前記第1の層の表面に形成され前記第1の層よりも低い濃度を有した第2の層を含み、前記第2の層は、前記第2の半導体層と接していることを特徴とする請求項7、8、9、10のいずれかに記載のメサ型半導体装置の製造方法。
  12. 前記メサ溝は、前記第1の層の中に到達していることを特徴とする請求項11に記載のメサ型半導体装置の製造方法。
JP2007330329A 2007-12-21 2007-12-21 メサ型半導体装置及びその製造方法 Active JP5074172B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007330329A JP5074172B2 (ja) 2007-12-21 2007-12-21 メサ型半導体装置及びその製造方法
TW097144815A TWI401807B (zh) 2007-12-21 2008-11-20 台型半導體裝置及其製造方法
CN200810183342.6A CN101465382B (zh) 2007-12-21 2008-12-02 台型半导体装置及其制造方法
US12/338,686 US8362595B2 (en) 2007-12-21 2008-12-18 Mesa semiconductor device and method of manufacturing the same
KR1020080129418A KR101023872B1 (ko) 2007-12-21 2008-12-18 메사형 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330329A JP5074172B2 (ja) 2007-12-21 2007-12-21 メサ型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009152457A true JP2009152457A (ja) 2009-07-09
JP5074172B2 JP5074172B2 (ja) 2012-11-14

Family

ID=40787615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330329A Active JP5074172B2 (ja) 2007-12-21 2007-12-21 メサ型半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8362595B2 (ja)
JP (1) JP5074172B2 (ja)
KR (1) KR101023872B1 (ja)
CN (1) CN101465382B (ja)
TW (1) TWI401807B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105097A1 (ja) * 2018-11-19 2020-05-28 三菱電機株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
CN102231388A (zh) * 2011-06-23 2011-11-02 中国电子科技集团公司第十三研究所 一种有划片槽的台面或准台面半导体器件及其制备方法
US9082629B2 (en) 2013-09-30 2015-07-14 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9147727B2 (en) 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
JP6678549B2 (ja) * 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
WO2020031283A1 (ja) * 2018-08-08 2020-02-13 三菱電機株式会社 半導体装置
CN109904109B (zh) * 2019-01-31 2021-05-28 上海朕芯微电子科技有限公司 一种双极集成电路的隔离结构及隔离结构的形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244729A (ja) * 1988-08-05 1990-02-14 Fuji Electric Co Ltd 半導体素子の製造方法
JPH06204232A (ja) * 1992-12-28 1994-07-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2002353227A (ja) * 2001-05-28 2002-12-06 Sanken Electric Co Ltd 半導体素子
JP2006156926A (ja) * 2004-08-19 2006-06-15 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006310672A (ja) * 2005-05-02 2006-11-09 Renesas Technology Corp 半導体装置の製造方法
JP2007207796A (ja) * 2006-01-31 2007-08-16 Renesas Technology Corp 半導体装置の製造方法
JP2007305906A (ja) * 2006-05-15 2007-11-22 Renesas Technology Corp ダイオード

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719869B2 (ja) * 1974-09-18 1982-04-24
US4227975A (en) * 1979-01-29 1980-10-14 Bell Telephone Laboratories, Incorporated Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors
US4656497A (en) * 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
JPH0728044B2 (ja) 1985-08-23 1995-03-29 サンケン電気株式会社 ガラス被覆半導体チツプの製造方法
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
US5164218A (en) * 1989-05-12 1992-11-17 Nippon Soken, Inc. Semiconductor device and a method for producing the same
US4974050A (en) * 1989-05-30 1990-11-27 Motorola Inc. High voltage semiconductor device and method
JP3155894B2 (ja) * 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
US5726086A (en) * 1996-11-18 1998-03-10 Mosel Vitelic Inc. Method of making self-aligned cylindrical capacitor structure of stack DRAMS
JPH1140797A (ja) * 1997-05-19 1999-02-12 Matsushita Electron Corp 半導体装置及びその製造方法
KR19990003500A (ko) 1997-06-25 1999-01-15 김영환 레이저 다이오드 및 그 제조 방법
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
WO2001029896A1 (fr) * 1999-10-18 2001-04-26 Nippon Sheet Glass Co., Ltd. Reseau d'elements recepteurs de lumiere et puce de reseau d'elements recepteurs de lumiere
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP3514227B2 (ja) 2000-10-23 2004-03-31 サンケン電気株式会社 半導体素子
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
JP2003124478A (ja) * 2001-10-09 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
DE10162065A1 (de) * 2001-12-17 2003-06-26 Infineon Technologies Ag Verfahren zum Grabenätzen
TWI241028B (en) 2002-03-08 2005-10-01 Sanken Electric Co Ltd Semiconductor device and its manufacturing method
JP3985582B2 (ja) 2002-05-24 2007-10-03 松下電器産業株式会社 半導体装置の製造方法
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
JP3972846B2 (ja) 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP2004303927A (ja) * 2003-03-31 2004-10-28 Sanken Electric Co Ltd 半導体素子
JP2005051111A (ja) 2003-07-30 2005-02-24 Matsushita Electric Ind Co Ltd メサ型半導体装置
TWI266367B (en) 2003-11-14 2006-11-11 Ind Tech Res Inst Method for smoothing the sidewall ripples of an etching structure
JP2005276877A (ja) 2004-03-23 2005-10-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006012889A (ja) 2004-06-22 2006-01-12 Canon Inc 半導体チップの製造方法および半導体装置の製造方法
US7776672B2 (en) 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006130868A (ja) * 2004-11-09 2006-05-25 Canon Inc インクジェット記録ヘッド及びその製造方法
JP2006287118A (ja) 2005-04-04 2006-10-19 Canon Inc 半導体装置及びその製造方法
JP4967340B2 (ja) 2005-12-28 2012-07-04 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP4789713B2 (ja) 2006-06-29 2011-10-12 株式会社豊田中央研究所 ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
US7646015B2 (en) * 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244729A (ja) * 1988-08-05 1990-02-14 Fuji Electric Co Ltd 半導体素子の製造方法
JPH06204232A (ja) * 1992-12-28 1994-07-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2002353227A (ja) * 2001-05-28 2002-12-06 Sanken Electric Co Ltd 半導体素子
JP2006156926A (ja) * 2004-08-19 2006-06-15 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006310672A (ja) * 2005-05-02 2006-11-09 Renesas Technology Corp 半導体装置の製造方法
JP2007207796A (ja) * 2006-01-31 2007-08-16 Renesas Technology Corp 半導体装置の製造方法
JP2007305906A (ja) * 2006-05-15 2007-11-22 Renesas Technology Corp ダイオード

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105097A1 (ja) * 2018-11-19 2020-05-28 三菱電機株式会社 半導体装置
JPWO2020105097A1 (ja) * 2018-11-19 2021-09-27 三菱電機株式会社 半導体装置
JP7243737B2 (ja) 2018-11-19 2023-03-22 三菱電機株式会社 半導体装置
US12087706B2 (en) 2018-11-19 2024-09-10 Mitsubishi Electric Corporation Semiconductor device including groove in termination region

Also Published As

Publication number Publication date
TWI401807B (zh) 2013-07-11
KR101023872B1 (ko) 2011-03-22
US8362595B2 (en) 2013-01-29
JP5074172B2 (ja) 2012-11-14
US20090160034A1 (en) 2009-06-25
TW200929552A (en) 2009-07-01
KR20090068148A (ko) 2009-06-25
CN101465382A (zh) 2009-06-24
CN101465382B (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
JP5074172B2 (ja) メサ型半導体装置及びその製造方法
US8368181B2 (en) Mesa semiconductor device and method of manufacturing the same
US8148788B2 (en) Semiconductor device and method of manufacturing the same
US10978367B2 (en) Semiconductor device and method for manufacturing the same
JP2009206502A (ja) メサ型半導体装置及びその製造方法
JP5687128B2 (ja) 半導体装置およびその製造方法
JP6228850B2 (ja) 半導体装置
JP2017168515A (ja) 半導体装置
JP2016035989A (ja) 半導体装置
KR101075709B1 (ko) 메사형 반도체 장치 및 그 제조 방법
KR101075784B1 (ko) 메사형 반도체 장치 및 그 제조 방법
JP2017183625A (ja) 半導体装置およびその製造方法
JP2012238741A (ja) 半導体装置及びその製造方法
JP4406535B2 (ja) ショットキーダイオード付きトランジスタ
JP2008283030A (ja) 半導体装置及びその製造方法
JP2013134998A (ja) 半導体装置およびその製造方法
JP2007158218A (ja) メサ型半導体装置
JP7034214B2 (ja) 半導体装置
JP2006060192A (ja) 半導体装置及びその製造方法
JP2007103763A (ja) 高耐圧パワー半導体デバイスの構造と製造方法
JP2008147268A (ja) メサ型半導体素子とその製造方法
JP2009152313A (ja) 半導体装置およびその製造方法
JP2006066606A (ja) 半導体装置、半導体装置の製造方法
JP2007035721A (ja) 半導体装置及びトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110324

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110603

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120823

R150 Certificate of patent or registration of utility model

Ref document number: 5074172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250