CN109904109B - 一种双极集成电路的隔离结构及隔离结构的形成方法 - Google Patents

一种双极集成电路的隔离结构及隔离结构的形成方法 Download PDF

Info

Publication number
CN109904109B
CN109904109B CN201910100043.XA CN201910100043A CN109904109B CN 109904109 B CN109904109 B CN 109904109B CN 201910100043 A CN201910100043 A CN 201910100043A CN 109904109 B CN109904109 B CN 109904109B
Authority
CN
China
Prior art keywords
epoxy resin
dielectric layer
isolation
integrated circuit
isolation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910100043.XA
Other languages
English (en)
Other versions
CN109904109A (zh
Inventor
黄平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fine Chip Semiconductor Co ltd
Original Assignee
Shanghai Fine Chip Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fine Chip Semiconductor Co ltd filed Critical Shanghai Fine Chip Semiconductor Co ltd
Priority to CN201910100043.XA priority Critical patent/CN109904109B/zh
Publication of CN109904109A publication Critical patent/CN109904109A/zh
Application granted granted Critical
Publication of CN109904109B publication Critical patent/CN109904109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种双极集成电路的隔离结构,其包括成型在集成电路隔离区的深槽和填充在所述深槽内的环氧树脂隔离材料。所述环氧树脂隔离材料可以为光敏环氧树脂隔离材料或非光敏环氧树脂隔离材料。本发明还公开了该双极集成电路的隔离结构的形成方法。采用本发明的技术方案后,极大地缩小集成电路所占用的晶圆面积。

Description

一种双极集成电路的隔离结构及隔离结构的形成方法
技术领域
本发明涉及集成电路制备技术领域,特别涉及一种双极集成电路的隔离结构及隔离结构的形成方法。
背景技术
在双极型集成电路中,各岛之间需要做电隔离。通常的方法是用PN结来做隔离。此PN结需要穿透整个外延层至衬底。由于P型杂质的横向扩散,使得此PN结横向扩散非常大,造成PN结占据晶圆表面很大,影响集成度的提高。
发明内容
本发明所要解决的技术问题之一在于针对现有双极型集成电路中各岛之间用PN结来做隔离所存在的问题而提供一种新的双极集成电路的隔离结构,以极大地缩小集成电路所占用的晶圆面积。
本发明所要解决的技术问题之二在于提供上述新的双极集成电路的隔离结构的形成方法。
作为本发明第一方面的双极集成电路的隔离结构,其特征在于,包括成型在集成电路隔离区的深槽和填充在所述深槽内的环氧树脂隔离材料。
在本发明的一个优选实施例中,所述深槽的深度穿过介质层、外延层至衬底或者要求的深度,所述外延层的下表面与所述衬底的上表面接触。
在本发明的一个优选实施例中,当所述环氧树脂隔离材料为光敏环氧树脂隔离材料时,所述光敏环氧树脂隔离材料填满在所述介质层的上表面上并在填满在所述介质层的上表面上的光敏环氧树脂隔离材料开设有若干接触孔,所述接触孔穿过所述介质层露出所述外延层的上表面;在每一接触孔内填充有金属导电材料作为金属布线。
在本发明的一个优选实施例中,当所述环氧树脂隔离材料为非光敏环氧树脂隔离材料时,所述非光敏环氧树脂隔离材料仅填满在所述隔离槽里,介质层的上表面上没有覆盖非光敏环氧树脂,在所述介质层上开设有若干接触孔,在每一接触孔内填充有金属导电材料作为金属布线。
在本发明的一个优选实施例中,所述接触孔穿过所述介质层露出所述外延层的上表面;在每一接触孔内填充有金属导电材料作为第一金属布线;当所述环氧树脂隔离材料为非光敏环氧树脂隔离材料时,所述非光敏环氧树脂隔离材料填满隔离槽并覆盖在所述介质层的上表面上并将第一金属布线露出来,在所述非光敏环氧树脂隔离材料的上表面设置有将第一金属布线导电连接的第二金属布线。
作为本发明第二方面的一种双极集成电路的隔离结构的形成方法,包括如下步骤:
(1)在晶圆正面形成若干集成电路,相邻集成电路之间通过集成电路隔离区隔离;
(2)在每一集成电路隔离区采用光刻方法或者蚀刻方法成型有一深槽,所述深槽的深度穿过晶圆的介质层、外延层至衬底或者要求的深度;
(3)在每一深槽内填充环氧树脂隔离材料对相邻集成电路形成隔离。
在本发明的一个优选实施例中,步骤(3)中,当所述环氧树脂隔离材料为光敏环氧树脂隔离材料时,还包括如下步骤:
(3.1)在所述隔离槽里和介质层的上表面上填满所述光敏环氧树脂隔离材料;
(3.2)在填满在所述介质层的上表面上的光敏环氧树脂隔离材料开设有若干接触孔,所述接触孔穿过所述介质层露出所述外延层的上表面;
(3.3)在每一接触孔内填充有金属导电材料作为金属布线;所述金属布线布满在每一接触孔外围的光敏环氧树脂隔离材料上表面上形成金属布线。
在本发明的一个优选实施例中,步骤(3)中,当所述环氧树脂隔离材料为非光敏环氧树脂隔离材料时,还包括如下步骤:
(3.1a)在所述隔离槽里和介质层的上表面上填满所述非光敏环氧树脂隔离材料;
(3.2a)研磨掉所述集成电路隔离区以外的非光敏环氧树脂隔离材料,将所述介质层露出来;
(3.3a)在所述介质层上开设有若干接触孔;
(3.4a)在每一接触孔内填充有金属导电材料作为金属布线;所述金属布线布满在每一接触孔外围的介质层的上表面上形成金属布线。
在本发明的一个优选实施例中,步骤(3)中,当所述环氧树脂隔离材料为非光敏环氧树脂隔离材料时,还包括如下步骤:
(3.1b)做所述介质层上开设若干接触孔;
(3.2b)在接触孔里填充金属导电材料;
(3.3b)在所述隔离槽里和介质层的上表面上填满所述非光敏环氧树脂隔离材料;
(3.4b)研磨晶圆表面的环氧树脂,将金属导电材料露出来;
(3.5b)做所述非光敏环氧树脂的表面设置有将第一金属布线导电连接的第二金属布线。
由于采用了如上的技术方案,采用本发明的技术方案后,极大地缩小集成电路所占用的晶圆面积。
附图说明
图1为本发明实施例1的晶圆完成正面制程(接触孔光刻之前)的示意图。
图2为本发明实施例1在集成电路隔离区光刻和刻蚀深槽的示意图。
图3为本发明实施例1填充光敏环氧树脂隔离材料后的示意图。
图4为本发明实施例1在光敏环氧树脂隔离材料光刻和刻蚀接触孔的示意图。
图5为本发明实施例1金属布线后的示意图。
图6为本发明实施例2的晶圆完成正面制程(接触孔光刻之前)的示意图。
图7为本发明实施例2在集成电路隔离区光刻和刻蚀深槽的示意图。
图8为本发明实施例2填充非光敏环氧树脂隔离材料后的示意图。
图9为本发明实施例2研磨掉介质层上的非光敏环氧树脂隔离材料后的示意图。
图10为本发明实施例2在介质层上开设接触孔的示意图。
图11为本发明实施例2金属布线后的示意图。
图12为本发明实施例3的晶圆完成正面制程(接触孔光刻之前)的示意图。
图13为本发明实施例3在介质层上开设接触孔的示意图。
图14为本发明实施例3为第一层金属布线的示意图。
图15为本发明实施例3在集成电路隔离区光刻和刻蚀深槽的示意图。
图16为本发明实施例3填充非光敏环氧树脂隔离材料后的示意图。
图17为本发明实施例3研磨掉第一层金属布线上的非光敏环氧树脂隔离材料后的示意图。
图18为本发明实施例3为第二层金属布线的示意图。
具体实施方式
下面结合附图和具体实施方式来进一步描述本发明。
实施例1
该实施例中的环氧树脂隔离材料为光敏环氧树脂隔离材料200。
该实施例的双极集成电路的隔离结构的形成方法,包括如下步骤:
(1)参见图1,在晶圆150正面外延一层外延层140,在外延层140的正面形成若干集成电路110,相邻集成电路110之间通过集成电路隔离区隔离120;其中100是衬底晶圆150的上表面;在外延层的表面覆盖有介质层130;
(2)参见图2,在每一集成电路隔离区120采用光刻方法和蚀刻方法成型有一深槽121,深槽121的深度穿过晶圆100的介质层130、外延层140至衬底150或者要求的深度;
(3)参见图3,在每一深槽121内填充光敏环氧树脂隔离材料200对相邻集成电路110形成隔离,同时光敏环氧树脂隔离材料200填满介质层130的上表面;
(4)参见图4,在填满介质层130的上表面上的光敏环氧树脂隔离材料开设有若干接触孔210,接触孔210穿过介质层130露出外延层140的上表面;
(5)参见图5,在每一接触孔210内填充有金属导电材料作为金属布线310;金属布线310布满在每一接触孔210外围的光敏环氧树脂隔离材料200上表面上形成金属布线。
实施例2
该实施例中的环氧树脂隔离材料为非光敏环氧树脂隔离材料200a。
该实施例的双极集成电路的隔离结构的形成方法,包括如下步骤:
(1)参见图6,在晶圆150正面外延一层外延层140,在外延层140的正面形成若干集成电路110,相邻集成电路110之间通过集成电路隔离区隔离120;其中100是衬底晶圆150的上表面;在外延层的表面覆盖有介质层130;
(2)参见图7,在每一集成电路隔离区120采用光刻方法和蚀刻方法成型有一深槽121,深槽121的深度穿过晶圆100的介质层130、外延层140至衬底150或者要求的深度;
(3)参见图8,在每一深槽121内填充非光敏环氧树脂隔离材料200a对相邻集成电路110形成隔离,同时非光敏环氧树脂隔离材料200a填满介质层130的上表面;
(4)参见图9,研磨掉集成电路隔离区120以外的非光敏环氧树脂隔离材料200a;
(5)参见图10,在介质层130上开设有若干接触孔131;接触孔131露出外延层140的上表面;
(6)参见图11,在每一接触孔131内填充有金属导电材料作为金属布线330;金属布线330布满在每一接触孔131外围的介质层130的上表面上形成金属布线340。
实施例3
该实施例中的环氧树脂隔离材料为非光敏环氧树脂隔离材料200a。
该实施例的双极集成电路的隔离结构的形成方法,包括如下步骤:
(1)参见图12,在晶圆150正面外延一层外延层140,在外延层140的正面形成若干集成电路110,相邻集成电路110之间通过集成电路隔离区隔离120;其中100是衬底晶圆150的上表面;在外延层的表面覆盖有介质层130;
(2)参见图13,在每一集成电路介质层130的上表面设有若干接触孔131,接触孔131穿过介质层130露出外延层140的上表面;
(3)参见图14,在每一接触孔131内填充有金属导电材料作为金属布线300;金属布线300布满在每一接触孔131外围;
(4)参见图15,隔离区120采用光刻方法和蚀刻方法成型有一深槽121,深槽121的深度穿过晶圆100的介质层130、外延层140至衬底150或者要求的深度;
(5)参见图16,在每一深槽121内填充非光敏环氧树脂隔离材料200a对相邻集成电路110形成隔离,同时非光敏环氧树脂隔离材料200a填满介质层130的上表面;
(6)参见图17,研磨掉集成电路隔离区120以外的非光敏环氧树脂隔离材料200a并将金属布线300露出来;
(7)参见图18,在非光敏环氧树脂隔离材料200a表面制作连接第一层金属布线的第二层金属布线320。

Claims (6)

1.双极集成电路的隔离结构,其特征在于,包括成型在集成电路隔离区的深槽和填充在所述深槽内的环氧树脂隔离材料;所述深槽的深度穿过介质层、外延层至衬底或者要求的深度,所述外延层的下表面与所述衬底的上表面接触;
所述环氧树脂隔离材料为光敏环氧树脂隔离材料,所述光敏环氧树脂隔离材料填满在隔离槽和所述介质层的上表面上并在填满在所述介质层的上表面上的光敏环氧树脂隔离材料开设有若干接触孔,所述接触孔穿过所述介质层露出所述外延层的上表面;在每一接触孔内填充有金属导电材料作为金属布线;所述金属布线布满在每一接触孔外围的光敏环氧树脂隔离材料上表面上形成金属布线。
2.双极集成电路的隔离结构,其特征在于,包括成型在集成电路隔离区的深槽和填充在所述深槽内的环氧树脂隔离材料;所述深槽的深度穿过介质层、外延层至衬底或者要求的深度,所述外延层的下表面与所述衬底的上表面接触;所述环氧树脂隔离材料为非光敏环氧树脂隔离材料,所述非光敏环氧树脂隔离材料仅填满在隔离槽里,介质层的上表面上没有覆盖非光敏环氧树脂,在所述介质层上开设有若干接触孔,在每一接触孔内填充有金属导电材料作为金属布线。
3.双极集成电路的隔离结构,其特征在于,包括成型在集成电路隔离区的深槽和填充在所述深槽内的环氧树脂隔离材料;所述深槽的深度穿过介质层、外延层至衬底或者要求的深度,所述外延层的下表面与所述衬底的上表面接触;在所述介质层上开设有若干接触孔,所述接触孔穿过所述介质层露出所述外延层的上表面;在每一接触孔内填充有金属导电材料作为第一金属布线;所述环氧树脂隔离材料为非光敏环氧树脂隔离材料,所述非光敏环氧树脂隔离材料填满隔离槽并覆盖在所述介质层的上表面上并将第一金属布线露出来,在所述非光敏环氧树脂隔离材料的上表面设置有将第一金属布线导电连接的第二金属布线。
4.一种权利要求1所述的双极集成电路的隔离结构的形成方法,包括如下步骤:
(1)在晶圆正面形成若干集成电路,相邻集成电路之间通过集成电路隔离区隔离;
(2)在每一集成电路隔离区采用光刻方法和蚀刻方法成型有一深槽,所述深槽的深度穿过晶圆的介质层、外延层至衬底或者要求的深度;
(3)在每一深槽内填充环氧树脂隔离材料对相邻集成电路形成隔离;
步骤(3)中,所述环氧树脂隔离材料为光敏环氧树脂隔离材料,还包括如下步骤:
(3.1)在所述介质层的上表面上填满所述光敏环氧树脂隔离材料;
(3.2)在填满在所述介质层的上表面上的光敏环氧树脂隔离材料开设有若干接触孔,所述接触孔穿过所述介质层露出所述外延层的上表面;
(3.3)在每一接触孔内填充有金属导电材料作为金属布线;所述金属布线布满在每一接触孔外围的光敏环氧树脂隔离材料上表面上形成金属布线。
5.一种权利要求2所述的双极集成电路的隔离结构的形成方法,包括如下步骤:
(1)在晶圆正面形成若干集成电路,相邻集成电路之间通过集成电路隔离区隔离;
(2)在每一集成电路隔离区采用光刻方法或者蚀刻方法成型有一深槽,所述深槽的深度穿过晶圆的介质层、外延层至衬底或者要求的深度;
(3)在每一深槽内填充环氧树脂隔离材料对相邻集成电路形成隔离;
步骤(3)中,所述环氧树脂隔离材料为非光敏环氧树脂隔离材料,还包括如下步骤:
(3.1a)在隔离槽里和介质层的上表面上填满所述非光敏环氧树脂隔离材料;
(3.2a)研磨掉所述集成电路隔离区以外的非光敏环氧树脂隔离材料,将所述介质层露出来;
(3.3a)在所述介质层上开设有若干接触孔;
(3.4a)在每一接触孔内填充有金属导电材料作为金属布线;所述金属布线布满在每一接触孔外围的介质层的上表面上形成金属布线。
6.一种权利要求3所述的双极集成电路的隔离结构的形成方法,包括如下步骤:
(1)在晶圆正面形成若干集成电路,相邻集成电路之间通过集成电路隔离区隔离;
(2)在每一集成电路隔离区采用光刻方法和蚀刻方法成型有一深槽,所述深槽的深度穿过晶圆的介质层、外延层至衬底或者要求的深度;
(3)在每一深槽内填充环氧树脂隔离材料对相邻集成电路形成隔离;
步骤(3)中,所述环氧树脂隔离材料为非光敏环氧树脂隔离材料,还包括如下步骤:
(3.1b)做所述介质层上开设若干接触孔;
(3.2b)在接触孔里填充金属导电材料;
(3.3b)在隔离槽里和介质层的上表面上填满所述非光敏环氧树脂隔离材料;
(3.4b)研磨晶圆表面的环氧树脂,将金属导电材料露出来;
(3.5b)做所述非光敏环氧树脂的表面设置有将第一金属布线导电连接的第二金属布线。
CN201910100043.XA 2019-01-31 2019-01-31 一种双极集成电路的隔离结构及隔离结构的形成方法 Active CN109904109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910100043.XA CN109904109B (zh) 2019-01-31 2019-01-31 一种双极集成电路的隔离结构及隔离结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910100043.XA CN109904109B (zh) 2019-01-31 2019-01-31 一种双极集成电路的隔离结构及隔离结构的形成方法

Publications (2)

Publication Number Publication Date
CN109904109A CN109904109A (zh) 2019-06-18
CN109904109B true CN109904109B (zh) 2021-05-28

Family

ID=66944588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910100043.XA Active CN109904109B (zh) 2019-01-31 2019-01-31 一种双极集成电路的隔离结构及隔离结构的形成方法

Country Status (1)

Country Link
CN (1) CN109904109B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984544A (ja) * 1982-11-08 1984-05-16 Nec Corp 分離領域の形成方法
CN101465382A (zh) * 2007-12-21 2009-06-24 三洋电机株式会社 台型半导体装置及其制造方法
CN101471258A (zh) * 2007-12-25 2009-07-01 三洋电机株式会社 台型半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984544A (ja) * 1982-11-08 1984-05-16 Nec Corp 分離領域の形成方法
CN101465382A (zh) * 2007-12-21 2009-06-24 三洋电机株式会社 台型半导体装置及其制造方法
CN101471258A (zh) * 2007-12-25 2009-07-01 三洋电机株式会社 台型半导体装置及其制造方法

Also Published As

Publication number Publication date
CN109904109A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
US11257764B2 (en) Integrated circuit with backside power delivery network and backside transistor
KR100737204B1 (ko) 반도체 장치의 제조 방법
JP5209301B2 (ja) 混合信号についての基板クロストークを低減する技術及びrf回路設計
US7872329B2 (en) Semiconductor device and method of manufacturing the same
EP2789010B1 (en) An interposer device
JP2008517457A (ja) 表面側コンタクト及び垂直トレンチ分離を有する半導体装置及びその製造方法
KR20210076924A (ko) 반도체 수직 쇼트키 다이오드 및 그 제조 방법
US11393785B2 (en) Method for manufacturing electronic chips
US11114572B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN109904109B (zh) 一种双极集成电路的隔离结构及隔离结构的形成方法
JP2012238741A (ja) 半導体装置及びその製造方法
CN109216268B (zh) 制造半导体装置的方法
US10903345B2 (en) Power MOSFET with metal filled deep sinker contact for CSP
US5631495A (en) High performance bipolar devices with plurality of base contact regions formed around the emitter layer
KR20080080997A (ko) 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서
US7525172B2 (en) Semiconductor device
US20230238378A1 (en) Semiconductor protection devices with high area efficiency
KR100763335B1 (ko) 트랜지스터들, 집적 회로배선들 및 그의 형성방법들
JP7193053B2 (ja) 半導体装置及びその製造方法
KR101057696B1 (ko) 바이폴라 트랜지스터의 제조방법
CN115621193A (zh) 半导体结构及其制造方法
JP2023128002A (ja) 半導体装置およびその製造方法
JP5562628B2 (ja) 半導体装置の製造方法
CN116072598A (zh) 半导体装置及其制造方法
KR20000007210A (ko) 반도체 장치의 소자 분리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant