KR101057696B1 - 바이폴라 트랜지스터의 제조방법 - Google Patents

바이폴라 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101057696B1
KR101057696B1 KR1020040115859A KR20040115859A KR101057696B1 KR 101057696 B1 KR101057696 B1 KR 101057696B1 KR 1020040115859 A KR1020040115859 A KR 1020040115859A KR 20040115859 A KR20040115859 A KR 20040115859A KR 101057696 B1 KR101057696 B1 KR 101057696B1
Authority
KR
South Korea
Prior art keywords
contact
base
collector
region
forming
Prior art date
Application number
KR1020040115859A
Other languages
English (en)
Other versions
KR20060077070A (ko
Inventor
박정현
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115859A priority Critical patent/KR101057696B1/ko
Publication of KR20060077070A publication Critical patent/KR20060077070A/ko
Application granted granted Critical
Publication of KR101057696B1 publication Critical patent/KR101057696B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 바이폴라 트랜지스터의 베이스, 콜렉터 및 에미터의 기생저항을 감소시켜 차단 주파수 특성을 개선시키고 제조 공정을 단순화할 수 있는 바이폴라 트랜지스터의 제조 방법에 관한 것으로, 이를 위해 본 발명은 바이폴라 트랜지스터의 제조시 폴리실리콘층과 같은 도전물질로 콜렉터 콘택 및 베이스 콘택을 형성함으로써, 콜렉터 영역의 콜렉터 기생저항 및 베이스 영역의 베이스 기생저항을 효과적으로 감소시킬 수 있다. 따라서, 높은 차단주파수를 갖을 수 있어 고주파에 적합한 바이폴라 트랜지스터를 제조할 수 있다.
바이폴라 트랜지스터, 기생저항, 트렌치, 폴리실리콘, 콘택.

Description

바이폴라 트랜지스터의 제조방법{METHOD FOR MANUFACTURING BIPOLAR TRANSISTOR}
도 1은 종래 기술에 따른 바이폴라 트랜지스터의 제조 방법을 설명하기 위하여 도시된 단면도.
도 2 내지 도 8은 본 발명에 따른 바이폴라 트랜지스터의 제조 방법을 설명하기 위하여 도시된 공정단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 반도체 기판 11, 111 : 필드 산화막
12, 112 : 콜렉터 영역 13, 117 : 베이스 영역
113 : 제1 트렌치 115 : 제2 트렌치
14, 118 : 에미터 영역 15, 114 : 콜렉터 콘택
16, 116 : 베이스 콘택 17, 119 : 층간 절연막
18, 120 : 콘택 플러그 12a, 112a : 콜렉터 전극
13a, 117a : 베이스 전극 14a, 118a : 에미터 전극
본 발명은 바이폴라 트랜지스터의 제조 방법에 관한 것으로, 특히 고주파에 적합하여 CMOS 및 BICMOS 소자에 이용되는 바이폴라 트랜지스터의 제조 방법에 관한 것이다.
일반적으로, 바이폴라 트랜지스터는 기생 정전 용량이나 기생저항 등에 의해 고속동작 특성이 제한을 받는다는 문제점을 지니고 있었다. 특히, 바이폴라 트랜지스터의 베이스와 콜렉터의 정전용량 및 기생저항은 속도와 전력면에서 트랜지스터의 성능과 동작에 큰 영향을 미치므로, 베이스와 콜렉터의 정전용량 및 기생저항을 감소시키기 위한 연구가 다수 행하여져 왔다.
이하, 첨부된 도면을 참조하여 종래의 바이폴라 트랜지스터의 제조방법을 설명하기로 한다.
도 1을 참조하면, 반도체 기판(10; 이하, 기판이라 함) 전체에 1차 불순물 이온주입 공정을 실시하여 기판(10)의 하부에 소정의 폭으로 콜렉터 영역(12)을 형성한 후, LOCOS(LOCal Oxidation of Silicon) 공정을 실시하여 기판(10)에 복수의 필드 산화막(11)을 형성한다.
이어서, 콜렉터 영역(12)이 형성된 기판(10)에 저농도로 2차 불순물 이온주입 공정을 실시하여 콜렉터 영역(12) 상부의 기판(10) 내에 콜렉터 영역(12)보다 좁은 폭으로 베이스 영역(13)을 형성한다.
이어서, 베이스 영역(13)이 형성된 기판(10)에 3차 불순물 이온주입 공정을 실시하여 베이스 영역(13) 내의 기판(10)에 에미터 영역(14)을 형성한다.
이어서, 콜렉터 영역(12)을 상부 전극층과 전기적으로 연결시키기 위한 콜렉터 콘택(15)을 형성하기 위해 여러번의 불순물 이온주입 공정(I1 내지 I4)을 실시한다. 예컨대, 네번에 걸쳐 불순물 이온주입 공정(I1 내지 I4)을 실시하여 콜렉터 콘택(15)을 형성한다. 또한, 베이스 영역(13)을 상부 전극층과 전기적으로 연결시키기 위한 베이스 콘택(16)을 형성하기 위해 여러번의 불순물 이온주입 공정(I5 내지 I7)을 실시한다. 예컨대, 세번에 걸쳐 불순물 이온주입 공정(I5 내지 I7)을 실시하여 베이스 콘택(16)을 형성한다.
이어서, 콜렉터 콘택(15), 베이스 콘택(16) 및 에미터 영역(14)을 상부 전극층과 접속시키기 위한 콘택 플러그(18)를 형성한다. 여기서, 도면에 도시되었으나 미설명된 부호 '17'은 층간 절연막이다.
이어서, 각 콜렉터 콘택(15), 베이스 콘택(16) 및 에미터 영역(14)에 접속된 콘택 플러그(18)를 통해 콜렉터 전극(12a), 베이스 전극(13a) 및 에미터 전극(14a)을 형성한다.
그러나, 상기와 같은 종래의 바이폴라 트랜지스터의 제조방법에 따르면, 베이스 및 콜렉터의 기생저항을 감소시키기 위한 콜렉터 콘택 및 베이스 콘택을 형성하는데 있어서 여러번의 불순물 이온주입 공정을 실시하여야 하므로 공정이 복잡해지는 문제점이 있다. 더불어, 베이스의 높은 증폭도를 얻기 위해 저농도의 불순물 이온주입 공정을 실시하여 베이스 영역을 형성하므로, 베이스 영역의 기생저항이 증가하여 차단주파수 특성이 열화되는 문제점이 발생한다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 바이폴라 트랜지스터의 베이스, 콜렉터 및 에미터의 기생저항을 감소시켜 차단 주파수 특성을 개선시키고 제조 공정을 단순화할 수 있는 바이폴라 트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 복수의 필드 산화막이 형성된 반도체 기판을 제공하는 단계와, 상기 반도체 기판 내에 콜렉터 영역을 형성하는 단계와, 상기 필드 산화막 간의 상기 반도체 기판을 식각하여 상기 콜렉터 영역의 양측부를 노출시키는 제1 콘택홀을 형성하는 단계와, 상기 제1 콘택홀이 매립되도록 제1 도프트 폴리실리콘층으로 콜렉터 콘택을 형성하는 단계와, 상기 콜레턱 콘택과 이웃하는 상기 필드 산화막을 사이에 두고 상기 제1 콘택홀보다 얕은 제2 콘택홀을 형성하는 단계와, 상기 제2 콘택홀이 매립되도록 제2 도프트 폴리실리콘층으로 베이스 콘택을 형성하는 단계와, 상기 베이스 콘택과 접촉되도록 상기 기판 내에 베이스 영역을 형성하는 단계와, 상기 베이스 콘택과 이웃하는 상기 필드 산화막을 사이에 두고 상기 베이스 영역 내에 에미터 영역을 형성 하는 단계와, 상기 콜렉터 콘택, 상기 베이스 콘택 및 상기 에미터 영역과 각각 접속되는 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그를 통해 상기 콜렉터 영역, 상기 베이스 영역 및 상기 에미터 영역과 전기적으로 연결되는 콜렉터 전극, 베이스 전극 및 에미터 전극을 형성하는 단계를 포함하는 바이폴라 트랜지스터의 제조 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2 내지 도 8은 본 발명의 바람직한 실시예에 따른 바이폴라 트랜지스터의 제조방법을 설명하기 위해 도시된 공정단면도이다. 여기서, 도 2 내지 도 8에 도시된 참조부호들 중 서로 동일한 참조부호는 동일한 기능을 수행하는 동일 구성요소이다.
먼저, 도 2에 도시된 바와 같이, 반도체 기판(110; 이하, 기판이라 함)의 소정 영역에 LOCOS 공정을 진행하여 복수의 필드 산화막(111)을 형성한 후 전면에 1차 불순물 이온 주입 공정을 실시하여 기판(110) 내에 소정의 폭으로 콜렉터 영역(112)을 형성한다. 이때, 1차 불순물 이온 주입 공정은 고농도의 불순물 이온을 주입하여 콜렉터 영역(112)의 저항을 감소시킬 수 있도록 한다.
이어서, 도 3에 도시된 바와 같이, 콜렉터 영역(112)이 형성되지 않은 기판(110) 상의 필드 산화막(111)과 이에 이웃하는 필드 산화막(111) 사이의 기판(110)에 트렌치(113; 이하, 제1 트렌치라 함)를 형성하여 콜렉터 영역(112)의 일부 영역 을 노출시킨다. 바람직하게는 양측부를 노출시킨다.
이어서, 도 4에 도시된 바와 같이, 제1 트렌치(113)가 형성된 결과물 상에 폴리실리콘층(114)(이하, 제1 폴리실리콘층이라 함)을 증착한 후 CMP(chemicl mechanical polishing) 공정을 실시하여 평탄화한다. 이에 따라, 제1 폴리실리콘층(114)이 제1 트렌치(113)를 매립하는 콜렉터 콘택(114)을 형성한다. 이때, 제1 폴리실리콘층(114)은 고농도로 도핑된 도프트(doped) 폴리실리콘층으로서, 증착 특성이 우수하고 접촉 저항이 낮은 특징이 있다.
이어서, 도 5에 도시된 바와 같이, 콜렉터 콘택(114)의 일측으로 콜렉터 영역(112) 내의 기판(110) 상에 존재하는 필드 산화막(111)과 이에 이웃하는 필드 산화막(111) 사이의 기판(110)을 식각하여 제1 트렌치(113)보다 얕은 트렌치(115; 이하, 제2 트렌치라 함)를 형성한다.
이어서, 도 6에 도시된 바와 같이, 제2 트렌치(115)를 포함하는 결과물 상에 폴리실리콘층(116)(이하, 제2 폴리실리콘층이라 함)을 증착한 후 CMP 공정을 실시하여 평탄화한다. 이에 따라, 제2 폴리실리콘층(116)이 제2 트렌치(115)를 매립하는 베이스 콘택(116)을 형성한다. 이때, 제2 폴리실리콘층(116)은 고농도로 도핑된 도프트 폴리실리콘층이다.
이어서, 도 7에 도시된 바와 같이, 콜렉터 영역(112)이 형성된 기판(110)에 저농도로 도핑된 2차 불순물 이온 주입 공정을 실시하여 베이스 콘택(116)을 둘러싸는 베이스 영역(117)을 형성한다. 여기서, 저농도의 불순물 이온 주입 공정을 실시함에 따라 베이스의 증폭도를 높힐 수 있다.
이어서, 베이스 영역(117)이 형성된 기판(110)에 고농도로 도핑된 3차 불순물 이온 주입 공정을 실시하여 베이스 콘택(116) 간의 기판(110) 상에 존재하는 필드 산화막(111) 사이의 기판(110) 표면으로부터 일정 깊이까지 에미터 영역(118)을 형성한다.
이어서, 도 8에 도시된 바와 같이, 콜렉터 영역(112), 베이스 영역(117) 및 에미터 영역(118)이 형성된 결과물 상에 층간 절연막(119)을 증착한 후 식각하여 콜렉터 콘택(114), 베이스 콘택(116) 및 에미터 영역(118)의 일부분이 각각 노출되도록 콘택홀(미도시)을 형성한다.
이어서, 콘택홀을 포함한 결과물 상에 도전층을 증착한 후 평탄화하여 콘택홀을 매립하는 콘택 플러그(120)를 형성한다. 이러한 콘택 플러그(120)는 노출된 콜렉터 콘택(114)과 연결되어 콜렉터 영역(112)과 전기적으로 통하게 되고, 노출된 베이스 콘택(116)과 연결되어 베이스 영역(117)과 전기적으로 통하게 되며, 에미터 영역(118)과 연결되어 전기적으로 통하게 된다.
이어서, 콘택 플러그(120)를 포함하는 층간 절연막(119) 상에 전극층을 증착한 후 패터닝하여 전극 패턴을 형성한다. 여기서, 전극 패턴은 콘택 플러그(120)를 통해 에미터 영역(118)과 전기적으로 연결되는 에미터 전극(118a), 콘택 플러그(120)를 통해 베이스 영역(117)과 전기적으로 연결되는 베이스 전극(117a) 및 콘택 플러그(120)를 통해 콜렉터 영역(112)과 전기적으로 연결되는 콜렉터 전극(112a)으로 이루어진다.
즉, 본 발명의 바람직한 실시예에 따르면 폴리실리콘층과 같은 도전물질로 형성된 콜렉터 콘택 및 베이스 콘택에 의해 콜렉터 영역의 콜렉터 기생저항 및 베이스 영역의 베이스 기생저항을 효과적으로 감소시킬 수 있다. 따라서, 높은 차단주파수를 갖을 수 있어 고주파에 적합한 바이폴라 트랜지스터를 형성할 수 있다. 또한, 저농도로 불순물 이온주입을 하여 베이스를 형성함으로써, 높은 증폭도를 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면 바이폴라 트랜지스터의 제조시 폴리실리콘층과 같은 도전물질로 형성된 콜렉터 콘택 및 베이스 콘택에 의해 콜렉터 영역의 콜렉터 기생저항 및 베이스 영역의 베이스 기생저항을 효과적으로 감소시킬 수 있다. 따라서, 높은 차단주파수를 갖을 수 있어 고주파에 적합한 바이폴라 트랜지스터를 제조할 수 있다.
또한, 본 발명에 의하면 저농도로 불순물 이온주입을 하여 베이스를 형성함으로써 높은 증폭도를 얻을 수 있다.

Claims (2)

  1. 복수의 필드 산화막이 형성된 반도체 기판을 제공하는 단계;
    상기 반도체 기판 내에 콜렉터 영역을 형성하는 단계;
    상기 필드 산화막 간의 상기 반도체 기판을 식각하여 상기 콜렉터 영역의 양측부를 노출시키는 제1콘택홀을 형성하는 단계;
    상기 제1 콘택홀이 매립되도록 제1 도프트 폴리실리콘층으로 콜렉터 콘택을 형성하는 단계;
    상기 콜렉터 콘택과 이웃하는 상기 필드 산화막의 반대편에 상기 제1 콘택홀보다 얕은 제2 콘택홀을 형성하는 단계;
    상기 제2 콘택홀이 매립되도록 제2 도프트 폴리실리콘층으로 베이스 콘택을 형성하는 단계;
    상기 베이스 콘택과 접촉되도록 상기 기판 내에 베이스 영역을 형성하는 단계;
    상기 베이스 콘택과 이웃하는 상기 필드 산화막의 반대편에 상기 베이스 영역 내에 에미터 영역을 형성하는 단계;
    상기 콜렉터 콘택, 상기 베이스 콘택 및 상기 에미터 영역과 각각 접속되는 콘택 플러그를 형성하는 단계; 및
    상기 콘택 플러그를 통해 상기 콜렉터 영역, 상기 베이스 영역 및 상기 에미터 영역과 전기적으로 연결되는 콜렉터 전극, 베이스 전극 및 에미터 전극을 형성하는 단계;
    를 포함하는 바이폴라 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 콜렉터 및 에미터 영역은 상기 베이스 영역보다 고농도로 형성하는 바이폴라 트랜지스터의 제조 방법.
KR1020040115859A 2004-12-30 2004-12-30 바이폴라 트랜지스터의 제조방법 KR101057696B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115859A KR101057696B1 (ko) 2004-12-30 2004-12-30 바이폴라 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115859A KR101057696B1 (ko) 2004-12-30 2004-12-30 바이폴라 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20060077070A KR20060077070A (ko) 2006-07-05
KR101057696B1 true KR101057696B1 (ko) 2011-08-19

Family

ID=37169191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115859A KR101057696B1 (ko) 2004-12-30 2004-12-30 바이폴라 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101057696B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818892B1 (ko) * 2007-03-19 2008-04-03 동부일렉트로닉스 주식회사 바이폴라 트랜지스터 및 그 제조 방법
KR100879886B1 (ko) * 2007-08-24 2009-01-22 주식회사 동부하이텍 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20060077070A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
CN109244033B (zh) 具有气隙结构的射频开关
KR101166268B1 (ko) Ｄｕａｌ-ＳＴＩ(Ｓｈａｌｌｏｗ ＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ)의 반도체 장치 및 그 제조 방법
US6649490B1 (en) Methods for forming integrated circuit devices through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region and integrated circuit devices formed thereby
US7791163B2 (en) Semiconductor device and its manufacturing method
JP3888658B2 (ja) Ｓｏｉ構造を有する半導体素子及びその製造方法
CN102064129A (zh) 使用宽度可变的掩模开口形成两个或更多个器件结构的半导体工艺
US6232155B1 (en) Methods of fabricating semiconductor-on-insulator devices including alternating thin and thick film semiconductor regions on an insulating layer
KR100845103B1 (ko) 반도체소자의 제조방법
KR20030026912A (ko) 고전압 주변부
KR100854077B1 (ko) 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
KR101057696B1 (ko) 바이폴라 트랜지스터의 제조방법
KR20060077009A (ko) 고전압 트랜지스터 및 저전압 트랜지스터를 갖는 반도체소자
KR100684906B1 (ko) 바이폴라 트랜지스터를 갖는 반도체 소자 및 그 형성 방법
KR20070066258A (ko) 반도체소자의 커패시터 및 그 제조방법
US20030137013A1 (en) Isolation structure and method for semiconductor device
KR100442785B1 (ko) 바이-씨모스 트랜지스터 제조방법
US10290728B2 (en) Semiconductor device and manufacturing method thereof
US7674681B2 (en) Semiconductor device and method for manufacturing the same
US9589831B2 (en) Mechanisms for forming radio frequency (RF) area of integrated circuit structure
KR100462365B1 (ko) 매몰 트랜지스터를 갖는 고전압 반도체 소자 및 그 제조방법
CN112289861B (zh) 半导体结构及其制造方法
KR100620196B1 (ko) 반도체 소자의 제조 방법
KR100672683B1 (ko) 바이폴라트랜지스터의 제조방법
KR100403317B1 (ko) 반도체소자의 제조방법
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 9