JP2007207903A

JP2007207903A - 半導体装置及びその製造方法

Info

Publication number: JP2007207903A
Application number: JP2006023175A
Authority: JP
Inventors: Keiji Mita; 恵司三田; Takashi Kato; 孝加藤; Eiichi Mitsusaka; 栄一三坂; Akira Suzuki; 彰鈴木
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Manufacturing Co Ltd
Current assignee: Sanyo Electric Co Ltd; On Semiconductor Niigata Co Ltd
Priority date: 2006-01-31
Filing date: 2006-01-31
Publication date: 2007-08-16

Abstract

【課題】従来の半導体装置では、パワー用半導体素子のコレクタ領域でのシート抵抗値を低減させることが難しいという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板４上に２層のＮ型のエピタキシャル層５、６が形成されている。基板４の裏面５６からはコレクタ領域として用いられるＮ型の埋込拡散層２１が露出している。そして、基板の裏面５６側には、Ｎ型の埋込拡散層２１とコンタクトする金属層５７が形成されている。この構造により、金属層５７がコレクタ領域として用いられ、コレクタ領域でのシート抵抗値を大幅に低減することができる。
【選択図】図１

Description

本発明は、パワー用バイポーラトランジスタのコレクタ領域のシート抵抗値を低減する半導体装置及びその製造方法に関する。

従来の半導体装置の一実施例として、下記の縦型ＰＮＰトランジスタが知られている。Ｐ型の半導体基板上にＮ型のエピタキシャル層が形成され、基板とエピタキシャル層に渡りＮ型の埋込拡散層が形成されている。エピタキシャル層には、第１のＰ型の拡散層が形成されている。第１のＰ型の拡散層の周囲にはリング形状に第２のＰ型の拡散層が形成され、第２のＰ型の拡散層は第１のＰ型の拡散層と接するように形成されている。ここで、第２のＰ型の拡散層は、第１のＰ型の拡散層よりも高不純物濃度の拡散層である。そして、第２のＰ型の拡散層の表面には、更に、高不純物濃度の第３のＰ型の拡散層が形成されている。第１、第２及び第３のＰ型の拡散層はコレクタ領域として用いられ、それぞれの拡散層に不純物濃度差を設けることで、コレクタ領域のシート抵抗値等の縦型ＰＮＰトランジスタ特性を最適化することができる（例えば、特許文献１参照。）。

また、従来の半導体装置の製造方法の一実施例として、下記の製造方法が知られている。Ｐ型の半導体基板を準備し、同一の基板にＮＰＮトランジスタと縦型ＰＮＰトランジスタとを形成する。縦型ＰＮＰトランジスタが形成される領域では、基板と１層目のＮ型のエピタキシャル層とに渡り、Ｎ型の埋込拡散層とＰ型の埋込拡散層とを重畳して形成する。このとき、Ｐ型の埋込拡散層がＮ型の埋込拡散層よりも１層目のエピタキシャル層側に這い上がるように、Ｐ型の埋込拡散層を形成する。そして、１層目のエピタキシャル層上に２層目のＮ型のエピタキシャル層を形成し、１層目と２層目のエピタキシャル層に渡りＰ型の埋込拡散層を形成する。両Ｐ型の埋込拡散層を連結させ、コレクタ領域として用い、縦型ＰＮＰトランジスタのコレクタ領域のシート抵抗値を低減する（例えば、特許文献２参照。）。
特開２００２−２４６４７７号公報（第２３−２４頁、第１−２図）特開平９−２３２４４１号公報（第２−３頁、第１図）

従来の半導体装置では、同一基板上にＮＰＮトランジスタ、縦型のＰＮＰトランジスタ、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタが形成されている。そして、例えば、ＮＰＮトランジスタや縦型ＰＮＰトランジスタでは、コレクタ領域として用いられる拡散層の不純物濃度を調整することで、コレクタ領域でのシート抵抗値等のトランジスタ特性の最適化を図っている。しかしながら、拡散層の不純物濃度を調整することで、コレクタ領域のシート抵抗値を低減するには限界がある。例えば、特に、高耐圧のＮＰＮトランジスタや縦型ＰＮＰトランジスタでは、ベース−コレクタ間の耐圧特性との兼ね合い等もあり、拡散層の不純物濃度の調整により、コレクタ領域のシート抵抗値を低減することが困難となる問題がある。

また、従来の半導体装置では、例えば、パワー用の縦型ＰＮＰトランジスタと制御用のＮＰＮトランジスタがモノリシックに形成されている。そして、縦型ＰＮＰトランジスタでは、そのベース−コレクタ間の耐圧特性を向上させるためには、Ｎ型のエピタキシャル層を厚くする必要がある。一方、制御用のＮＰＮトランジスタでは、エピタキシャル層の膜厚を厚くすることで、分離領域の横方向拡散が広がり、デバイスサイズを縮小し難いという問題がある。つまり、パワー用の縦型ＰＮＰトランジスタと制御用のＮＰＮトランジスタとをモノリシックに形成することで、パワー用の縦型ＰＮＰトランジスタの耐圧特性と制御用のＮＰＮトランジスタのデバイスサイズの縮小とがトレードオフの関係になるという問題がある。

また、従来の半導体装置、例えば、縦型ＰＮＰトランジスタの製造方法では、Ｐ型の半導体基板上に２層のＮ型のエピタキシャル層を形成する。基板とエピタキシャル層とに渡りコレクタ領域として用いるＰ型の埋込拡散層を形成し、１層目と２層目とのエピタキシャル層に渡りコレクタ領域として用いるＰ型の埋込拡散層を形成する。そして、両埋込拡散層を連結させ、高不純物濃度のコレクタ領域を幅広く形成し、コレクタ領域のシート抵抗値を低減する。しかしながら、上述したように、Ｐ型の拡散層の不純物濃度の調整により、コレクタ領域のシート抵抗値の低減を図ることは、他のトランジスタ特性との兼ね合いより困難となる問題がある。

本発明の半導体装置は、上述した各事情に鑑みて成されたものであり、一導電型の半導体基板と、前記半導体基板上に形成された逆導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に形成された逆導電型の第２のエピタキシャル層と、前記半導体基板と前記第１のエピタキシャル層とに渡り形成され、コレクタ領域として用いられる逆導電型の第１の埋込拡散層と、前記第２のエピタキシャル層表面から形成され、コレクタ領域として用いられる逆導電型の第１の拡散層と、前記第２のエピタキシャル層表面から形成され、ベース領域として用いられる一導電型の拡散層と、前記一導電型の拡散層に形成され、エミッタ領域として用いられる逆導電型の第２の拡散層とを有し、前記逆導電型の第１の埋込拡散層は前記半導体基板の裏面側から露出し、前記逆導電型の第１の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする。従って、本発明では、ＮＰＮトランジスタにおいて、金属層をコレクタ領域として用いることで、コレクタ領域でのシート抵抗値が大幅に低減する。

また、本発明の半導体装置は、前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記逆導電型の埋込拡散層とのみ電気的に接続していることを特徴とする。従って、本発明では、金属層を用いることでコレクタ領域でのシート抵抗値を低減しつつ、半導体基板裏面を絶縁処理することができる。

また、本発明の半導体装置は、前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする。従って、本発明では、様々な金属膜を用いて金属層を形成することができる。

また、本発明の半導体装置は、前記第１のエピタキシャル層と前記第２のエピタキシャル層とに渡り、コレクタ領域として用いられる逆導電型の第２の埋込拡散層が形成され、前記逆導電型の第２の埋込拡散層は、前記逆導電型の第１の埋込拡散層及び前記逆導電型の第１の拡散層と連結していることを特徴とする。従って、本発明では、第１及び第２の埋込拡散層を連結させることで、コレクタ領域でのシート抵抗値が低減する。

また、本発明の半導体装置は、一導電型の半導体基板と、前記半導体基板上に形成された逆導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に形成された逆導電型の第２のエピタキシャル層と、前記半導体基板と前記第１のエピタキシャル層とに渡り形成され、コレクタ領域として用いられる一導電型の第１の埋込拡散層と、前記半導体基板と前記第１のエピタキシャル層とに渡り形成され、前記半導体基板と前記一導電型の第１の埋込拡散層とを接合分離する逆導電型の埋込拡散層と、前記第１のエピタキシャル層と前記第２のエピタキシャル層とに渡り形成され、コレクタ領域として用いられる一導電型の第２の埋込拡散層と、前記第２のエピタキシャル層表面から形成され、コレクタ領域として用いられる一導電型の第１の拡散層と、前記第２のエピタキシャル層表面から形成され、ベース領域として用いられる逆導電型の拡散層と、前記逆導電型の拡散層に形成され、エミッタ領域として用いられる一導電型の第２の拡散層とを有し、前記一導電型の第１の埋込拡散層は前記半導体基板の裏面側から露出し、前記一導電型の第１の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする。従って、本発明では、縦型ＰＮＰトランジスタにおいても、金属層を用いることで、コレクタ領域でのシート抵抗値が低減する。

また、本発明の半導体装置の製造方法は、一導電型の半導体基板を準備し、前記半導体基板に逆導電型の第１の埋込拡散層を形成した後、前記半導体基板の表面上に逆導電型の第１のエピタキシャル層を形成する工程と、前記第１のエピタキシャル層上に逆導電型の第２のエピタキシャル層を形成した後、前記第２のエピタキシャル層にコレクタ領域として用いる逆導電型の第１の拡散層と、ベース領域として用いる一導電型の拡散層と、エミッタ領域として用いる逆導電型の第２の拡散層を形成する工程と、前記第２のエピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記逆導電型の第１の埋込拡散層を露出させる工程と、前記半導体基板の裏面に、前記露出した逆導電型の第１の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする。従って、本発明では、ＮＰＮトランジスタにおいて、半導体基板の裏面側を研磨し、露出した逆導電型の埋込拡散層に接続する金属層を形成する。この製造方法により、コレクタ領域のシート抵抗値を低減させることができる。

また、本発明の半導体装置の製造方法は、前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする。従って、本発明では、所望の強度を有する支持基板を用いることで、半導体基板の研磨作業、金属層及び絶縁層の形成作業を容易に実現することができる。

また、本発明の半導体装置の製造方法では、前記第１のエピタキシャル層と前記第２のエピタキシャル層とに渡り逆導電型の第２の埋込拡散層を形成し、前記逆導電型の第１の埋込拡散層と前記逆導電型の第２の埋込拡散層とを連結させる工程と、前記第２の埋込拡散層と前記逆導電型の第１の拡散層とを連結させる工程とを有することを特徴とする。従って、本発明では、第１及び第２の埋込拡散層を連結させることで、コレクタ領域でのシート抵抗値を低減させることができる。

また、本発明の半導体装置の製造方法は、一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記逆導電型の埋込拡散層により前記半導体基板と接合分離するように、前記半導体基板に一導電型の第１の埋込拡散層を形成する工程と、前記半導体基板の表面上に逆導電型の第１のエピタキシャル層を形成した後、前記第１のエピタキシャル層に一導電型の第２の埋込拡散層を形成した後、前記第１のエピタキシャル層上に逆導電型の第２のエピタキシャル層を形成する工程と、前記第２のエピタキシャル層にコレクタ領域として用いる一導電型の第１の拡散層と、ベース領域として用いる逆導電型の拡散層と、エミッタ領域として用いる一導電型の第２の拡散層を形成する工程と、前記第２のエピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記一導電型の第１の埋込拡散層を露出させる工程と、前記半導体基板の裏面に、前記露出した一導電型の第１の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする。従って、本発明では、縦型ＰＮＰトランジスタにおいても、半導体基板の裏面側を研磨し、露出した一導電型の埋込拡散層に接続する金属層を形成し、コレクタ領域のシート抵抗値を低減することができる。

本発明では、半導体基板の裏面に金属層が形成され、金属層をバイポーラトランジスタのコレクタ領域として用いている。この構造により、バイポーラトランジスタのコレクタ領域のシート抵抗値を低減できる。

また、本発明では、半導体基板の裏面に金属層を被覆するように絶縁層が形成されている。この構造により、金属層によりコレクタ領域のシート抵抗値を低減しつつ、半導体基板裏面の絶縁処理を実現できる。

また、本発明では、半導体基板をその裏面側から研磨し、バイポーラトランジスタのコレクタ領域となる拡散層を基板裏面から露出させる。露出した拡散層と接続するように基板裏面に金属層を形成する。この製造方法により、バイポーラトランジスタのコレクタ領域のシート抵抗値を低減できる。

また、本発明では、半導体基板上に２層のエピタキシャル層を形成する。このとき、１層目のエピタキシャル層の膜厚が基板を研磨する際の許容誤差として用いられる。この製造方法により、生産性を向上させることができる。

以下に、本発明の一実施の形態である半導体装置について、図１から図２を参照し、詳細に説明する。図１は、本実施の形態における半導体装置を説明するための断面図である。図２（Ａ）は、従来の実施の形態における半導体装置のパターンを説明するための上面図である。図２（Ｂ）は、本実施の形態における半導体装置のパターンを説明するための上面図である。

図１に示す如く、ＮＰＮトランジスタ１、２及び縦型ＰＮＰトランジスタ３とがＰ型の単結晶シリコン基板４にモノリシックに形成されている。例えば、ＮＰＮトランジスタ２及び縦型ＰＮＰトランジスタ３はパワー用半導体素子として用いられ、ＮＰＮトランジスタ１は制御用半導体素子として用いられる。

先ず、ＮＰＮトランジスタ１は、主に、Ｐ型の単結晶シリコン基板４と、Ｎ型のエピタキシャル層５、６と、Ｐ型の埋込拡散層７と、コレクタ領域として用いられるＮ型の埋込拡散層８と、コレクタ領域として用いられるＮ型の拡散層９と、ベース領域として用いられるＰ型の拡散層１０、１１と、エミッタ領域として用いられるＮ型の拡散層１２とから構成されている。

１層目のＮ型のエピタキシャル層５は、Ｐ型の単結晶シリコン基板４上に形成されている。そして、２層目のＮ型のエピタキシャル層６は、１層目のエピタキシャル層５上に形成されている。基板４の厚みは、例えば、２２．０（μｍ）程度である。また、１層目のエピタキシャル層５の厚みは、例えば、１０．０（μｍ）程度である。また、２層目のエピタキシャル層６の厚みは、例えば、７．０（μｍ）程度である。

Ｐ型の埋込拡散層７は、基板４と１層目のエピタキシャル層５とに渡り形成されている。そして、Ｐ型の埋込拡散層７は、ＮＰＮトランジスタ１の形成領域に渡り形成され、基板としての役割を果たしている。尚、制御用半導体素子としてＮＰＮトランジスタ１のみを図示しているが、隣接するその他の素子形成領域に制御用半導体素子が形成されている場合には、制御用半導体素子が形成されている領域に渡り、Ｐ型の埋込拡散層７が一体に形成されている場合でもよい。

Ｎ型の埋込拡散層８は、１層目のエピタキシャル層５と２層目のエピタキシャル層６とに渡り成されている。Ｎ型の埋込拡散層８は、その形成領域の一部をＰ型の埋込拡散層７と重畳させるように形成されている。Ｎ型の埋込拡散層８を形成することで、コレクタ領域でのシート抵抗値（Ｒｓ）を低減することができる。

Ｎ型の拡散層９は、２層目のエピタキシャル層６に形成されている。Ｎ型の拡散層９は、コレクタ領域として用いられる。

Ｐ型の拡散層１０、１１は、２層目のエピタキシャル層６に形成されている。Ｐ型の拡散層１０は、ベース領域として用いられ、Ｐ型の拡散層１１は、ベース引き出し領域として用いられる。Ｐ型の拡散層１１を形成することで、コンタクト抵抗を低減することができる。尚、Ｐ型の拡散層１１は形成される場合でも、形成されない場合でもよい。

Ｎ型の拡散層１２は、Ｐ型の拡散層１０に形成されている。Ｎ型の拡散層１２は、エミッタ領域として用いられる。

絶縁層１３が、２層目のエピタキシャル層６上に形成されている。絶縁層１３は、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜等により、形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングにより、絶縁層１３にコンタクトホール１４、１５、１６が形成されている。

コンタクトホール１４、１５、１６には、アルミ合金、例えば、Ａｌ−Ｓｉ膜１７が選択的に形成され、エミッタ電極１８、ベース電極１９及びコレクタ電極２０が形成されている。

次に、ＮＰＮトランジスタ２は、主に、Ｐ型の単結晶シリコン基板４と、Ｎ型のエピタキシャル層５、６と、コレクタ領域として用いられるＮ型の埋込拡散層２１、２２と、コレクタ領域として用いられるＮ型の拡散層２３、２４と、ベース領域として用いられるＰ型の拡散層２５、２６と、エミッタ領域として用いられるＮ型の拡散層２７とから構成されている。

Ｎ型の埋込拡散層２１は、基板４と１層目のエピタキシャル層５とに渡り形成されている。Ｎ型の埋込拡散層２２は、１層目のエピタキシャル層５と２層目のエピタキシャル層６とに渡り形成されている。Ｎ型の埋込拡散層２１は、その形成領域の一部をＮ型の埋込拡散層２２と重畳させている。そして、Ｎ型の埋込拡散層２１、２２は、コレクタ領域として用いられる。

Ｎ型の拡散層２３、２４は、２層目のエピタキシャル層６に形成されている。Ｎ型の拡散層２３は、コレクタ領域として用いられ、Ｎ型の拡散層２４は、コレクタ引き出し領域として用いられる。そして、Ｎ型の拡散層２３は、その形成領域の一部をＮ型の埋込拡散層２２と重畳させることで、コレクタ領域でのシート抵抗値を低減させることができる。また、Ｎ型の拡散層２４を形成することで、コンタクト抵抗を低減することができる。

Ｐ型の拡散層２５、２６は、２層目のエピタキシャル層６に形成されている。Ｐ型の拡散層２５は、ベース領域として用いられ、Ｐ型の拡散層２６は、ベース引き出し領域として用いられる。Ｐ型の拡散層２６を形成することで、コンタクト抵抗を低減することができる。尚、Ｐ型の拡散層２６は形成される場合でも、形成されない場合でもよい。

Ｎ型の拡散層２７は、Ｐ型の拡散層２５に形成されている。Ｎ型の拡散層２７は、エミッタ領域として用いられる。

絶縁層１３が、２層目のエピタキシャル層６上に形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングにより、絶縁層１３にコンタクトホール２８、２９、３０が形成されている。

コンタクトホール２８、２９、３０には、アルミ合金、例えば、Ａｌ−Ｓｉ膜３１が選択的に形成され、エミッタ電極３２、ベース電極３３及びコレクタ電極３４が形成されている。

次に、縦型ＰＮＰトランジスタ３は、主に、Ｐ型の単結晶シリコン基板４と、Ｎ型のエピタキシャル層５、６と、Ｎ型の埋込拡散層３５と、コレクタ領域として用いられるＰ型の埋込拡散層３６、３７と、Ｎ型の埋込拡散層３８、３９と、コレクタ領域として用いられるＰ型の拡散層４０、４１と、ベース領域として用いられるＮ型の拡散層４２、４３と、エミッタ領域として用いられるＰ型の拡散層４４と、Ｎ型の拡散層４５、４６から構成されている。

Ｎ型の埋込拡散層３５は、基板４と１層目のエピタキシャル層５とに渡り成されている。Ｎ型の埋込拡散層３５は、基板４とＰ型の埋込拡散層３６のそれぞれとＰＮ接合領域を形成し、基板４とＰ型の埋込拡散層３６とをＰＮ接合分離している。

Ｐ型の埋込拡散層３６は、基板４と１層目のエピタキシャル層５に渡り形成されている。そして、Ｐ型の埋込拡散層３６は、コレクタ領域として用いられる。

Ｐ型の埋込拡散層３７は、１層目のエピタキシャル層５と２層目のエピタキシャル層６に渡り形成されている。Ｐ型の埋込拡散層３７は、その形成領域の一部をＰ型の埋込拡散層３６と重畳させている。そして、Ｐ型の埋込拡散層３７は、コレクタ領域として用いられる。

Ｎ型の埋込拡散層３８、３９は、基板４と１層目のエピタキシャル層５に渡り形成されている。Ｎ型の埋込拡散層３８、３９は、Ｎ型の埋込拡散層３５と連結している。そして、Ｎ型の埋込拡散層３８、３９は、Ｐ型の埋込拡散層３６、３７を取り囲むように配置されている。

Ｐ型の拡散層４０、４１は、２層目のエピタキシャル層６に形成されている。Ｐ型の拡散層４０、４１は、Ｐ型の埋込拡散層３７と連結している。Ｐ型の拡散層４０、４１は、コレクタ領域として用いられる。

Ｎ型の拡散層４２、４３は、２層目のエピタキシャル層６に形成されている。Ｎ型の拡散層４２は、ベース領域として用いられ、Ｎ型の拡散層４３は、ベース引き出し領域として用いられる。Ｎ型の拡散層４３を形成することで、コンタクト抵抗を低減することができる。

Ｐ型の拡散層４４は、Ｎ型の拡散層４２に形成されている。Ｐ型の拡散層４４は、エミッタ領域として用いられる。

Ｎ型の拡散層４５、４６は、２層目のエピタキシャル層６に形成されている。Ｎ型の拡散層４５、４６は、Ｐ型の拡散層４０、４１を取り囲むように一環状に形成されている。Ｎ型の拡散層４５とＮ型の埋込拡散層３８とは連結し、Ｎ型の拡散層４６とＮ型の埋込拡散層３９とは連結している。つまり、Ｎ型の拡散層４５、４６が、コレクタ領域であるＰ型の拡散層４０、４１の外周を囲むように配置されることで、エピタキシャル層６表面が反転し、コレクタ電流が分離領域を介して基板４へと流れることを防止する。

絶縁層１３が、２層目のエピタキシャル層６上に形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングにより、絶縁層１３にコンタクトホール４７、４８、４９、５０が形成されている。

コンタクトホール４７、４８、４９、５０には、アルミ合金、例えば、Ａｌ−Ｓｉ膜５１が選択的に形成され、ドレイン電極５２、５３、エミッタ電極５４及びベース電極５５が形成されている。

図示したように、パワー用半導体素子として用いられるＮＰＮトランジスタ２では、Ｎ型の埋込拡散層２１が、基板４の裏面５６側まで拡散している。つまり、基板４の裏面５６側には、Ｎ型の埋込拡散層２１が露出している。そして、基板４の裏面５６側には、Ｎ型の埋込拡散層２１と直接コンタクトする金属層５７が形成されている。金属層５７は、ＮＰＮトランジスタ２のコレクタ領域として用いられる。矢印（一点鎖線）で図示したように、エミッタ領域であるＮ型の拡散層２７から注入された自由キャリア（電子）は、コレクタ領域である、２層目のＮ型のエピタキシャル層６、１層目のＮ型のエピタキシャル層５、Ｎ型の埋込拡散層２２、Ｎ型の埋込拡散層２１、金属層５７、Ｎ型の埋込拡散層２１、Ｎ型の埋込拡散層２２、Ｎ型の拡散層２３、２４の順序に通過する。

この構造により、ＮＰＮトランジスタ２のコレクタ領域でのシート抵抗値を大幅に低減することができる。具体的には、金属層５７としてアルミ（Ａｌ）膜を用い、金属層５７の膜厚を１．０（μｍ）程度とした場合、コレクタ領域でのシート抵抗値は０．０３（Ω・ｃｍ）程度となる。一方、金属層５７が形成されず、Ｎ型の埋込拡散層２１、２２のみの構造では、コレクタ領域でのシート抵抗値は１０〜１００（Ω・ｃｍ）程度となる。つまり、金属層５７を用いることで、ＮＰＮトランジスタ２のコレクタ領域でのシート抵抗値は、１／１０００程度に低減される。

尚、基板４の裏面５６には、例えば、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜５８が形成され、基板４の裏面５６の絶縁性が実現されている。この構造により、基板４の裏面５６に形成されたＰＮ接合領域からのリーク電流を低減することができる。

同様に、パワー用半導体素子として用いられる縦型ＰＮＰトランジスタ３においても、Ｐ型の埋込拡散層３６及びＮ型の埋込拡散層３５が、基板４の裏面５６側まで拡散し、基板４の裏面５６側からＰ型の埋込拡散層３６及びＮ型の埋込拡散層３５が露出している。そして、基板４の裏面５６側には、Ｐ型の埋込拡散層３６と直接コンタクトする金属層５９が形成されている。金属層５９としてアルミ膜が用いられ、金属層５９は縦型ＰＮＰトランジスタ３のコレクタ領域として用いられる。この構造により、上述したように、縦型ＰＮＰトランジスタ３のコレクタ領域でのシート抵抗値を大幅に低減することができる。

最後に、基板４の裏面５６側では、シリコン酸化膜５８を被覆するように、例えば、エポキシ樹脂６０が塗布され、エポキシ樹脂６０を接着材料として、支持基板６１が貼り合わされている。支持基板６１はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成されている。特に、支持基板６１としてシリコンウエハを用いた場合には、支持基板６１と基板４とは同一材料となる。この場合、基板４と支持基板６１は線膨張係数が同一または近似となり、温度変化による材料伸縮等の熱応力に対して、破壊耐性が強い構造となる。尚、必ずしも支持基板６１が必要であることはなく、支持基板６１を用いない場合でも機械的強度が得られる場合には、支持基板６１がない構造でもよい。

図２（Ａ）に示す如く、従来の半導体装置、例えば、ＮＰＮトランジスタでは、Ｘ軸方向にコレクタ領域として用いられるＮ型の拡散層６２が配置されている。また、Ｎ型の拡散層６２と連結し、Ｙ軸方向にＮ型の拡散層６３、６４、６５が形成されている。Ｎ型の拡散層６３、６４、６５はＸ軸方向に一定間隔で配置されている。そして、Ｎ型の拡散層６３、６４、６５間には、ベース領域として用いられるＰ型の拡散層６６、６７が配置されている。Ｐ型の拡散層６６にはエミッタ領域として用いられるＮ型の拡散層６８が配置されている。尚、Ｎ型の拡散層６８上には、エミッタ領域用のコンタクトホール６９が配置されている。Ｐ型の拡散層６６上には、ベース領域用のコンタクトホール７０が複数配置されている。

つまり、従来のＮＰＮトランジスタでは、ベース領域として用いられるＰ型の拡散層６６、６７間に、コレクタ領域として用いられるＮ型の拡散層６３、６４、６５が配置されている。この構造により、チップ内のＮＰＮトランジスタの形成領域に、コレクタ領域が広い領域に渡り配置され、コレクタ領域でのシート抵抗値の低減を図っている。そして、ＮＰＮトランジスタの形成領域の任意の領域において、ＮＰＮトランジスタの動作を実現し、チップサイズを効率的に利用し、所望の電流能力を得ることができる。

一方、図２（Ｂ）に示す如く、本実施の形態でのＮＰＮトランジスタ２では、Ｘ軸方向にコレクタ領域として用いられるＮ型の拡散層２４（図１参照）が配置されている。そして、従来の構造におけるＹ軸方向に延在するＮ型の拡散層６３、６４、６５（図２（Ａ）参照）は形成されていない。つまり、ベース領域として用いられるＰ型の拡散層２５（図１参照）の１側辺に対応してＮ型の拡散層２４が配置されている。この構造は、上述したように、コレクタ領域として金属層５７（図１参照）を用い、コレクタ領域でのシート抵抗値を大幅に低減することで実現できる。つまり、コレクタ領域用の拡散層の面積、不純物濃度等ではなく、金属層５７によりコレクタ領域でのシート抵抗値を低減する。そして、従来の構造におけるＹ軸方向に延在するＮ型の拡散層６３、６４、６５を省略することで、チップサイズは従来の構造から２割程度縮小する。この構造においても、コレクタ領域のシート抵抗値の大幅な低減により、ＮＰＮトランジスタの形成領域の任意の領域において、ＮＰＮトランジスタの動作を実現している。

尚、Ｎ型の拡散層２７（図１参照）上には、エミッタ領域用のコンタクトホール２８（図１参照）が、Ｙ軸方向に一定間隔で複数配置されている。また、Ｐ型の拡散層２６（図１参照）上には、ベース領域用のコンタクトホール２９が複数配置されている。

上述したように、本実施の形態では、金属層５７、５９が、アルミ膜から形成される場合について説明したが、この場合に限定するものではない。例えば、金属層５７、５９として、アルミ−シリコン（Ａｌ−Ｓｉ）膜、アルミ−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミ−銅（Ａｌ−Ｃｕ）膜またはチタン−チタンナイトライド−アルミ（Ｔｉ−ＴｉＮ−Ａｌ）膜を用いる場合でも、同様な効果を得ることができる。また、金属層５７、５９の膜厚も使用目的等に応じて任意の設計変更が可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

次に、本発明の一実施の形態である半導体装置の製造方法について、図３から図１３を参照し、第１実施例について詳細に説明する。図３から図１３は、本実施の形態における半導体装置の製造方法を説明するための断面図である。

先ず、図３に示す如く、Ｐ型の単結晶シリコン基板４を準備する。基板４上にＮ型の埋込拡散層２１、３５の形成領域が選択的に薄く形成されたシリコン酸化膜７１を形成する。そして、シリコン酸化膜７１をマスクとして用い、基板４の表面からＮ型不純物、例えば、リン（Ｐ）を加速電圧９０〜１１０（ｋｅＶ）、導入量１．０×１０^１３〜１．０×１０^１５（／ｃｍ^２）でイオン注入する。その後、リン（Ｐ）を熱拡散し、Ｎ型の埋込拡散層２１、３５を形成した後、シリコン酸化膜７１を除去する。尚、本実施の形態では、基板４は、例えば、６２５．０（μｍ）程度の厚みを有するものを準備するため、その厚みの一部を省略した形式で図示する。

次に、図４に示す如く、基板４上にシリコン酸化膜７２を、例えば、４５０．０（Å）程度堆積する。次に、シリコン酸化膜７２上にフォトレジスト７３を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層７、３６が形成される領域上のフォトレジスト７３に開口部を形成する。その後、基板４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１１０（ｋｅＶ）、導入量１．０×１０^１４〜１．０×１０^１６（／ｃｍ^２）でイオン注入する。そして、フォトレジスト７３を除去し、熱拡散し、Ｐ型の埋込拡散層７、３６を形成する。

次に、図５に示す如く、シリコン酸化膜７２上にフォトレジスト７４を形成し、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層７５、７６、７７が形成される領域上のフォトレジスト７４に開口部を形成する。その後、基板４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１８０（ｋｅＶ）、導入量０．５×１０^１４〜１．０×１０^１６（／ｃｍ^２）でイオン注入する。そして、フォトレジスト７４を除去し、熱拡散し、Ｐ型の埋込拡散層７５、７６、７７を形成した後、シリコン酸化膜７２を除去する。

次に、図６に示す如く、基板４を気相エピタキシャル成長装置のサセプタ上に配置し、基板４上に１層目のＮ型のエピタキシャル層５を、例えば、９．０〜１１．０（μｍ）程度形成する。気相エピタキシャル成長装置は、主に、ガス供給系、反応炉、排気系、制御系から構成されている。本実施の形態では、縦型の反応炉を用いることで、エピタキシャル層の膜厚均一性を向上させることができる。このエピタキシャル層５の形成工程における熱処理により、前記Ｐ型の埋込拡散層７、３６、７５、７６、７７及びＮ型の埋込拡散層２１、３５が熱拡散される。

次に、エピタキシャル層５上にシリコン酸化膜７８を形成した後、Ｎ型の埋込拡散層８、２２、３８、３９の形成領域上に開口部が形成されるように、シリコン酸化膜７８を選択的に除去する。そして、シリコン酸化膜７８をマスクとして用い、エピタキシャル層５の表面にＮ型不純物、例えば、アンチモン（Ｓｂ）を含む液体ソース７９を回転塗布法により塗布する。アンチモン（Ｓｂ）を熱拡散し、Ｎ型の埋込拡散層８、２２、３８、３９を形成した後、シリコン酸化膜７８、液体ソース７９を除去する。

次に、図７に示す如く、エピタキシャル層５上にシリコン酸化膜８０を形成した後、シリコン酸化膜８０上にフォトレジスト８１を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層３７、８２、８３、８４、８５が形成される領域上のフォトレジスト８１に開口部を形成する。その後、エピタキシャル層５の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１８０（ｋｅＶ）、導入量０．５×１０^１４〜１．０×１０^１６（／ｃｍ^２）でイオン注入する。そして、フォトレジスト８１を除去し、熱拡散し、Ｐ型の埋込拡散層３７、８２、８３、８４、８５を形成した後、シリコン酸化膜８０を除去する。

次に、図８に示す如く、基板４を気相エピタキシャル成長装置のサセプタ上に配置し、エピタキシャル層５上に２層目のＮ型のエピタキシャル層６を、例えば、６．０〜８．０（μｍ）程度形成する。気相エピタキシャル成長装置は、主に、ガス供給系、反応炉、排気系、制御系から構成されている。本実施の形態では、縦型の反応炉を用いることで、エピタキシャル層の膜厚均一性を向上させることができる。このエピタキシャル層６の形成工程における熱処理により、前記Ｐ型の埋込拡散層３７、８２、８３、８４、８５及びＮ型の埋込拡散層８、２２、３８、３９が熱拡散される。

次に、エピタキシャル層６上にシリコン酸化膜８６を、例えば、４５０．０（Å）程度堆積する。次に、シリコン酸化膜８６上にフォトレジスト８７を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層４２が形成される領域上のフォトレジスト８７に開口部を形成する。フォトレジスト８７をマスクとして用い、エピタキシャル層６の表面からＮ型不純物、例えば、リン（Ｐ）を加速電圧９０〜１１０（ｋｅＶ）、導入量１．０×１０^１３〜１．０×１０^１５（／ｃｍ^２）でイオン注入する。その後、フォトレジスト８７を除去し、リン（Ｐ）を熱拡散し、Ｎ型の拡散層４２を形成する。

次に、図９に示す如く、公知のフォトリソグラフィ技術を用い、順次、Ｎ型の拡散層２３、４５、４６を形成した後、シリコン酸化膜８６上にフォトレジスト８８を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層４０、４１、８９、９０、９１、９２が形成される領域上のフォトレジスト８８に開口部を形成する。その後、エピタキシャル層６の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧９０〜１８０（ｋｅＶ）、導入量０．５×１０^１４〜１．０×１０^１６（／ｃｍ^２）でイオン注入する。そして、フォトレジスト８８を除去し、熱拡散し、Ｐ型の埋込拡散層４０、４１、８９、９０、９１、９２を形成する。

次に、図１０に示す如く、公知のフォトリソグラフィ技術を用い、順次、Ｐ型の拡散層１０、２５、４４及びＰ型の拡散層１１、２６を形成した後、シリコン酸化膜８６上にフォトレジスト９３を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層９、１２、２４、２７、４３が形成される領域上のフォトレジスト９３に開口部を形成する。フォトレジスト９３をマスクとして用い、エピタキシャル層６の表面からＮ型不純物、例えば、リン（Ｐ）を加速電圧７０〜９０（ｋｅＶ）、導入量１．０×１０^２１〜１．０×１０^２２（／ｃｍ^２）でイオン注入する。その後、フォトレジスト９３を除去し、リン（Ｐ）を熱拡散し、Ｎ型の拡散層９、１２、２４、２７、４３を形成する。尚、Ｐ型の拡散層１１、２６とＮ型の拡散層９、１２、２４、２７、４３との形成順序は逆の場合でも良い。

次に、図１１に示す如く、エピタキシャル層６上に絶縁層１３として、例えば、ＰＳＧ膜等を堆積する。公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ_３またはＣＦ_４系のガスを用いたドライエッチングで、絶縁層１３にコンタクトホール１４、１５、１６、２８、２９、３０、４７、４８、４９、５０を形成する。コンタクトホール１４、１５、１６、２８、２９、３０、４７、４８、４９、５０には、アルミ合金、例えば、Ａｌ−Ｓｉ膜を選択的に形成し、コレクタ電極２０、３４、５２、５３、エミッタ電極１８、３１、５４及びベース電極１９、３３、５５を形成する。

次に、図１２に示す如く、粘着テープ９４を準備し、絶縁層１３とガラス板９５とを貼り合わせる。そして、ガラス板９５は支持基板として用いられ、次工程における研磨工程に耐える事ができる材料であれば良く、例えば、シリコンウエハやアルミ板、銅板等の金属板でも良い。

次に、ガラス板９５が底面となるように基板４をひっくり返す。そして、基板４の裏面５６側からＰ型の埋込拡散層７、３６及びＮ型の埋込拡散層２１、３５が露出するまで、例えば、ＢＧ（ＢａｃｋＧｒｉｎｄｉｎｇ）法により、基板４を研磨する。その結果、基板４の厚みは、２０．０〜２４．０（μｍ）程度となる。基板４の裏面５６側にアルミ膜を形成し、公知のフォトリソグラフィ技術を用い、アルミ膜を選択的に除去する。そして、基板４の裏面５６側にＮ型の埋込拡散層２１と直接コンタクトする金属層５７及びＰ型の埋込拡散層３６と直接コンタクトする金属層５９を形成する。その後、基板４の裏面５６側にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜５８を形成し、基板４の裏面５６側を絶縁処理する。

このとき、上述したように、基板４上には、その膜厚が、例えば、１０．０（μｍ）程度の１層目のエピタキシャル層５と、その膜厚が、例えば、７．０（μｍ）程度の２層目のエピタキシャル層６とが形成されている。そして、１層目のエピタキシャル層５の膜厚は、基板４を研磨する際の許容誤差として用いられる。その為、基板４の厚みが２２．０（μｍ）となるように研磨した際に、例えば、１０．０（μｍ）程度、膜厚のばらつきの自由度が増加する。

つまり、本実施の形態では、エピタキシャル層５の膜厚により、基板４を研磨する際の許容誤差を±７．０（μｍ）程度から±１２．０（μｍ）程度とし、生産性を向上させ、歩留まりも向上させることができる。具体的には、１５．０±７．０（μｍ）程度の規格が、２２．０±１２．０（μｍ）程度の規格となる。

次に、図１３に示す如く、シリコン酸化膜５８上にエポキシ樹脂６０を塗布し、エポキシ樹脂６０上に支持基板６１を貼り合わせる。その後、支持基板６１が底面となるように基板４をひっくり返し、ガラス板９５及び粘着テープ９４を除去し、図１に示す半導体装置が完成する。尚、支持基板６１はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成される。また、図示していないが、例えば、チップの外周部に形成された電極パッドは、絶縁層１３上に露出している。

尚、本実施の形態では、金属層５７、５９が、アルミ膜から形成される場合について説明したが、この場合に限定するものではない。例えば、金属層５７、５９として、アルミ−シリコン（Ａｌ−Ｓｉ）膜、アルミ−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミ−銅（Ａｌ−Ｃｕ）膜またはチタン−チタンナイトライド−アルミ（Ｔｉ−ＴｉＮ−Ａｌ）膜を用いる場合でも、同様な効果を得ることができる。また、金属層５７、５９の膜厚も使用目的等に応じて任意の設計変更が可能である。

また、本実施の形態では、ＮＰＮトランジスタ２と縦型ＰＮＰトランジスタ３とが同一基板上に形成される場合について説明したが、この場合に限定するものではない。例えば、ＮＰＮトランジスタ２と縦型ＰＮＰトランジスタ３とが、異なる基板に別々に形成される場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

次に、本発明の一実施の形態である半導体装置の製造方法について、図１４から図１５を参照し、第２実施例について詳細に説明する。図１４から図１５は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、上述した第１実施例の説明における図３から図１１までの半導体装置の製造方法の説明は、第２実施例においても同様であるため、上述した説明を参照し、ここではその説明を割愛する。また、図１４から図１５では、電極パッドが形成されている領域も示している。

図１４に示す如く、絶縁層１３上面から、例えば、プラズマＣＶＤ法により、シリコン窒化膜９６を略全面に堆積する。シリコン窒化膜９６上にエポキシ樹脂９７を塗布し、エポキシ樹脂９７上に支持基板９８を貼り合わせる。その後、支持基板９８が底面となるように基板４をひっくり返す。尚、支持基板９８はチップの機械的強度を増大させるために貼り合わされるため、例えば、ガラス板、シリコンウエハ、アルミ板、銅板等から構成される。

次に、基板４の裏面５６側からＰ型の埋込拡散層７、３６及びＮ型の埋込拡散層２１、３５が露出するまで、例えば、ＢＧ（ＢａｃｋＧｒｉｎｄｉｎｇ）法により、基板４を研磨する。その結果、基板４の厚みは、２０．０〜２４．０（μｍ）程度となる。基板４の裏面５６側にアルミ膜を形成し、公知のフォトリソグラフィ技術を用い、アルミ膜を選択的に除去する。そして、基板４の裏面５６側にＮ型の埋込拡散層１９と直接コンタクトする金属層５７及びＰ型の埋込拡散層３６と直接コンタクトする金属層５９を形成する。その後、基板４の裏面５６側にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜５８を形成し、基板４の裏面５６側を絶縁処理する。

図１５に示す如く、例えば、チップの外周部に位置し、実動作領域の周囲に形成された無効領域上には電極パッド９９が複数形成されている。上述したように、絶縁層１３側には支持基板９８が貼り合わされているため、電極パッド９９は、基板４の裏面５６側から露出させる。

具体的には、先ず、公知のフォトリソグラフィ技術を用い、電極パッド９９の形成領域上のシリコン酸化膜５８を除去する。次に、公知のフォトリソグラフィ技術を用い、電極パッド９９の形成領域上に開口部が形成されたエッチング保護膜（図示せず）をマスクとし、エッチングガスとして、例えば、フレオン（ＣＦ_４）を用いて、基板４の裏面５６側から基板４及びエピタキシャル層５、６をドライエッチングし、開口部１００を形成する。最後に、開口部１００を利用し、公知のフォトリソグラフィ技術を用い、電極パッド９９の形成領域上に開口部が形成されたフォトレジストをマスクとし、エッチング液として、例えば、フッ化水素酸水溶液を用いて、ウェットエッチングにより、開口部１０１を形成する。この製造方法により、基板４の裏面５６側からは、開口部１００、１０１を介して電極パッド９９が露出し、半導体装置が完成する。このとき、チップが実装基板（図示せず）上に固着される際には、例えば、支持基板９８側が実装基板の導電パターン（図示せず）と相対する。そして、開口部１００の開口面積は、ワイヤーボンディング性が考慮され決定される。

尚、本実施の形態では、金属層５７、５９が、アルミから形成される場合について説明したが、この場合に限定するものではない。例えば、金属層５５、５７として、アルミ−シリコン（Ａｌ−Ｓｉ）膜、アルミ−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミ−銅（Ａｌ−Ｃｕ）膜またはチタン−チタンナイトライド−アルミ（Ｔｉ−ＴｉＮ−Ａｌ）膜を用いる場合でも、同様な効果を得ることができる。また、金属層５７、５９の膜厚も使用目的等に応じて任意の設計変更が可能である。

本発明の実施の形態における半導体装置を説明する断面図である。（Ａ）従来の半導体装置を説明する上面図、（Ｂ）本発明の実施の形態における半導体装置を説明する上面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。本発明の実施の形態における半導体装置の製造方法を説明する断面図である。

符号の説明

１ＮＰＮトランジスタ
２ＮＰＮトランジスタ
３縦型ＰＮＰトランジスタ
４Ｐ型の単結晶シリコン基板
５Ｎ型のエピタキシャル層
６Ｎ型のエピタキシャル層
２１Ｎ型の埋込拡散層
３６Ｐ型の埋込拡散層
５７金属層
５８シリコン酸化膜
５９金属層

Claims

一導電型の半導体基板と、
前記半導体基板上に形成された逆導電型の第１のエピタキシャル層と、
前記第１のエピタキシャル層上に形成された逆導電型の第２のエピタキシャル層と、
前記半導体基板と前記第１のエピタキシャル層とに渡り形成され、コレクタ領域として用いられる逆導電型の第１の埋込拡散層と、
前記第２のエピタキシャル層表面から形成され、コレクタ領域として用いられる逆導電型の第１の拡散層と、
前記第２のエピタキシャル層表面から形成され、ベース領域として用いられる一導電型の拡散層と、
前記一導電型の拡散層に形成され、エミッタ領域として用いられる逆導電型の第２の拡散層とを有し、
前記逆導電型の第１の埋込拡散層は前記半導体基板の裏面側から露出し、前記逆導電型の第１の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする半導体装置。
前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記逆導電型の第１の埋込拡散層とのみ電気的に接続していることを特徴とする請求項１に記載の半導体装置。
前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
前記第１のエピタキシャル層と前記第２のエピタキシャル層とに渡り、コレクタ領域として用いられる逆導電型の第２の埋込拡散層が形成され、前記逆導電型の第２の埋込拡散層は、前記逆導電型の第１の埋込拡散層及び前記逆導電型の第１の拡散層と連結していることを特徴とする請求項１に記載の半導体装置。
一導電型の半導体基板と、
前記半導体基板上に形成された逆導電型の第１のエピタキシャル層と、
前記第１のエピタキシャル層上に形成された逆導電型の第２のエピタキシャル層と、
前記半導体基板と前記第１のエピタキシャル層とに渡り形成され、コレクタ領域として用いられる一導電型の第１の埋込拡散層と、
前記半導体基板と前記第１のエピタキシャル層とに渡り形成され、前記半導体基板と前記一導電型の第１の埋込拡散層とを接合分離する逆導電型の埋込拡散層と、
前記第１のエピタキシャル層と前記第２のエピタキシャル層とに渡り形成され、コレクタ領域として用いられる一導電型の第２の埋込拡散層と、
前記第２のエピタキシャル層表面から形成され、コレクタ領域として用いられる一導電型の第１の拡散層と、
前記第２のエピタキシャル層表面から形成され、ベース領域として用いられる逆導電型の拡散層と、
前記逆導電型の拡散層に形成され、エミッタ領域として用いられる一導電型の第２の拡散層とを有し、
前記一導電型の第１の埋込拡散層は前記半導体基板の裏面側から露出し、前記一導電型の第１の埋込拡散層の露出領域と接続するように、前記半導体基板の裏面に金属層が形成されていることを特徴とする半導体装置。
前記半導体基板の裏面には前記金属層を覆うように絶縁層が形成され、前記金属層は前記一導電型の第１の埋込拡散層とのみ電気的に接続していることを特徴とする請求項５に記載の半導体装置。
前記金属層は、アルミ膜、アルミ−シリコン膜、アルミ−シリコン−銅膜、アルミ−銅膜またはチタン−チタンナイトライド−アルミ膜から形成されていることを特徴とする請求項５または請求項６に記載の半導体装置。
一導電型の半導体基板を準備し、前記半導体基板に逆導電型の第１の埋込拡散層を形成した後、前記半導体基板の表面上に逆導電型の第１のエピタキシャル層を形成する工程と、
前記第１のエピタキシャル層上に逆導電型の第２のエピタキシャル層を形成した後、前記第２のエピタキシャル層にコレクタ領域として用いる逆導電型の第１の拡散層と、ベース領域として用いる一導電型の拡散層と、エミッタ領域として用いる逆導電型の第２の拡散層を形成する工程と、
前記第２のエピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記逆導電型の第１の埋込拡散層を露出させる工程と、
前記半導体基板の裏面に、前記露出した逆導電型の第１の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする半導体装置の製造方法。
前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする請求項８に記載の半導体装置の製造方法。
前記第１のエピタキシャル層と前記第２のエピタキシャル層とに渡り逆導電型の第２の埋込拡散層を形成し、前記逆導電型の第１の埋込拡散層と前記逆導電型の第２の埋込拡散層とを連結させる工程と、
前記第２の埋込拡散層と前記逆導電型の第１の拡散層とを連結させる工程とを有することを特徴とする請求項８に記載の半導体装置の製造方法。
一導電型の半導体基板を準備し、前記半導体基板に逆導電型の埋込拡散層を形成した後、前記逆導電型の埋込拡散層により前記半導体基板と接合分離するように、前記半導体基板に一導電型の第１の埋込拡散層を形成する工程と、
前記半導体基板の表面上に逆導電型の第１のエピタキシャル層を形成した後、前記第１のエピタキシャル層に一導電型の第２の埋込拡散層を形成した後、前記第１のエピタキシャル層上に逆導電型の第２のエピタキシャル層を形成する工程と、
前記第２のエピタキシャル層にコレクタ領域として用いる一導電型の第１の拡散層と、ベース領域として用いる逆導電型の拡散層と、エミッタ領域として用いる一導電型の第２の拡散層を形成する工程と、
前記第２のエピタキシャル層表面に支持基板を貼り合わせた後、前記半導体基板の裏面側から研磨し、前記半導体基板の裏面から前記一導電型の第１の埋込拡散層を露出させる工程と、
前記半導体基板の裏面に、前記露出した一導電型の第１の埋込拡散層と接続する金属層を形成し、前記半導体基板の裏面側に絶縁層を形成した後、前記支持基板を剥離する工程とを有することを特徴とする半導体装置の製造方法。
前記支持基板として、半導体ウエハ、ガラス板または金属板を用いることを特徴とする請求項１１に記載の半導体装置の製造方法。