JP2007165369A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007165369A
JP2007165369A JP2005356008A JP2005356008A JP2007165369A JP 2007165369 A JP2007165369 A JP 2007165369A JP 2005356008 A JP2005356008 A JP 2005356008A JP 2005356008 A JP2005356008 A JP 2005356008A JP 2007165369 A JP2007165369 A JP 2007165369A
Authority
JP
Japan
Prior art keywords
conductivity type
diffusion layer
layer
type
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005356008A
Other languages
English (en)
Other versions
JP5261640B2 (ja
Inventor
Mitsuru Soma
充 相馬
Hirotsugu Hata
博嗣 畑
Minoru Akaishi
実 赤石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005356008A priority Critical patent/JP5261640B2/ja
Priority to TW095142021A priority patent/TWI324826B/zh
Priority to KR1020060120435A priority patent/KR100779005B1/ko
Priority to CN200610164045A priority patent/CN100585857C/zh
Priority to US11/635,812 priority patent/US7560797B2/en
Publication of JP2007165369A publication Critical patent/JP2007165369A/ja
Application granted granted Critical
Publication of JP5261640B2 publication Critical patent/JP5261640B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】従来の半導体装置では、分離領域を構成するＰ型の埋込拡散層の横方向拡散幅が広がる等により、所望の耐圧特性を得難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板６上に２層のエピタキシャル層７、８が形成され、エピタキシャル層８はエピタキシャル層７よりも高不純物濃度である。エピタキシャル層７、８は、分離領域３、４、５により複数の素子形成領域に区分され、素子形成領域の１つには、ＮＰＮトランジスタ１が形成されている。そして、ＮＰＮトランジスタ１のベース領域として用いられるＰ型の拡散層１２とＰ型の分離領域３との間にはＮ型の拡散層１４が形成されている。この構造により、ベース領域−分離領域間がショートし難くなり、ＮＰＮトランジスタ１の耐圧特性を向上させることができる。
【選択図】図１

Description

本発明は、耐圧特性を維持しつつ、デバイスサイズを縮小する半導体装置及びその製造方法に関する。
従来の半導体装置の一実施例として、下記のＮＰＮトランジスタ６１の構造が知られている。図９に示す如く、Ｐ型の半導体基板６２上には、Ｎ型のエピタキシャル層６３が形成されている。エピタキシャル層６３には、基板６２表面から上下方向（深さ方向）に拡散するＰ型の埋込拡散層６４、６５とエピタキシャル層６３表面から拡散するＰ型の拡散層６６、６７とが形成されている。そして、エピタキシャル層６３は、Ｐ型の埋込拡散層６４、６５とＰ型の拡散層６６、６７とが連結してなる分離領域６８、６９により、複数の素子形成領域に区分されている。素子形成領域の１つには、例えば、ＮＰＮトランジスタ６１が形成されている。ＮＰＮトランジスタ６１は、主に、コレクタ領域として用いられるＮ型の埋込拡散層７０及びＮ型の拡散層７１、ベース領域として用いられるＰ型の拡散層７２及びエミッタ領域として用いられるＮ型の拡散層７３から形成されている（例えば、特許文献１参照。）。
特開平９−２８３６４６号公報（第３−４、６頁、第１、５−７図）
上述したように、従来の半導体装置では、半導体基板６２上にエピタキシャル層６３が形成されている。分離領域６８、６９により区画されたエピタキシャル層６３にはＮＰＮトランジスタ６１が形成されている。そして、エピタキシャル層６３はＮ型の低不純物濃度領域である。この構造により、Ｐ型の埋込拡散層６４やＰ型の拡散層７２の形成領域がずれることで、両拡散層６４、７２間の離間距離Ｌ２が短くなり、空乏層の広がる領域が狭くなる。そして、ＮＰＮトランジスタ６１では、ベース領域−分離領域間がショートし易くなり、所望の耐圧特性が得難いという問題がある。また、離間距離Ｌ２のばらつきにより、ＮＰＮトランジスタ６１の耐圧特性が安定しないという問題がある。
また、従来の半導体装置では、エピタキシャル層６３の膜厚は、ＮＰＮトランジスタ６１等の耐圧が考慮され決められる。例えば、パワー用の半導体素子と制御用の半導体素子とが、同一の半導体基板６２にモノリシックに形成される場合には、パワー用半導体素子の耐圧特性に応じて、エピタキシャル層６３の膜厚が決められる。そして、分離領域６８、６９を構成するＰ型の埋込拡散層６４、６５は、基板６２表面からエピタキシャル層６３へと這い上がっている。一方、分離領域６８、６９を構成するＰ型の拡散層６６、６７は、エピタキシャル層６３表面から這い下がっている。この構造により、Ｐ型の埋込拡散層６４、６５は、その這い上がり幅に応じて、その横方向拡散幅Ｗ４、Ｗ５も広がってしまう。そして、ＮＰＮトランジスタ６１の所望の耐圧を実現するためには、Ｐ型の拡散層７２と分離領域６８のＰ型の埋込拡散層６４との離間距離Ｌ２が一定の幅以上であることが必要となる。そのため、Ｐ型の埋込拡散層６４、６５の横方向拡散幅Ｗ４、Ｗ５が広がることで、ＮＰＮトランジスタ６１のデバイスサイズを縮小し難いという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、一導電型の半導体基板と、前記半導体基板上に形成された逆導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に形成された逆導電型の第２のエピタキシャル層と、前記第１及び第２のエピタキシャル層を複数の素子形成領域に区分する一導電型の分離領域と、前記半導体基板と前記第１のエピタキシャル層とに渡り形成された逆導電型の埋込拡散層と、前記第２のエピタキシャル層に形成され、コレクタ領域として用いられる逆導電型の第１の拡散層と、前記第２のエピタキシャル層に形成され、ベース領域として用いられる一導電型の第１の拡散層と、前記一導電型の第１の拡散層に形成され、エミッタ領域として用いられる逆導電型の第２の拡散層とを有し、前記第２のエピタキシャル層には、前記分離領域と前記一導電型の第１の拡散層との間に逆導電型の第３の拡散層が形成され、前記第２のエピタキシャル層は、前記第１のエピタキシャル層よりも不純物濃度が高濃度であることを特徴とする。従って、本発明では、第２のエピタキシャル層の不純物濃度を高くし、ベース領域−分離領域間がショートし難くすることで、耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記一導電型の第１の拡散層は、前記逆導電型の第１の拡散層と、前記逆導電型の第３の拡散層とにより囲まれていることを特徴とする。従って、本発明では、逆導電型の拡散層が、一導電型のベース領域の周囲を囲んでいる。この構造により、ベース領域−分離領域間がショートし難くすることで、耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記分離領域を構成し、前記第１のエピタキシャル層表面から形成され、前記半導体基板と連結する一導電型の埋込拡散層と、前記分離領域を構成し、前記第２のエピタキシャル層表面から形成され、前記一導電型の埋込拡散層と連結する一導電型の第２の拡散層とを有することを特徴とする。従って、本発明では、分離領域を構成する一導電型の埋込拡散層の横方向拡散が抑えられ、デバイスサイズを縮小することができる。
また、本発明の半導体装置の製造方法では、一導電型の半導体基板を準備し、前記半導体基板に逆導電型の第１の埋込拡散層及び逆導電型の第２の埋込拡散層を形成した後、前記半導体基板上に逆導電型の第１のエピタキシャル層を形成する工程と、前記第１のエピタキシャル層の所望の領域に一導電型の不純物をイオン注入した後、前記第１のエピタキシャル層上に逆導電型の第２のエピタキシャル層を形成し、前記第１及び第２のエピタキシャル層に渡り一導電型の埋込拡散層を形成する工程と、前記第２のエピタキシャル層にコレクタ領域として用いられる逆導電型の第１の拡散層を形成する工程と、前記第２のエピタキシャル層にベース領域として用いられる一導電型の第１の拡散層を形成する工程と、前記一導電型の第１の拡散層にエミッタ領域として用いられる逆導電型の第２の拡散層を形成する工程と、前記第２のエピタキシャル層に前記一導電型の埋込拡散層と連結する一導電型の第２の拡散層を形成する工程と、前記第２のエピタキシャル層に前記一導電型の第１の拡散層と前記一導電型の第２の拡散層との間に配置される逆導電型の第３の拡散層と、バックゲート領域として用いられる逆導電型の第４の拡散層とを同一のイオン注入工程で形成する工程と、前記逆導電型の第４の拡散層にソース領域として用いられる一導電型の第３の拡散層及びドレイン領域として用いられる一導電型の第４の拡散層とを形成する工程とを有することを特徴とする。従って、本発明では、耐圧特性を向上させる逆導電型の第３の拡散層とバックゲート領域として用いる逆導電型の第４の拡散層とを同一工程で形成する。この製造方法より、マスク枚数を低減でき、製造コストを抑えることができる。
また、本発明の半導体装置の製造方法では、前記第２のエピタキシャル層の不純物濃度が、前記第１のエピタキシャル層の不純物濃度よりも高濃度となるように、前記第２のエピタキシャル層を形成することを特徴とする。従って、本発明では、第２のエピタキシャル層の不純物濃度を高くし、ベース領域−分離領域間がショートし難くすることで、耐圧特性を向上させることができる。
また、本発明の半導体装置の製造方法では、前記第２のエピタキシャル層を形成した後、前記一導電型の埋込拡散層を拡散するための熱拡散工程を行うことなく、前記一導電型の第２の拡散層を形成するためのイオン注入工程を行うことを特徴とする。従って、本発明では、一導電型の埋込拡散層専用の熱拡散工程が省略できるように、第１のエピタキシャル層の膜厚を調整することで、一導電型の埋込拡散層の横方向拡散幅を抑えることができる。
また、本発明の半導体装置の製造方法では、前記第２のエピタキシャル層にＬＯＣＯＳ酸化膜を形成した後、前記ＬＯＣＯＳ酸化膜上から前記一導電型の第２の拡散層を形成する一導電型の不純物をイオン注入することを特徴とする。従って、本発明では、一導電型の第２の拡散層の形成領域での結晶欠陥を低減することができる。
本発明では、ベース領域が形成されているエピタキシャル層の不純物濃度は、下層のエピタキシャル層の不純物濃度よりも高濃度である。この構造により、ベース領域−分離領域間がショートし難い構造となり、ＮＰＮトランジスタの耐圧特性を向上させることができる。
また、本発明では、ＮＰＮトランジスタのベース領域と分離領域との間にＮ型の拡散層が形成されている。この構造により、ベース領域−分離領域間がショートし難い構造となり、ＮＰＮトランジスタの耐圧特性を向上させることができる。
また、本発明では、基板上に２層のエピタキシャル層が形成されている。分離領域を構成する埋込拡散層は１層目のエピタキシャル層表面から拡散している。この構造により、埋込拡散層の横方向拡散幅が狭められ、デバイスサイズを縮小することができる。
また、本発明では、ＮＰＮトランジスタの耐圧特性を向上させるＮ型の拡散層とＰチャネル型ＭＯＳトランジスタのバックゲート領域であるＮ型の拡散層とを同一工程で形成する。この製造方法により、マスク枚数が削減でき、製造コストを低減できる。
また、本発明では、１層目のエピタキシャル層表面から分離領域を構成する埋込拡散層を形成し、当該埋込拡散層を拡散させる専用の拡散工程を有していない。この製造方法により、埋込拡散層の横方向拡散幅が狭められ、デバイスサイズを縮小することができる。
また、本発明では、ＬＯＣＯＳ酸化膜を形成した後、分離領域を構成する拡散層を形成する。この製造方法により、拡散層の形成領域表面及びその近傍領域に発生する結晶欠陥を低減できる。
以下に、本発明の一実施の形態である半導体装置について、図１〜図２を参照し詳細に説明する。図１は、本実施の形態の半導体装置を説明するための断面図である。図２は、本実施の形態である半導体装置の耐圧特性を説明するための図である。
図１に示す如く、分離領域３、４、５で区画された１つの素子形成領域にはＮＰＮトランジスタ１が形成され、別の素子形成領域にはＰチャネル型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ２が形成されている。尚、図示していないが、その他の素子形成領域にはＮチャネル型ＭＯＳトランジスタ、ＰＮＰトランジスタ等が形成されている。
図示したように、ＮＰＮトランジスタ１は、主に、Ｐ型の単結晶シリコン基板６と、Ｎ型のエピタキシャル層７、８と、コレクタ領域として用いられるＮ型の埋込拡散層９、１０と、コレクタ領域として用いられるＮ型の拡散層１１と、ベース領域として用いられるＰ型の拡散層１２と、エミッタ領域として用いられるＮ型の拡散層１３と、Ｎ型の拡散層１４とから構成されている。
Ｎ型のエピタキシャル層７、８は、Ｐ型の単結晶シリコン基板６上に形成されている。つまり、基板６上には、２層のエピタキシャル層７、８が積層されている。１層目のエピタキシャル層７は、例えば、その膜厚が０．６〜１．０（μｍ）程度となり、比抵抗値が１．２５（Ω・ｃｍ）程度となるように形成されている。一方、２層目のエピタキシャル層８は、例えば、その膜厚が１．０〜１．５（μｍ）程度となり、比抵抗値が０．５０（Ω・ｃｍ）程度となるように形成されている。
Ｎ型の埋込拡散層９は、基板６と１層目のエピタキシャル層７とに渡り形成されている。また、Ｎ型の埋込拡散層１０は、１層目のエピタキシャル層７と２層目のエピタキシャル層８とに渡り形成されている。そして、Ｎ型の埋込拡散層１０は、Ｎ型の埋込拡散層９と連結している。
Ｎ型の拡散層１１は、２層目のエピタキシャル層８に形成されている。Ｎ型の拡散層１１は、Ｎ型の埋込拡散層１０と連結している。そして、Ｎ型の埋込拡散層９、１０及びＮ型の拡散層１１は、ＮＰＮトランジスタ１のコレクタ領域として用いられている。
Ｐ型の拡散層１２は、２層目のエピタキシャル層８に形成され、ベース領域として用いられている。
Ｎ型の拡散層１３は、Ｐ型の拡散層１２に形成され、エミッタ領域として用いられている。
Ｎ型の拡散層１４は、２層目のエピタキシャル層８に形成されている。Ｎ型の拡散層１４は、Ｐ型の拡散層１２と分離領域３との間であり、Ｎ型の拡散層１１が配置されていない領域に配置されている。そして、Ｎ型の拡散層１４は、Ｐ型の拡散層１２の周囲を囲むように一環状に配置される場合でもよい。
ＬＯＣＯＳ酸化膜１５、１６、１７が、２層目のエピタキシャル層８に形成されている。ＬＯＣＯＳ酸化膜１５、１６、１７の平坦部では、その膜厚が、例えば、３０００〜１００００Å程度となる。ＬＯＣＯＳ酸化膜１５、１７の下方には、Ｐ型の分離領域３、４が形成されている。
絶縁層１８が、２層目のエピタキシャル層８上面に形成されている。絶縁層１８は、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜及びＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等により、形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、絶縁層１８にコンタクトホール１９、２０、２１が形成されている。
コンタクトホール１９、２０、２１には、例えば、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るアルミ合金膜２２が選択的に形成され、エミッタ電極２３、ベース電極２４及びコレクタ電極２５が形成されている。
一方、Ｐチャネル型ＭＯＳトランジスタ２は、主に、Ｐ型の単結晶シリコン基板６と、Ｎ型のエピタキシャル層７、８と、Ｎ型の埋込拡散層２６と、バックゲート領域として用いられるＮ型の拡散層２７、２８と、ソース領域として用いられるＰ型の拡散層２９、３１と、ドレイン領域として用いられるＰ型の拡散層３０、３２と、ゲート電極３３とから構成されている。
Ｎ型のエピタキシャル層７、８は、Ｐ型の単結晶シリコン基板６上に形成されている。
Ｎ型の埋込拡散層２６は、基板６と１層目のエピタキシャル層７とに渡り形成されている。
Ｎ型の拡散層２７が、２層目のエピタキシャル層８に形成されている。Ｎ型の拡散層２７には、その形成領域を重畳させるように、Ｎ型の拡散層２８が形成されている。Ｎ型の拡散層２８は、バックゲート引き出し領域として用いられている。
Ｐ型の拡散層２９、３０が、Ｎ型の拡散層２７に形成されている。Ｐ型の拡散層２９は、ソース領域として用いられる。Ｐ型の拡散層３０は、ドレイン領域として用いられる。Ｐ型の拡散層２９にはＰ型の拡散層３１が形成され、Ｐ型の拡散層３０にはＰ型の拡散層３２が形成されている。この構造により、ドレイン領域はＤＤＤ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ）構造となる。そして、Ｐ型の拡散層２９、３０間に位置するＮ型の拡散層２７は、チャネル領域として用いられる。チャネル領域上方のエピタキシャル層８上面にはゲート酸化膜３４が形成されている。
ゲート電極３３は、ゲート酸化膜３４上面に形成されている。ゲート電極３３は、例えば、ポリシリコン膜とタングステンシリサイド膜とにより所望の膜厚となるように形成されている。図示していないが、タングステンシリサイド膜の上面にシリコン酸化膜が形成されている。
ＬＯＣＯＳ酸化膜１７、３５、３６が、２層目のエピタキシャル層８に形成されている。
絶縁層１８が、２層目のエピタキシャル層８上面に形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、絶縁層１８にコンタクトホール３７、３８、３９が形成されている。
コンタクトホール３７、３８、３９には、例えば、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るアルミ合金膜４０が選択的に形成され、ドレイン電極４１、ソース電極４２及びバックゲート電極４３が形成されている。
本実施の形態では、上述したように、２層目のエピタキシャル層８は、１層目のエピタキシャル層７よりも不純物濃度が高くなるように形成される。この構造により、Ｐ型の拡散層１２とＮ型のエピタキシャル層８とのＰＮ接合領域から広がる空乏層に関し、Ｎ型のエピタキシャル層７、８側に広がる空乏層が、Ｎ型のエピタキシャル層８により広がり難くなる。同様に、Ｐ型の分離領域３とＮ型のエピタキシャル層７、８とのＰＮ接合領域から広がる空乏層も、Ｎ型のエピタキシャル層８により広がり難くなる。そして、上記空乏層の広がりをＮ型のエピタキシャル層８の不純物濃度により調整することで、ベース領域−分離領域間がショートし難くなり、ＮＰＮトランジスタ１の耐圧特性を向上させることができる。
また、本実施の形態では、ＬＯＣＯＳ酸化膜１５下方のエピタキシャル層８にＮ型の拡散層１４を形成している。Ｎ型の拡散層１４は、ベース領域として用いられるＰ型の拡散層１２とＰ型の分離領域３との間に配置されている。Ｎ型の拡散層１４が配置されることで、Ｐ型の拡散層１２とＰ型の分離領域３との間のエピタキシャル層８の不純物濃度が、更に、高くなる。この構造により、Ｐ型の拡散層１２とＮ型のエピタキシャル層８とのＰＮ接合領域から広がる空乏層に関し、Ｎ型のエピタキシャル層７、８側に広がる空乏層が、Ｎ型の拡散層１４及びＮ型のエピタキシャル層８により広がり難くなる。同様に、Ｐ型の分離領域３とＮ型のエピタキシャル層７、８とのＰＮ接合領域から広がる空乏層も、Ｎ型の拡散層１４及びＮ型のエピタキシャル層８により広がり難くなる。そして、上記空乏層の広がりをＮ型の拡散層１４及びＮ型のエピタキシャル層８の不純物濃度により調整することで、ベース領域−分離領域間がショートし難くなり、ＮＰＮトランジスタ１の耐圧特性を向上させることができる。さらに、Ｎ型の拡散層１４を形成することで、例えば、ＬＯＣＯＳ酸化膜１５上に形成された配線層の影響により、エピタキシャル層８表面が反転し、ベース領域−分離領域間がショートすることを防止できる。
図２では、横軸はベース領域（Ｐ型の拡散層１２）と分離領域３との離間距離Ｌ１を示し、縦軸はＮＰＮトランジスタ１の耐圧特性を示している。そして、実線は、２層目のエピタキシャル層８が高不純物濃度であり、Ｎ型の拡散層１４が形成されている構造を示している。点線は、２層目のエピタキシャル層８が高不純物濃度であり、Ｎ型の拡散層１４が形成されていない構造を示している。一点鎖線は、２層目のエピタキシャル層が低不純物濃度であり、Ｎ型の拡散層１４が形成されていない構造を示している。尚、離間距離Ｌ１は、ＮＰＮトランジスタ１の耐圧特性に影響を与えるＰ型の拡散層１２とＰ型の分離領域３との距離とする。
実線が示すように、離間距離Ｌ１が１．０（μｍ）程度までは、離間距離Ｌ１が長くなる程、ＮＰＮトランジスタ１の耐圧特性は向上している。そして、離間距離Ｌ１が１．０（μｍ）程度以降では、ＮＰＮトランジスタ１の耐圧は１５．０（Ｖ）程度で安定している。つまり、ＮＰＮトランジスタ１では、２層目のエピタキシャル層８を高不純物濃度とし、Ｎ型の拡散層１４を形成することで、離間距離Ｌ１の影響が少なく、その耐圧特性を安定させることができる。
一方、点線が示すように、離間距離Ｌ１が１．０（μｍ）程度までは、離間距離Ｌ１が長くなる程、ＮＰＮトランジスタ１の耐圧特性は向上している。そして、離間距離Ｌ１が１．０（μｍ）程度以降では、ＮＰＮトランジスタ１の耐圧は１８．０（Ｖ）程度で安定している。つまり、ＮＰＮトランジスタ１では、２層目のエピタキシャル層８を高不純物濃度とすることで、その耐圧特性を安定させることができる。しかしながら、実線の構造と比較すると、離間距離Ｌ１が１．０（μｍ）程度までは、離間距離Ｌ１の影響を受けやすい。そのため、離間距離Ｌ１が１．０（μｍ）程度までは、Ｎ型の拡散層１４を配置することで、ＮＰＮトランジスタ１の耐圧特性が安定することがわかる。
また、一点鎖線が示すように、２層目のエピタキシャル層８が低不純物濃度で形成され、Ｎ型の拡散層１４が形成されない場合には、離間距離Ｌ１が長くなる程、ＮＰＮトランジスタ１の耐圧特性は向上する。しかしながら、実線や点線の場合と比較すると、ＮＰＮトランジスタ１の耐圧特性は安定しないことがわかる。
更に、本実施の形態では、分離領域３、４、５は、１層目のエピタキシャル層７表面から拡散するＰ型の埋込拡散層４４、４５、４６と、２層目のエピタキシャル層８表面から拡散するＰ型の拡散層４７、４８、４９とが連結し、形成されている。そして、Ｐ型の埋込拡散層４４、４５、４６は、基板６と連結している。
ここで、ＮＰＮトランジスタ１の耐圧特性によって異なるが、例えば、エピタキシャル層７、８の膜厚が、合計で２．１（μｍ）程度となる場合について説明する。１層目のエピタキシャル層７の膜厚を０．６（μｍ）程度とし、２層目のエピタキシャル層８の膜厚を１．５（μｍ）程度とする。この場合には、Ｐ型の埋込拡散層４４、４５、４６は、エピタキシャル層７側へと０．６（μｍ）程度這い上がる。そして、Ｐ型の埋込拡散層４４、４５、４６の横方向拡散幅Ｗ１、Ｗ２、Ｗ３は、０．４８（μｍ）程度となる。これは、エピタキシャル層の結晶状態等によっても異なるが、拡散層の横方向拡散幅は、拡散層の這い上がり幅（あるいは、這い下がり幅）に対して約０．８倍程度となるからである。
一方、図９を用いて説明したように、従来の構造において、基板６２上にその膜厚が２．１（μｍ）となる１層のエピタキシャル層６３が堆積されている場合を考える。この場合には、基板６２表面からＰ型の埋込拡散層６４、６５を拡散させるため、Ｐ型の埋込拡散層６４、６５は、エピタキシャル層６３側へと１．２（μｍ）程度這い上がる。そして、Ｐ型の埋込拡散層６４、６５の横方向拡散幅Ｗ４、Ｗ５は、上記の場合と同様に、０．９６（μｍ）程度となる。
つまり、図１に示すＰ型の埋込拡散層４４、４５、４６が、１層目のエピタキシャル層７表面から上下方向（深さ方向）に拡散することで、その拡散幅を抑制し、横方向拡散幅Ｗ１、Ｗ２、Ｗ３を狭くできる。そして、従来の構造と同様に、Ｐ型の拡散層１２とＰ型の分離領域３との離間距離Ｌ１においては、ＮＰＮトランジスタ１の耐圧特性に応じて、一定幅が必要である。しかしながら、Ｐ型の埋込拡散層４４、４５、４６の横方向拡散幅Ｗ１、Ｗ２、Ｗ３を狭めることで、ＮＰＮトランジスタ１のデバイスサイズを縮小することができる。
更に、図２を用いて上述したように、Ｎ型の拡散層１４を形成し、Ｎ型のエピタキシャル層８を高不純物濃度とすることで、耐圧特性を維持しつつ離間距離Ｌ１を短くすることもでき、ＮＰＮトランジスタ１のデバイスサイズを縮小することもできる。
尚、本実施の形態では、Ｎ型の拡散層１４の配置領域は、ＮＰＮトランジスタ１の耐圧特性に応じて種々の設計変更が可能である。例えば、Ｐ型の拡散層１２とＰ型の分離領域３、４との間にＮ型の拡散層１１が配置されている領域には、Ｎ型の拡散層１４は必ずしも配置される必要はない。また、Ｐ型の拡散層１２とＰ型の分離領域３、４との離間距離Ｌ１により、所望の耐圧特性が確保される領域にも、Ｎ型の拡散層１４は必ずしも配置される必要はない。つまり、Ｐ型の拡散層１２とＰ型の分離領域３、４との間にＮ型の拡散層１１が形成されていない領域であり、Ｐ型の拡散層１２とＰ型の分離領域３、４との離間距離Ｌ１が短い領域には、少なくともＮ型の拡散層１４が配置されればよい。
また、本実施の形態では、基板６上に２層のエピタキシャル層７、８が形成されている場合について説明したが、この場合に限定するものではない。例えば、基板上に３層以上の複数のエピタキシャル層が積層されている場合においても、ベース領域と分離領域との間にＮ型の拡散層を形成することで、同様な効果を得ることができる。また、ベース領域が形成されるＮ型のエピタキシャル層を高不純物濃度とすることで、同様な効果を得ることができる。
また、図１に示したように、点線は基板６と１層目のエピタキシャル層７の境界領域を示している。上述したように、基板６はＰ型不純物を含有しており、エピタキシャル層７には基板６から這い上がったＰ型の拡散領域が形成されている。この構造により、Ｐ型の埋込拡散層４４、４５、４６は上記Ｐ型の拡散領域と連結することで、Ｐ型の埋込拡散層４４、４５、４６の横方向拡散幅Ｗ１、Ｗ２、Ｗ３は、更に、抑制される。そして、ＮＰＮトランジスタ１のデバイスサイズも、更に、縮小される。
また、本実施の形態では、前記１層目のエピタキシャル層７表面からＰ型の埋込拡散層４４、４５、４６を拡散させ、前記２層目のエピタキシャル層８表面からＰ型の拡散層４７、４８、４９を拡散させて分離領域３、４、５を形成する場合について説明したが、この場合に限定するものではない。例えば、更に、基板６表面からＰ型の埋込拡散層を形成し、Ｐ型の埋込拡散層４４、４５、４６とＰ型の拡散層４７、４８、４９とにより分離領域３、４、５を形成する場合でもよい。この場合には、Ｐ型の埋込拡散層４４、４５、４６の横方向拡散幅Ｗ１、Ｗ２、Ｗ３を、更に、狭めることができる。
次に、本発明の一実施の形態である半導体装置の製造方法について、図３〜図８を参照し、詳細に説明する。図３〜図８は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
先ず、図３に示す如く、Ｐ型の単結晶シリコン基板６を準備する。基板６上にシリコン酸化膜５０を形成し、Ｎ型の埋込拡散層９、２６の形成領域上に開口部が形成されるように、シリコン酸化膜５０を選択的に除去する。そして、シリコン酸化膜５０をマスクとして用い、基板６の表面にＮ型不純物、例えば、アンチモン（Ｓｂ）を含む液体ソース５１を回転塗布法により塗布する。その後、アンチモン（Ｓｂ）を熱拡散し、Ｎ型の埋込拡散層９、２６を形成した後、シリコン酸化膜５０及び液体ソース５１を除去する。
次に、図４に示す如く、基板６を気相エピタキシャル成長装置のサセプタ上に配置し、基板６上にＮ型のエピタキシャル層７を形成する。このとき、例えば、その膜厚が０．６〜１．０（μｍ）程度となり、比抵抗値が１．２５（Ω・ｃｍ）程度となるように、エピタキシャル層７を形成する。このエピタキシャル層７の形成工程における熱処理により、前記Ｎ型の埋込拡散層９、２６が熱拡散される。そして、エピタキシャル層７上にシリコン酸化膜５２を形成し、後述するＮ型の埋込拡散層１０の形成領域上に開口部を有するフォトレジスト（図示せず）をマスクとして、例えば、イオン注入法により、Ｎ型の埋込拡散層１０を形成する。尚、このＮ型の埋込拡散層１０の形成工程は省略されるものであっても良い。
ここで、気相エピタキシャル成長装置は、主に、ガス供給系、反応炉、排気系、制御系から構成されている。本実施の形態では、枚葉型の反応炉を用いることで、生産性、エピタキシャル層の膜厚均一性を向上させることができる。
次に、シリコン酸化膜５２上にフォトレジスト５３を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層４４、４５、４６が形成される領域上のフォトレジスト５３に開口部を形成する。その後、エピタキシャル層７の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧１８０〜２００（ｋｅＶ）、導入量１．０×１０１２〜１．０×１０１４（／ｃｍ２）でイオン注入する。尚、本実施の形態では、イオン注入されたＰ型の埋込拡散層４４、４５、４６の不純物濃度ピークは、前記エピタキシャル層７の表面からおよそ０．２〜０．３（μｍ）の深さ位置である。更に言えば、このイオン注入による不純物濃度ピーク位置をイオン注入の加速電圧を任意に変更することで任意に調整することができ、そのピーク位置によりＰ型の埋込拡散層４４、４５、４６の形成位置を調整することができる。そして、Ｐ型の埋込拡散層４４、４５、４６を熱拡散することなく、シリコン酸化膜５２及びフォトレジスト５３を除去する。
次に、図５に示す如く、基板６を気相エピタキシャル成長装置のサセプタ上に配置し、エピタキシャル層７上にＮ型のエピタキシャル層８を形成する。このとき、例えば、その膜厚が１．０〜１．５（μｍ）程度となり、比抵抗値が０．５０（Ω・ｃｍ）程度となるように、エピタキシャル層８を形成し、エピタキシャル層７、８の合計の膜厚が、例えば、２．０〜２．１（μｍ）程度となるようにする。このエピタキシャル層８の形成工程における熱処理により、前記Ｐ型の埋込拡散層４４、４５、４６が熱拡散される。
その後、エピタキシャル層８上にシリコン酸化膜５４を形成し、シリコン酸化膜５４上にフォトレジスト５５を形成する。公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層１４、２７が形成される領域上のフォトレジスト５５に開口部を形成する。そして、エピタキシャル層８の表面から、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧７０〜９０（ｋｅＶ）、導入量１．０×１０１１〜１．０×１０１３（／ｃｍ２）でイオン注入する。その後、フォトレジスト５５を除去し、熱拡散し、Ｎ型の拡散層１４、２７を形成した後シリコン酸化膜５４を除去する（図６参照）。
ここで、本実施の形態では、ＮＰＮトランジスタ１のＮ型の拡散層１４とＰチャネル型ＭＯＳトランジスタ２のＮ型の拡散層２７とは、同一マスク、同一のイオン注入工程で形成される。そのことで、マスク枚数を増やすことなく、ＮＰＮトランジスタ１の耐圧特性を向上させることができる。
図６に示す如く、エピタキシャル層８の所望の領域にＬＯＣＯＳ酸化膜１５、１６、１７、３５、３６を形成する。エピタキシャル層８上面にゲート酸化膜３４として用いるシリコン酸化膜を形成する。そして、シリコン酸化膜上にフォトレジスト５６を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層４７、４８、４９が形成される領域上のフォトレジスト５６に開口部を形成する。その後、エピタキシャル層８の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧１５０〜１７０（ｋｅＶ）、導入量１．０×１０１２〜１．０×１０１４（／ｃｍ２）でイオン注入する。そして、フォトレジスト５６を除去し、熱拡散し、Ｐ型の拡散層４７、４８、４９を形成する（図７参照）。
このとき、エピタキシャル層８を形成した後に、Ｐ型の埋込拡散層４４、４５、４６を拡散させるための熱拡散工程を行うことなく、Ｐ型の拡散層４７、４８、４９を形成する。この製造方法は、エピタキシャル層７の膜厚を調整することで、従来の製造方法では必要であったＰ型の埋込拡散層４４、４５、４６を拡散させるための熱拡散工程を省略することができる。この製造方法により、従来の製造方法と比較し、Ｐ型の埋込拡散層４４、４５、４６に対し、上記１回の熱拡散工程を省略することができる。そして、Ｐ型の埋込拡散層４４、４５、４６の横方向拡散幅Ｗ１、Ｗ２、Ｗ３（図１参照）を狭めることができ、ＮＰＮトランジスタ１のデバイスサイズを縮小することができる。
また、ＬＯＣＯＳ酸化膜１５、１７、３６を形成した後に、ＬＯＣＯＳ酸化膜１５、１７、３６上からホウ素（Ｂ）をイオン注入する。この製造方法により、比較的に分子レベルの大きいホウ素（Ｂ）をイオン注入することでダメージを受けたエピタキシャル層８表面から、ＬＯＣＯＳ酸化膜１５、１７、３６形成時の熱により結晶欠陥が発生することを防ぐことができる。
次に、図７に示す如く、Ｎ型の拡散層１１の形成領域上に開口部を有するフォトレジスト（図示せず）をマスクとして、例えば、イオン注入法により、Ｎ型の拡散層１１を形成する。尚、当該Ｎ型の拡散層１１の形成深さに応じて、イオン注入した後に、拡散工程を有するものでも構わない。また、Ｐ型の拡散層１２の形成領域上に開口部を有するフォトレジスト（図示せず）をマスクとして、例えば、イオン注入法により、Ｐ型の拡散層１２を形成する。そして、ゲート酸化膜３４上に、例えば、ポリシリコン膜、タングステンシリサイド膜を順次形成し、公知のフォトリソグラフィ技術を用い、ゲート電極３３を形成する。その後、ゲート酸化膜３４として用いるシリコン酸化膜上にフォトレジスト５７を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層２９、３０が形成される領域上のフォトレジスト５７に開口部を形成する。そして、エピタキシャル層８表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入し、Ｐ型の拡散層２９、３０を形成する。このとき、ＬＯＣＯＳ酸化膜１７、３５及びゲート電極３３をマスクとして利用することで、位置精度良くＰ型の拡散層２９、３０を形成することができる。その後、フォトレジスト５７を除去する。
次に、図８に示す如く、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層３１、３２を形成した後、Ｎ型の拡散層１３、２８を形成する。
その後、エピタキシャル層８上に絶縁層１８として、例えば、ＮＳＧ膜及びＢＰＳＧ膜等を堆積する。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングで、絶縁層１８にコンタクトホール１９、２０、２１、３７、３８、３９を形成する。コンタクトホール１９、２０、２１、３７、３８、３９には、例えば、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るアルミ合金膜を選択的に形成し、エミッタ電極２３、ベース電極２４、コレクタ電極２５、ドレイン電極４１、ソース電極４２及びバックゲート電極４３を形成する。
尚、本実施の形態では、１層目のエピタキシャル層７表面からＰ型の埋込拡散層４４、４５、４６を拡散させ、２層目のエピタキシャル層８表面からＰ型の拡散層４７、４８、４９を拡散させて分離領域３、４、５を形成する場合について説明したが、この場合に限定するものではない。例えば、更に、基板６表面からＰ型の埋込拡散層を形成し、Ｐ型の埋込拡散層４４、４５、４６とＰ型の拡散層４７、４８、４９とにより分離領域３、４、５を形成する場合でもよい。この場合には、Ｐ型の埋込拡散層４４、４５、４６の横方向拡散幅Ｗ１、Ｗ２、Ｗ３を、更に、狭めることができる。
また、本実施の形態では、基板６と１層目のエピタキシャル層７とに渡りＮ型の埋込拡散層９、２６を形成する場合について説明したがこの場合に限定するものではない。例えば、ＮＰＮトランジスタ１の形成領域において、１層目のエピタキシャル層７と２層目のエピタキシャル層８に渡り、Ｎの埋込拡散層１０よりも広いＮ型の埋込拡散層を形成し、Ｎ型の埋込拡散層９と連結させる場合でもよい。この場合には、ＮＰＮトランジスタ１のコレクタ抵抗を低減することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実施の形態における半導体装置を説明する断面図である。 本発明の実施の形態における半導体装置の耐圧特性を説明する図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 従来の実施の形態における半導体装置を説明する断面図である。
符号の説明
１ ＮＰＮトランジスタ
２ Ｐチャネル型ＭＯＳトランジスタ
３ 分離領域
４ 分離領域
５ 分離領域
６ Ｐ型の単結晶シリコン基板
７ Ｎ型のエピタキシャル層
８ Ｎ型のエピタキシャル層
１２ Ｐ型の拡散層
１４ Ｎ型の拡散層
２７ Ｎ型の拡散層

Claims (7)

  1. 一導電型の半導体基板と、
    前記半導体基板上に形成された逆導電型の第１のエピタキシャル層と、
    前記第１のエピタキシャル層上に形成された逆導電型の第２のエピタキシャル層と、
    前記第１及び第２のエピタキシャル層を複数の素子形成領域に区分する一導電型の分離領域と、
    前記半導体基板と前記第１のエピタキシャル層とに渡り形成された逆導電型の埋込拡散層と、
    前記第２のエピタキシャル層に形成され、コレクタ領域として用いられる逆導電型の第１の拡散層と、
    前記第２のエピタキシャル層に形成され、ベース領域として用いられる一導電型の第１の拡散層と、
    前記一導電型の第１の拡散層に形成され、エミッタ領域として用いられる逆導電型の第２の拡散層とを有し、
    前記第２のエピタキシャル層には、前記分離領域と前記一導電型の第１の拡散層との間に逆導電型の第３の拡散層が形成され、
    前記第２のエピタキシャル層は、前記第１のエピタキシャル層よりも不純物濃度が高濃度であることを特徴とする半導体装置。
  2. 前記一導電型の第１の拡散層は、前記逆導電型の第１の拡散層と、前記逆導電型の第３の拡散層とにより囲まれていることを特徴とする請求項１に記載の半導体装置。
  3. 前記分離領域を構成し、前記第１のエピタキシャル層表面から形成され、前記半導体基板と連結する一導電型の埋込拡散層と、
    前記分離領域を構成し、前記第２のエピタキシャル層表面から形成され、前記一導電型の埋込拡散層と連結する一導電型の第２の拡散層とを有することを特徴とする請求項１に記載の半導体装置。
  4. 一導電型の半導体基板を準備し、前記半導体基板に逆導電型の第１の埋込拡散層及び逆導電型の第２の埋込拡散層を形成した後、前記半導体基板上に逆導電型の第１のエピタキシャル層を形成する工程と、
    前記第１のエピタキシャル層の所望の領域に一導電型の不純物をイオン注入した後、前記第１のエピタキシャル層上に逆導電型の第２のエピタキシャル層を形成し、前記第１及び第２のエピタキシャル層に渡り一導電型の埋込拡散層を形成する工程と、
    前記第２のエピタキシャル層にコレクタ領域として用いられる逆導電型の第１の拡散層を形成する工程と、
    前記第２のエピタキシャル層にベース領域として用いられる一導電型の第１の拡散層を形成する工程と、
    前記一導電型の第１の拡散層にエミッタ領域として用いられる逆導電型の第２の拡散層を形成する工程と、
    前記第２のエピタキシャル層に前記一導電型の埋込拡散層と連結する一導電型の第２の拡散層を形成する工程と、
    前記第２のエピタキシャル層に前記一導電型の第１の拡散層と前記一導電型の第２の拡散層との間に配置される逆導電型の第３の拡散層と、バックゲート領域として用いられる逆導電型の第４の拡散層とを同一のイオン注入工程で形成する工程と、
    前記逆導電型の第４の拡散層にソース領域として用いられる一導電型の第３の拡散層及びドレイン領域として用いられる一導電型の第４の拡散層とを形成する工程とを有することを特徴とする半導体装置の製造方法。
  5. 前記第２のエピタキシャル層の不純物濃度が、前記第１のエピタキシャル層の不純物濃度よりも高濃度となるように、前記第２のエピタキシャル層を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第２のエピタキシャル層を形成した後、前記一導電型の埋込拡散層を拡散するための熱拡散工程を行うことなく、前記一導電型の第２の拡散層を形成するためのイオン注入工程を行うことを特徴とする請求項４または請求項５に記載の半導体装置の製造方法。
  7. 前記第２のエピタキシャル層にＬＯＣＯＳ酸化膜を形成した後、前記ＬＯＣＯＳ酸化膜上から前記一導電型の第２の拡散層を形成する一導電型の不純物をイオン注入することを特徴とする請求項４または請求項５に記載の半導体装置の製造方法。
JP2005356008A 2005-12-09 2005-12-09 半導体装置の製造方法 Expired - Fee Related JP5261640B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005356008A JP5261640B2 (ja) 2005-12-09 2005-12-09 半導体装置の製造方法
TW095142021A TWI324826B (en) 2005-12-09 2006-11-14 Semiconductor device and manufacturing method of the same
KR1020060120435A KR100779005B1 (ko) 2005-12-09 2006-12-01 반도체 장치 및 그 제조 방법
CN200610164045A CN100585857C (zh) 2005-12-09 2006-12-06 半导体装置及其制造方法
US11/635,812 US7560797B2 (en) 2005-12-09 2006-12-08 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005356008A JP5261640B2 (ja) 2005-12-09 2005-12-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007165369A true JP2007165369A (ja) 2007-06-28
JP5261640B2 JP5261640B2 (ja) 2013-08-14

Family

ID=38165983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005356008A Expired - Fee Related JP5261640B2 (ja) 2005-12-09 2005-12-09 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7560797B2 (ja)
JP (1) JP5261640B2 (ja)
KR (1) KR100779005B1 (ja)
CN (1) CN100585857C (ja)
TW (1) TWI324826B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007031866A (ja) * 2005-07-25 2007-02-08 Ibiden Co Ltd 排ガス処理体の保持シール材用打抜板及びそれを用いた保持シール材の製造方法
JP2007158188A (ja) * 2005-12-07 2007-06-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007165370A (ja) * 2005-12-09 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007227775A (ja) * 2006-02-24 2007-09-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7466009B2 (en) * 2006-06-05 2008-12-16 Texas Instruments Incorporated Method for reducing dislocation threading using a suppression implant
TWI581425B (zh) * 2015-11-24 2017-05-01 Macroblock Inc And a power semiconductor device having an edge terminal structure having a gradation concentration
TWI726515B (zh) * 2019-12-04 2021-05-01 台灣茂矽電子股份有限公司 瞬態電壓抑制二極體結構及其製造方法
CN112951904B (zh) * 2021-03-29 2023-02-07 西安微电子技术研究所 一种低导通电阻、高放大倍数npn晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217646A (ja) * 1988-05-09 1990-01-22 Motorola Inc バイポーラ集積回路及びその製造方法
JPH02197164A (ja) * 1989-01-26 1990-08-03 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓ半導体デバイス
JPH0513426A (ja) * 1990-09-17 1993-01-22 Canon Inc 半導体装置
JPH06151443A (ja) * 1992-11-09 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002026161A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体集積回路装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455447A (en) 1989-05-10 1995-10-03 Texas Instruments Incorporated Vertical PNP transistor in merged bipolar/CMOS technology
DE69125390T2 (de) * 1991-07-03 1997-08-28 Cons Ric Microelettronica Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
JP3307489B2 (ja) 1993-12-09 2002-07-24 三菱電機株式会社 半導体装置およびその製造方法
JP3547811B2 (ja) * 1994-10-13 2004-07-28 株式会社ルネサステクノロジ バイポーラトランジスタを有する半導体装置およびその製造方法
KR0170285B1 (ko) 1995-05-12 1999-03-30 김광호 반도체 장치의 소자 분리 방법
KR0175368B1 (ko) 1995-08-11 1999-02-01 김광호 고전압 및 저전압 트랜지스터를 동시에 형성하는 반도체 제조방법
JP3306273B2 (ja) 1995-10-31 2002-07-24 三洋電機株式会社 半導体集積回路とその製造方法
JPH09283646A (ja) * 1996-04-10 1997-10-31 Sanyo Electric Co Ltd 半導体集積回路
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
JP2003197790A (ja) 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003197792A (ja) 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置
JP4775684B2 (ja) 2003-09-29 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路装置
JP2007158188A (ja) 2005-12-07 2007-06-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007165370A (ja) 2005-12-09 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217646A (ja) * 1988-05-09 1990-01-22 Motorola Inc バイポーラ集積回路及びその製造方法
JPH02197164A (ja) * 1989-01-26 1990-08-03 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓ半導体デバイス
JPH0513426A (ja) * 1990-09-17 1993-01-22 Canon Inc 半導体装置
JPH06151443A (ja) * 1992-11-09 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002026161A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
US20070145520A1 (en) 2007-06-28
US7560797B2 (en) 2009-07-14
TWI324826B (en) 2010-05-11
TW200802849A (en) 2008-01-01
CN100585857C (zh) 2010-01-27
CN1983596A (zh) 2007-06-20
JP5261640B2 (ja) 2013-08-14
KR20070061361A (ko) 2007-06-13
KR100779005B1 (ko) 2007-11-22

Similar Documents

Publication Publication Date Title
US8377808B2 (en) Semiconductor device and method of manufacturing the same
JP5261640B2 (ja) 半導体装置の製造方法
JP2007095827A (ja) 半導体装置及びその製造方法
US20070158754A1 (en) Semiconductor device and method of manufacturing the same
US7719081B2 (en) Semiconductor device and method of manufacturing the same
JP4979212B2 (ja) 半導体装置及びその製造方法
US7619299B2 (en) Semiconductor device and method of manufacturing the same
JP5073933B2 (ja) 半導体装置及びその製造方法
JP2006278932A (ja) 半導体装置の製造方法
JP4959931B2 (ja) 半導体装置の製造方法
US7825442B2 (en) Semiconductor device and method of manufacturing the same
US20070148892A1 (en) Semiconductor device and method of manufacturing the same
JP2008010628A (ja) 半導体装置及びその製造方法
JP2007180244A (ja) 半導体装置及びその製造方法
JP5261642B2 (ja) 半導体装置及びその製造方法
JP2008010627A (ja) 半導体装置及びその製造方法
JP2007180242A (ja) 半導体装置及びその製造方法
JP2007227777A (ja) 半導体装置及びその製造方法
JP2008159675A (ja) 半導体装置及びその製造方法
JP2007227776A (ja) 半導体装置及びその製造方法
JP2007180472A (ja) 半導体装置及びその製造方法
JP2010016299A (ja) 半導体装置及びその製造方法
JP2009010006A (ja) 半導体装置及びその製造方法
JPH0529449A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

R150 Certificate of patent or registration of utility model

Ref document number: 5261640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees