CH695520A5

CH695520A5 - Halbleitervorrichtung.

Info

Publication number: CH695520A5
Application number: CH00948/01A
Authority: CH
Inventors: Yoshihiro Yamaguchi; Noritoshi Hirano; Katsumi Sa
Original assignee: Mitsubishi Electric Corp
Priority date: 2000-09-19
Filing date: 2001-05-21
Publication date: 2006-06-15
Also published as: JP2002094046A; DE10125004A1; US20020033487A1; US6521919B2

Description

CH 695 520 A5

Beschreibung

Hintergrund der Erfindung Gebiet der Erfindung

[0001] Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die Schaltfunktionen, beispielsweise wie ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode), GCT (Gate kommutierter abschaltbarer Thyristor) oder GTO (vom Gate her abschaltbarer Thyristor) hat.

Beschreibung des Stands der Technik

[0002] Fig. 8 ist ein Querschnitt, der einen Aufbau eines herkömmlichen rückwärtsleitenden GTO zeigt. Hier wird GTO untenstehend als ein Beispiel einer Halbleitervorrichtung erklärt werden, die eine Schaltfunktion hat. Normalerweise ist der rückwärtsleitende GTO so eingerichtet, dass ein GTO Gebiet mit einem Freilaufdiodengebiet antiparallel geschaltet ist und diese Gebiete in ein Halbleitersubstrat integriert werden.

[0003] Im herkömmlichen rückwärtsleitenden GTO sind eine P Schicht 602 und eine N£ Schicht 603 auf einer Halbleitersubstrat N" Schicht 601, die aus Silikon oder etwas Ähnlichem hergestellt ist, angeordnet bei einer Kathodenseite in einem GTO Gebiet 620 diffundiert. In ähnlicher Weise sind eine N+ Schicht 604 und eine P Schicht 605 bei einer Anodenseite angeordnet diffundiert. In einem Diodengebiet 621 ist die P Schicht 602 auf dem Halbleitersubstrat N" Schicht 601, die aus Silikon oder etwas Ähnlichem hergestellt ist, bei der Kathodenseite und die N+ Schicht 604 und eine N++Schicht 606 bei der Anodenseite angeordnet diffundiert.

[0004] Zusätzlich hat dieser rückwärtsleitende GTO eine Kathodenelektrode 607 und eine Gate-Elektrode 608 im GTO Gebiet, eine Kathodenelektrode 609 im Diodengebiet und eine Anodenelektrode 610 im ganzen Gebiet. In einer Trennschicht, die das GTO Gebiet 620 vom Diodengebiet 621 trennt, ist ein Ätzbereich 611 auf einem Teil der P Schicht 602 angebracht, der auf der N" Schicht 601 verbleibt, nachdem ein Diffusionsgebiet der P Schicht 602 von ungefähr 90 |jm um ungefähr 60 |jm hinunter geätzt wurde, wobei die Breite A des Ätzteils ungefähr 5 mm beträgt. Ein Widerstand von 300 bis 500 £2 ist zwischen dem GTO Gebiet 620 und dem Diodengebiet 621 angebracht und sie sind durch das Ätzgebiet mit der Breite A von ungefähr 5 mm voneinander getrennt. Im Hinblick auf den thermischen Widerstand wird zur Betriebszeit des GTO auf der Oberfläche des GTO Gebiets 620 und zur Betriebszeit der Diode auf der Oberfläche des Diodengebiets 621 ein thermischer Widerstand erzeugt.

[0005] Weitere diesbezügliche Techniken werden in den Japanischen Patentanmeldungen mit den Veröffentlichungsnummern 9-191 110 (1997) und 2-309 676 (1990) offenbart. Die Japanische Patentanmeldung 9-191 110 (1997) offenbart einen Bipolartransistor mit isolierter Gate-Elektrode, der eine Diode enthält. In diesem Transistor sind eine Kathodenelektrode und eine Kollektorelektrode integriert und eine Anodenelektrode und eine Emitterelektrode integriert, so dass die gesamte Grösse des Transistors reduziert wird.

[0006] Die Japanische Patentanmeldung mit der Veröffentlichungsnummer 2-309 676 (1990) offenbart einen rückwärtsleitenden Bipolartransistor mit isolierter Gate-Elektrode. In diesem Transistor werden eine Quelle des IGBT und eine Diodenanode durch eine Elektrode gebildet und ein Kollektor des IGBT und eine Diodenkathode werden durch eine Elektrode gebildet.

[0007] Im herkömmlichen rückwärtsleitenden GTO (Fig. 8) wird die Trennschicht benötigt, da das GTO Gebiet 620 und das Diodengebiet 621 durch einen hohen Widerstand voneinander getrennt sind. Zudem ergibt sich im herkömmlichen rückwärtsleitenden GTO das Problem, dass der thermische Widerstand im rückwärtsleitenden GTO hoch ist, da ein thermischer Widerstand auf der Oberfläche des GTO Gebiets 620 und auf der Oberfläche des Diodengebiets 621 erzeugt wird. Zudem gilt für beide Dioden, die in den Japanischen Patentanmeldungen mit den Veröffentlichungsnummern 9-191 110 (1997) und 2-309 676 (1990) offenbart werden, dass ein Schaltelement und die Diode eine Elektrode verwenden, so dass die gesamte Diode kompakt wird. Allerdings wird eine Trennschicht benötigt, die das Gebiet des Schaltelements vom Diodengebiet trennt. Es ergibt sich das Problem, dass das eigentliche Betriebsgebiet wegen dieser Trennschicht reduziert wird und demzufolge die Leistung einer Halbleitervorrichtung verschlechtert wird.

Zusammenfassung der Erfindung

[0008] Die vorliegende Erfindung ist ausgelegt, um die obenstehenden Probleme zu lösen und es ist ein Ziel der vorliegenden Erfindung, eine Halbleitervorrichtung zu liefern, in welcher die Schaltfähigkeit und die Diodenfähigkeit einwandfrei in einer Struktur in der gewöhnlichen Richtung und in der Rückwärtsrichtung benützt werden können, wodurch das Oberflächengebiet eines Chips erhöht und der thermische Widerstand reduziert wird, und eine Trennschicht wird eliminiert, wodurch das eigentliche Betriebsgebiet erhöht wird.

[0009] Um die obenstehenden Ziele zu erreichen, liefert ein erster Aspekt der Erfindung als Lösung eine Halbleitervorrichtung gemäss Patentanspruch 1.

[0010] Gemäss der Halbleitervorrichtung des ersten Aspekts der vorliegenden Erfindung, sind das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, angebracht und sie haben die PN Verbindung gemeinsam, so dass das Oberflächengebiet erhöht und der thermische Widerstand reduziert werden kann. Zudem kann das eigentliche Betriebsgebiet erhöht werden, da kein Gebiet angebracht ist, das das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, voneinander trennt.

2

CH 695 520 A5

[0011] Die Halbleitervorrichtung des zweiten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass die erste Halbleiterschicht und die dritte Halbleiterschicht durch die zweite Halbleiterschicht voneinander getrennt sind, und die dritte Halbleiterschicht und die fünfte Halbleiterschicht durch die vierte Halbleiterschicht voneinander getrennt sind.

[0012] Gemäss der Halbleitervorrichtung des zweiten Aspekts der vorliegenden Erfindung, sind das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, angebracht und sie haben die PN Verbindung gemeinsam, so dass das Oberflächengebiet erhöht und der thermische Widerstand reduziert werden kann. Zudem kann das eigentliche Betriebsgebiet erhöht werden, da kein Gebiet angebracht ist, das das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, voneinander trennt.

[0013] Die Halbleitervorrichtung des dritten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass die erste Halbleiterschicht und die zweite Halbleiterschicht an einer ersten Hauptoberfläche des Halbleitersubstrats freiliegen, und dass die erste Halbleiterschicht von der zweiten Halbleiterschicht umgeben ist.

[0014] Gemäss der Halbleitervorrichtung des dritten Aspekts der vorliegenden Erfindung, sind das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, angebracht und sie haben die PN Verbindung gemeinsam, so dass das Oberflächengebiet erhöht und der thermische Widerstand reduziert werden kann. Zudem kann das eigentliche Betriebsgebiet erhöht werden, da kein Gebiet angebracht ist, das das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, voneinander trennt.

[0015] Die Halbleitervorrichtung des vierten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass die vierte Halbleiterschicht und die fünfte Halbleiterschicht an einer zweiten Hauptoberfläche des Halbleitersubstrats freiliegen, und dass die fünfte Halbleiterschicht von der vierten Halbleiterschicht umgeben ist.

[0016] Gemäss der Halbleitervorrichtung des vierten Aspekts der vorliegenden Erfindung, sind das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, angebracht und sie haben die PN Verbindung gemeinsam, so dass das Oberflächengebiet erhöht und der thermische Widerstand reduziert werden kann. Zudem kann das eigentliche Betriebsgebiet erhöht werden, da kein Gebiet angebracht ist, das das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, voneinander trennt.

[0017] Die Halbleitervorrichtung des fünften Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass der erste Leittyp p Typ ist.

[0018] Gemäss der Halbleitervorrichtung des fünften Aspekts der vorliegenden Erfindung, sind das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, angebracht und sie haben die PN Verbindung gemeinsam, so dass das Oberflächengebiet erhöht und der thermische Widerstand reduziert werden kann. Zudem kann das eigentliche Betriebsgebiet erhöht werden, da kein Gebiet angebracht ist, das das Gebiet, das die Schaltfähigkeit hat, und das Gebiet, das die Diodenfähigkeit hat, voneinander trennt.

[0019] Die Halbleitervorrichtung des sechsten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass die erste Halbleiterschicht an einer ersten Hauptoberfläche des Halbleitersubstrats freiliegt und die maximale Breite in der Richtung der kurzen Länge der freiliegenden Oberfläche der ersten Halbleiterschicht nicht mehr als 100 pm beträgt.

[0020] Gemäss der Halbleitervorrichtung des sechsten Aspekts der vorliegenden Erfindung, kann der Effekt, der demjenigen der Halbleitervorrichtung des ersten Aspekts der Erfindung ähnlich ist, erhalten werden. Zudem ist die maximale Breite in der Richtung der kurzen Länge der freiliegenden Oberfläche der ersten Halbleiterschicht auf nicht mehr als 100 |jm festgelegt, so dass verhindert werden kann, dass die Halbleitervorrichtung wegen der Spitzenspannung zur Zeit des Schaltvorgangs zerstört wird.

[0021] Die Halbleitervorrichtung des siebten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass die erste Hauptelektrode eine Kathode ist und dass die Steuerelektrode nur auf der dritten Halbleiterschicht angebracht ist.

[0022] Gemäss der Halbleitervorrichtung des siebten Aspekts der vorliegenden Erfindung kann der Effekt, der demjenigen der Halbleitervorrichtung des ersten Aspekts der Erfindung ähnlich ist, erhalten werden. Zudem kann das Gebiet, das die Schaltfähigkeit hat, als GCT, GTO oder etwas Ähnliches gebildet werden.

[0023] Die Halbleitervorrichtung des achten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass die erste und die zweite Hauptelektrode durch eine Metallplatte gepresst werden.

[0024] Gemäss der Halbleitervorrichtung des achten Aspekts der vorliegenden Erfindung, kann der Effekt, der demjenigen der Halbleitervorrichtung des ersten Aspekts der Erfindung ähnlich ist, erhalten werden. Zudem kann ein Aufbau, der einfacher benützt werden kann, erhalten werden.

[0025] Die Halbleitervorrichtung des neunten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des ersten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass eine dielektrische Schicht zwischen der Steuerelektrode und der dritten Halbleiterschicht angebracht ist.

[0026] Gemäss der Halbleitervorrichtung des neunten Aspekts der vorliegenden Erfindung, kann der Effekt, der demjenigen der Halbleitervorrichtung des ersten Aspekts der Erfindung ähnlich ist, erhalten werden. Zudem kann das Gebiet,

3

CH 695 520 A5

das die Schaltfähigkeit hat, als IGBT oder etwas Ähnliches gebildet werden.

[0027] Die Halbleitervorrichtung des zehnten Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des neunten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass ein Teil der Steuerelektrode auf der zweiten Halbleiterschicht oder auf der zweiten Halbleiterschicht und der ersten Halbleiterschicht angebracht ist.

[0028] Gemäss der Halbleitervorrichtung des neunten Aspekts der vorliegenden Erfindung kann der Effekt, der demjenigen der Halbleitervorrichtung des neunten Aspekts der Erfindung ähnlich ist, erhalten werden. Zudem kann das Gebiet, das die Schaltfähigkeit hat, als IGBT oder etwas Ähnliches gebildet werden.

[0029] Die Halbleitervorrichtung des elften Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des neunten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass die erste Hauptelektrode eine Anode ist.

[0030] Gemäss der Halbleitervorrichtung des elften Aspekts der vorliegenden Erfindung kann der Effekt, der demjenigen der Halbleitervorrichtung des neunten Aspekts der Erfindung ähnlich ist, erhalten werden. Zudem kann das Gebiet, das die Schaltfähigkeit hat, als IGBT oder etwas Ähnliches gebildet werden.

[0031] Die Halbleitervorrichtung des zwölften Aspekts der Erfindung, die sich auf die Halbleitervorrichtung des neunten Aspekts der Erfindung bezieht, ist dadurch gekennzeichnet, dass im Fall, wo ein elektrisches Potential der ersten Hauptelektrode höher ist als ein elektrisches Potential der zweiten Hauptelektrode, ein elektrisches Potential der Steuerelektrode auf nicht mehr als das elektrische Potential der ersten Hauptelektrode gesteuert wird.

[0032] Gemäss der Halbleitervorrichtung des zwölften Aspekts der vorliegenden Erfindung, kann der Effekt, der demjenigen der Halbleitervorrichtung des neunten Aspekts der Erfindung ähnlich ist, erhalten werden. Zudem kann im Fall, wo eine Umkehrspannung angelegt wird, die strukturelle Zerstörung der PN Verbindung verhindert werden.

Kurze Beschreibung der Zeichnungen

[0033]

Fig. 1 ist ein Querschnitt, der einen Aufbau einer Halbleitervorrichtung gemäss einer ersten Ausführung zeigt;

Fig. 2 ist eine Kurve, die das Verhältnis zwischen der Breite W einer P Schicht 106 oder einem Zwischen raum W einer P£ Schicht und einer Spitzenspannung zeigt;

Fig. 3A bis 3C sind Querschnitte, die Schritte der Herstellung der Halbleitervorrichtung gemäss der ersten Ausführung zeigen;

Fig. 4A und 4B sind Querschnitte, die Schritte der Herstellung der Halbleitervorrichtung gemäss der ersten Ausführung zeigen;

Fig. 5 ist ein Querschnitt, der einen Aufbau der Halbleitervorrichtung gemäss der ersten Ausführung zeigt;

Fig. 6 ist ein Querschnitt, der einen Aufbau der Halbleitervorrichtung gemäss einer zweiten Ausführung zeigt;

Fig. 7 ist ein erklärendes Diagramm zum Erklären eines ausgeschaltenen Zustands der Halbleitervorrich tung gemäss der zweiten Ausführung; und

Fig. 8 ist ein Querschnitt, der einen Aufbau eines herkömmlichen rückwärtsleitenden GTO zeigt.

Detaillierte Beschreibung der bevorzugten Ausführungen

[0034] Untenstehend werden Ausführungen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. Erste Ausführung

[0035] Fig. 1 ist ein Querschnitt, der einen Aufbau einer Halbleitervorrichtung gemäss einer ersten Ausführung zeigt. Wie in Fig. 1 gezeigt wird, besteht eine Halbleitervorrichtung aus einem Halbleitersubstrat, das eine N" Schicht 101, eine P Schicht 102, eine N£ Schicht 103, eine N+ Schicht 104, eine P Schicht 105 und eine P Schicht 106, eine Kathodenelektrode 107, eine Anodenelektrode 108 und eine Steuerelektrod! (Gate) 109 in der Pß Schicht 102 hat. Die N" Schicht 101 und die P Schicht 102 bilden eine PN Verbindung. Die Pß Schicht 102 und die N Schicht 103 bilden eine PN Verbindung. Die N Schicht 103 und die P Schicht 106 bilden eine PN Verbindung. Die IST Schicht 104 und die P£ Schicht 105 bilden eineTN Verbindung.

[0036] Zusätzlich sind die N Schicht 103 und die P Schicht 106 an einer Oberfläche freiliegend, wo das Halbleitersubstrat die Kathodenelektrode T07 berührt, und die N Schicht 103 umgibt die P Schicht 106. Hier schliesst die Kathodenelektrode 107 die N Schicht 103 und die P Schicht 106 kurz. Die freiliegende Oberfläche der P Schicht 106 ist rechteckig, oval oder ähnlich, und ihre maximale Länge in der Richtung der kurzen Länge beträgt vorzugsweise nicht mehr als 100 |jm. In der Fig. 1 stimmt die maximale Länge in der Richtung der kurzen Länge der freiliegenden Oberfläche der P Schicht 105 überein mit einer Breite W der P Schicht 106 oder einem Zwischenraum W der P Schicht 105. Die N+ Schicht 104 und die P Schicht 105 sind an einer Oberfläche freiliegend, wo das Halbleitersubstrafdie Anodenelektrode 108 berührt, und die P Schicht 105 umgibt die N+ Schicht 104. Die Anodenelektrode 108 schliesst die N+ Schicht 104 und die P£ Schicht 105 Kurz.

[0037] Zusätzlich sind die Pß Schicht 102 und die P Schicht 106 durch die N£ Schicht 103 getrennt. Die Pß Schicht 102

4

CH 695 520 A5

und die P£ Schicht 105 sind durch die N" Schicht 101 und die N+ Schicht 104 getrennt.

[0038] Mit dem obenstehenden Aufbau ist diese Halbleitervorrichtung so zusammengesetzt, dass das Diodengebiet 120 und das GTO Gebiet 121, das als ein Schaltelement dient, in derselben Struktur angebracht sind. In der Halbleitervorrichtung sind das Diodengebiet 120 und das GTO Gebiet 121 antiparallel verbunden, so dass sie eine Schaltung bilden. In diesem Aufbau ist kein Gebiet vorgesehen, das das Diodengebiet 120 und das GTO Gebiet 121 trennt.

[0039] Als Nächstes wird untenstehend erklärt, dass die Breite W der P Schicht 106 oder der Zwischenraum W der P Schicht 105 vorzugsweise nicht mehr als 100 |jm beträgt. Fig. 2 ist eine Kurve, die ein Verhältnis zwischen der Breite W der P Schicht 106 oder dem Zwischenraum W der P Schicht und einer Spitzenspannung zeigt. Die Breite W der P Schicht 106 ist eng mit dem Zwischenraum W der P£ Schicht verknüpft, und sie beeinflussen Ansteigen oder Ähnliches zur Zeit des Schaltvorgangs.

[0040] Wie in Fig. 2 gezeigt wird, wird eine Spitzenspannung V grösser, wenn die Breite W der P Schicht 106 oder der Zwischenraum W der Pe Schicht 105 breiter wird. Wenn die Brlìte W der P Schicht 106 oder der Zwischenraum W der P Schicht 105 100 |jm überschreiten, überschreitet die Spitzenspannung V einen Wert der absoluten Stehspannung X 0.8. Um die Zerstörung der Halbleitervorrichtung wegen der Spitzenspannufig V zu verhindern, wird die Breite W der P Schicht 106 oder der Zwischenraum W der P£ Schicht 105 auf nicht mehr als l9b jjm festgelegt. Hier ist die absolute Stehspannung ein Grenzwert, welcher die Zerstörung der Halbleitervorrichtung unter jeglichen Bedingungen bewirkt.

[0041] Als Nächstes wird untenstehend mit Bezug auf die Fig. 3A bis 3C und 4A und 4B ein Herstellungsverfahren für Halbleitervorrichtungen erklärt.

[0042] Die Fig. 3A bis 3C und die Fig. 4A und 4B sind Querschnitte, die Schritte der Herstellung der Halbleitervorrichtung zeigen.

[0043] Zuerst wird Bor, welches als Fremdstoff ein Dotand ist, von einer Kathodenseite (obere Seite der Zeichnung) durch Verwenden eines loneninjizierungsverfahrens in die Halbleitersubstratschicht N" 101, die aus Silikon oder Ähnlichem hergestellt ist, injiziert, so dass das Dotand eingeführt wird. Danach wird das Substrat für eine lange Zeit bei einer Temperatur von nicht weniger als 1200°C erhitzt und der Fremdstoff wird so diffundiert, dass die Pß Schicht 102 gebildet wird (Fig. 3A). Als Nächstes wird Phosphor, welches als Fremdstoff ein Dotand ist, von der Kathodenseite durch Verwenden des loneninjizierungsverfahrens injiziert und ähnlich so diffundiert, dass die N£ Schicht 103 gebildet wird (Fig. 3B). Als Nächstes wird Bor mit einer hohen Dichte von der Kathodenseite injiziert und teilweise diffundiert, so dass die P Schicht 106 mit hoher Dichte gebildet wird (Fig. 3C). Zu diesem Zeitpunkt wird ein herkömmliches Verfahren, um eine Maske zu bilden und Bor in einen unnötigen Teil zu injizieren, nicht benötigt.

[0044] Als Nächstes wird Bor mit einer hohen Dichte von der Anodenseite injiziert (untere Seite der Zeichnung) und so diffundiert, dass die N+ Schicht 104 gebildet wird. Zudem wird Bor von der Anodenseite injiziert und teilweise diffundiert, so dass die Pe Schicht 105 gebildet wird (Fig. 4A). Zu diesem Zeitpunkt wird ein herkömmliches Verfahren, um eine Maske zu bilden und Bor in einen unnötigen Teil zu injizieren, nicht benötigt. Zudem bildet die P Schicht 105, welche von der Anodenseite diffundiert wird, teilweise eine kurze Anodenstruktur. Als nächstes wird die Kathodenelektrode 107 so angebracht, dass die N Schicht 103 und die P Schicht 106 kurzgeschlossen werden, und die Anodenelektrode 108 wird so angebracht, dass die N+ Schicht 104 und die P£ Schicht 105 kurzgeschlossen werden. Zudem wird eine Steuerelektrode 109 von der Pß Schicht 102 herausgenommen (Fig. 4B).

[0045] Als Nächstes wird untenstehend ein anderer Aufbau der Halbleitervorrichtungen erklärt.

[0046] Fig. 5 ist ein Querschnitt der Halbleitervorrichtung gemäss der ersten Ausführung.

[0047] Wie in Fig. 5 gezeigt wird hat die Halbleitervorrichtung eine kalte Schweissstruktur, in welcher die Kathodenelektrode 107 und die Anodenelektrode 108 der in der Fig. 1 gezeigten Halbleitervorrichtung durch eine Metallplatte 110 ge-presst werden, die beispielsweise aus Molybdän oder Ähnlichem hergestellt ist. Mit diesem Aufbau kann die Halbleitervorrichtung leicht benützt werden.

[0048] In der Halbleitervorrichtung gemäss der ersten Ausführung der vorliegenden Erfindung koexistieren das GTO Gebiet 121, das die Schaltfähigkeit hat, und das Diodengebiet 120, das die Diodenfähigkeit hat, in der einen Struktur, wodurch die Fläche des Chips erhöht und der thermische Widerstand erniedrigt wird. Zudem benötigt die Halbleitervorrichtung gemäss der ersten Ausführung keine herkömmliche Trennschicht und das GTO Gebiet 121 und das Diodengebiet 120 haben die PN Verbindung gemeinsam, so dass das eigentliche Betriebsgebiet vergrössert werden kann.

Zweite Ausführung

[0049] Fig. 6 ist ein Querschnitt, der einen Aufbau einer Halbleitervorrichtung gemäss einer zweiten Ausführung zeigt. Wie in Fig. 6 gezeigt wird besteht die Halbleitervorrichtung aus einem Halbleitersubstrat, das eine N" Schicht 301, eine P+ Schicht 302, eine P Schicht 303, N+ Schichten 304 und eine N Schicht 305, eine Emitterelektrode 306, eine Kollektorelektrode 307, eine Steuerelektrode 308 und dünne Oxidschichten, die als Dielektrikum dienen, hat. Die N" Schicht 301 und die P+ Schicht 302 bilden eine PN Verbindung. Die P+ Schicht 302 und die N Schicht 305 bilden eine PN Verbindung. Die N" Schicht 301 und die Pß Schicht 303 bilden eine PN Verbindung. Die N+ Schichten 304 und die Pß Schicht 303 bilden PN Verbindungen.

[0050] Zusätzlich sind die Pß Schicht 303 und die N+ Schichten 304 an einer Oberfläche freiliegend, wo das Halbleitersubstrat die Emitterelektrode 306 berührt, und die P Schicht 303 umgibt die N+ Schichten 304. Hier schliesst die Emitterelektrode 306 die N+ Schichten 304 und die P Schicht 303 kurz und dient auch als eine Anodenelektrode. Die N Schicht 305 und die P+ Schicht 302 sind an einer Oberfläche freiliegend, wo das Halbleitersubstrat die Kollektorelektro-

5

CH 695 520 A5

de 307 berührt, und die P+ Schicht 302 umgibt die N Schicht 305. Die Kollektorelektrode 307 schliesst die P+ Schicht

302 und die N Schicht 305 kurz und dient auch als Kathodenelektrode.

[0051] Zusätzlich sind die N+ Schichten 304 und die N" Schicht 301 durch die Pß Schicht 303 getrennt. Die N Schicht 305 und die N" Schicht 301 sind durch die P+ Schicht 302 getrennt. Zudem sind die dünnen Oxidschichten 309 als Isolatoren auf der N" Schicht 301 und der P Schicht 303 und den N+ Schichten 304 so angebracht, dass sie die N" Schicht 301 und die Pß Schicht 303 und die N Schichten 304 berühren. Die Steuerelektroden 308 sind auf den dünnen Oxidschichten 309 angebracht.

[0052] Gemäss dem obenstehenden Aufbau sind das Diodengebiet 120 und das IGBT Gebiet 122, das als ein Schaltelement dient, in der Halbleitervorrichtung in derselben Struktur angebracht. In der Halbleitervorrichtung sind das Diodengebiet 120 und das IGBT Gebiet 122 antiparallel verbunden, so dass sie eine Schaltung bilden. In diesem Aufbau ist kein Gebiet vorgesehen, das das Diodengebiet 120 und das IGBT Gebiet 122 trennt.

[0053] Als Nächstes wird untenstehend ein ausgeschalteter Zustand der Halbleitervorrichtung erklärt.

[0054] Fig. 7 ist ein erklärendes Diagramm zum Erklären des ausgeschaltenen Zustands der Halbleitervorrichtung gemäss der zweiten Ausführung.

[0055] Wie in Fig. 7 gezeigt wird, ist ein elektrisches Potential der Kollektor-(Kathoden-)Elektrode 307 höher als ein elektrisches Potential der Emitter-(Anoden-)Elektrode 306. Wenn ein Unterschied im elektrischen Potential zwischen der Kollektorelektrode 307 und der Emitterelektrode 306 klein ist, fliesst kein elektrischer Strom. Allerdings, wenn der Unterschied im elektrischen Potential gross ist, tritt ein Durchbruchsphänomen auf, wobei ein elektrischer Strom plötzlich fliesst. Wenn der Unterschied im elektrischen Potential grösser wird, besteht die Möglichkeit, dass die PN Verbindung strukturell zerstört wird. Um eine strukturelle Zerstörung der PN Verbindung zu verhindern, wird ein elektrisches Potential der Steuerelektroden 308 niedriger als das elektrische Potential der Emitterelektrode 306 festgelegt.

[0056] Das deswegen, weil, wenn das elektrische Potential der Steuerelektroden 308 niedriger als das elektrische Potential der Emitterelektrode 306 festgelegt wird, die Oberflächendichte der N" Schicht 301 und der N+ Schichten 304 gerade unterhalb der Steuerelektroden 308 über den dünnen Oxidschichten 309 invertiert wird, so dass die Pß Schicht 303 dick sein kann. Wenn die Pß Schicht 303 dick ist, kann der Fluss eines elektrischen Stroms von der N" Schicht 301 zu den N+ Schichten 304 verhindert werden und die strukturelle Zerstörung der PN Verbindung zwischen der P Schicht

303 und der N" Schicht 301 verhindert werden. Deswegen wird im Fall, wenn eine Umkehrspannung an die Halbleitervorrichtung angelegt wird, das elektrische Potential der Steuerelektroden 308 so geregelt, dass es nicht mehr beträgt als das elektrische Potential der Emitterelektrode 306.

[0057] Als Nächstes wird untenstehend das Herstellungsverfahren für Halbleitervorrichtungen gemäss der zweiten Ausführung erklärt. Ähnlich zum Herstellungsverfahren für Halbleitervorrichtungen gemäss der ersten Ausführung, wird ein Dotand als Fremdstoff durch das loneninjizierungsverfahren injiziert und nachdem das Dotand eingeführt wurde, wird das Substrat für eine lange Zeit bei einer Temperatur von nicht weniger als 1200°C erhitzt und Fremdstoff wird so diffundiert, dass die betreffenden Halbleiterschichten gebildet werden. Selbstverständlich wird eine Maske durch das herkömmliche Verfahren gebildet, um das Dotand nicht in unnötige Teile zu injizieren.

[0058] Zuerst wird Bor von einer ersten Oberflächenseite des Halbleitersubstrats in die Halbleitersubstratschicht N" 301, die aus Silikon oder Ähnlichem hergestellt ist, injiziert und so diffundiert, dass die Pß Schicht 303 gebildet wird. Hier bedeutet eine erste Oberfläche die obere Seite der Fig. 7. Als Nächstes wird Phosphor von der ersten Oberflächenseite injiziert und ähnlich so diffundiert, dass die N+ Schichten 304 gebildet werden (Fig. 3B). Zu diesem Zeitpunkt wird eine Vielzahl von den diffundierten N+ Schichten 304 teilweise gebildet.

[0059] Als Nächstes wird Bor mit einer hohen Dichte von einer zweiten Oberflächenseite injiziert und so diffundiert, dass die P+ Schicht 302 gebildet wird. Hier bedeutet eine zweite Oberfläche die untere Seite der Fig. 7. Als Nächstes wird Phosphor von der zweiten Oberflächenseite injiziert und so diffundiert, dass die N Schicht 305 gebildet wird. Als Nächstes werden die dünnen Oxidschichten 309 auf der N" Schicht 301 und der P+ Schicht 302 und den N+ Schichten

304 der ersten Oberfläche gebildet. Als Nächstes werden die Steuerelektroden 308 auf den dünnen Oxidschichten 309 angebracht und die Emitterelektrode 306 wird so angebracht, dass die Pß Schicht 303 und die N+ Schichten 304 kurzgeschlossen werden. Die Kollektorelektrode 307 wird so angebracht, dass die Pß Schicht 303 und die N Schicht 305 kurzgeschlossen werden.

[0060] In der Halbleitervorrichtung gemäss der zweiten Ausführung der vorliegenden Erfindung koexistieren das IGBT Gebiet 122, das die Schaltfähigkeit hat, und das Diodengebiet 120, das die Diodenfähigkeit hat, in der einen Struktur, wodurch die Fläche des Chips erhöht und der thermische Widerstand erniedrigt wird. Zudem benötigt die Halbleitervorrichtung gemäss der zweiten Ausführung keine herkömmliche Trennschicht und das IGBT Gebiet 122 und das Diodengebiet 120 haben die PN Verbindung gemeinsam, so dass das eigentliche Betriebsgebiet vergrössert werden kann.

Claims

Patentansprüche

1. Eine Halbleitervorrichtung, umfassend:

ein Halbleitersubstrat, worin der Halbleiter umfasst: eine erste Halbleiterschicht (106) eines ersten Leittyps; eine zweite Halbleiterschicht (103) eines zweiten Leittyps; eine dritte Halbleiterschicht (102) eines ersten Leittyps; eine vierte Halbleiterschicht (104) eines zweiten Leittyps; eine fünfte Halbleiterschicht (105) eines ersten Leittyps; eine erste Hauptelektrode (107) zum Kurzschliessen der genannten ersten Halbleiterschicht (106) und der genannten zweiten Halbleiterschicht (103); eine zweite Hauptelektrode (108) zum Kurzschliessen der genannten vierten Halb-

6

CH 695 520 A5

leiterschicht (104) und der genannten fünften Halbleiterschicht (105); und eine an der genannten dritten Halbleiterschicht (102) angebrachte Steuerelektrode (109), dadurch gekennzeichnet, dass die genannte erste Halbleiterschicht (106) und die genannte zweite Halbleiterschicht (103) eine PN Verbindung bilden, dass die genannte zweite Halbleiterschicht (103) und die genannte dritte Halbleiterschicht (102) eine PN Verbindung bilden, dass die genannte dritte Halbleiterschicht (102) und die genannte vierte Halbleiterschicht (104) eine PN Verbindung bilden, und dass die genannte vierte Halbleiterschicht (104) und die genannte fünfte Halbleiterschicht (105) eine PN Verbindung bilden.

2. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass die genannte erste Halbleiterschicht (106) und die genannte dritte Halbleiterschicht (102) durch die genannte zweite Halbleiterschicht (103) voneinander getrennt sind, und dass die genannte dritte Halbleiterschicht (102) und die genannte fünfte Halbleiterschicht (105) durch die genannte vierte Halbleiterschicht (104) voneinander getrennt sind.

3. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass die genannte erste Halbleiterschicht (106) und die genannte zweite Halbleiterschicht (103) an einer ersten Hauptoberfläche des Halbleitersubstrats freiliegen, und dass die genannte erste Halbleiterschicht (106) von der genannten zweiten Halbleiterschicht (103) umgeben ist.

4. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass die genannte vierte Halbleiterschicht (104) und die genannte fünfte Halbleiterschicht (105) an einer zweiten Hauptoberfläche des Halbleitersubstrats freiliegen, und dass die genannte vierte Halbleiterschicht (104) von der genannten fünften Halbleiterschicht (105) umgeben ist.

5. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass der genannte erste Leittyp p Typ ist.

6. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass die genannte erste Halbleiterschicht

(106) an einer ersten Hauptoberfläche des Halbleitersubstrats freiliegt und die maximale Breite in der Richtung der kurzen Länge der freiliegenden Oberfläche der genannten ersten Halbleiterschicht (106) nicht mehr als 100 pm beträgt.

7. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass die genannte erste Hauptelektrode

(107) eine Kathode ist und dass die genannte Steuerelektrode (109) nur auf der genannte dritten Halbleiterschicht (102) angebracht ist.

8. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass die genannte erste (107) und die genannte zweite (108) Hauptelektroden durch eine Metallplatte (110) gepresst sind.

9. Die Halbleitervorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass eine dielektrische Schicht zwischen der genannten Steuerelektrode (109) und der genannten dritten Halbleiterschicht (102) angebracht ist.

10. Die Halbleitervorrichtung gemäss Anspruch 9, dadurch gekennzeichnet, dass ein Teil der genannten Steuerelektrode (109) auf der genannten zweiten Halbleiterschicht (103) oder auf der genannten zweiten Halbleiterschicht (103) und der genannten ersten Halbleiterschicht (106) angebracht ist.

11. Die Halbleitervorrichtung gemäss Anspruch 9, dadurch gekennzeichnet, dass die genannte erste Hauptelektrode (107) eine Anode ist.

12. Die Halbleitervorrichtung gemäss Anspruch 9, dadurch gekennzeichnet, dass im Fall, wo ein elektrisches Potential der genannten ersten Hauptelektrode (107) höher ist als ein elektrisches Potential der genannten zweiten Hauptelektrode (108), ein elektrisches Potential der genannten Steuerelektrode (109) auf nicht mehr als das elektrische Potential der genannten ersten Hauptelektrode (107) steuerbar ist.

7