JPS5951569A

JPS5951569A - ゲ−トタ−ンオフサイリスタ

Info

Publication number: JPS5951569A
Application number: JP16260182A
Authority: JP
Inventors: Toshihiro Nakajima; 中嶋　利廣
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-09-17
Filing date: 1982-09-17
Publication date: 1984-03-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明はゲートターンオフサイリスタ（ＧＴＯ）に係
り、特にターンオフ時間を短かくし、且つ遮断アノード
電流の工（込−を可能にしたＧＴＯの構造に関するもの
である。

一般にゲート信号によってスイッチング作用、すなわち
ターンオン、ターンオフできる半導体装置としてゲート
ターンオフサイリスク（Ｇａｔｅ　−Ｔｕｒｎ−Ｏｆｆ
−Ｔｈｙｒｉｓｔｏｒ　・・・−ＧＴＯ）がある。近年
このＧＴＯは新たな電力半導体装置として注目されてお
り、現在では１００ＯＡの陽極電流をターンオフてきる
ものが開発式れている０第１図は従来のＧＴＯＯ拾成例を示す模式断面図で、こ
の従来例は第１半導体領域であるｐ形エミッタ領域（１
）上に第２半導体領域であるｎ形ペース領域（２）、第
３半導体領域であるｐ形ベース領域（３）。

第４半導体領域であるｎ形エミッタ領域（４ンが順次設
けられた四層構）ｉ’ｉＫ構成されている。但し、ｎ形
のエミンタ領域（４）けプレーナ形に複数に分割され、
ｐ形ベース領域（３）の表面はオーミックコンタクトを
とるためｐ形高不純物濃度のｐ＋形領領域５）が形成さ
れている。そして、上記したｐ形エミッタ領域（１）か
らアノード電極（６）、ｎ形エミンタ領域（４）からカ
ソード電極（７）が取シ出され、ｐ形ベース領域（３）
及びｐ＋形領領域５劇島ら電流を制御するゲート電極（
８）か取り出されている。第２図はターンオフ時のｐ形
ベース領域（３）の中の電流を示す模式部分拡大断面図
、第３図はそのターンオフ時の電圧、電流波形図で、工
、。、け遮断アノード電流、ＶＤは順方向印加電圧、■
。、はゲート電流、ｔｇｑはターンオフ時間である。第
２図において、ゲート電極（８）に負のパルスを印加す
ることによつで、カソード電極（７）とゲート電極（８
）との間にアノード電流が流れる。この電流が流れるこ
と釦より、ｐ形ベース領域（３）に蓄積されているキャ
リアを徐々にゲート電極（８）に引き抜き、Ｎｆ；通領
域の部分を狭くシ、最後にターンオンする。ところが、
１ノート電流をターンオンさせる場合、上記のターン引
フの動作が遅くなり、つ棟り、クー７１７時間が長くな
ると、徐々に狭げめられた導通ｔｉ）、ｉ域に電流集中
が起こり、その導通領域の部分で熱破壊が生ずる場合が
ある。

従って、上記Ｐ形ベース領域（３）のキャリアを効果的
傾引き抜く方法を考えねばならない。例えば、ｎ形エミ
ッタ領域（４）の幅を狭くするか、ｐ形ベース領域（３
）の不純物濃度を極力−しげることが考えられる。アノ
ード電流をゲートターンオンさせるＧＴｏとして、ｎ形
エミンタ領域（４）の幅を数］、　ＯＯμ！ｎに細くし
た構造としているが、上述のような理由で、ｎ形エミッ
タ領域（４）の幅を更に狭くしなければならない。しか
し、ｎ形エミッタ領域（４）の幅を狭くしようとすると
、陰極面積の減少ｐ　’Ｊ’ｌ　Ｊｆ！ｉ上の困難２ナ
留りの低下が生じる訃の太き疫問題がめる。また、ｐ形
ベース領域（３）全体の不純物濃度を上けると、１１形
エミッタ領緑、（４）から１・形ベース領域（３）への
キャリア注入効率か次第に減少し、ｎ形エミッタ領域（
４）　、　ｐ形ベース領域（３）　、　ｎ形ベース領域
（２）で構成されるトランジスタの電流増幅率α　妊ｐ
形ベース領域（３）の不純物濃度が高くなるｐｎにつれて減少していく。しかるに、周知のようにＧＴＯ
か順方向阻止状態からターンオンするには、上記のα　
とｐ形ベース領域（３）　、　ｎ形ベース領域ｐｎ（２）　、　ｐ形エミッタ領域（１）で構成きれるトラ
ンジスタの電流増幅率α　との和が１より大きくなると
ｎＰとが必要である。ｐ形ベース領域（３）の不純物濃度を
上りすきると、前にの条件が満場れなくなり、ＧＴＯは
ターンオンの機能をしなくなる。このことからｐ形ベー
ス領域（３）の不純物濃度はある程度以」二あけること
ができない○ 従来のケートクーンオフサ・イリスタは以上のようＫｍ
成されているので、ターンオフ時間を余り短かくするこ
とができず、高周波用インノ（−夕などに使用できず、
また遮断アノード電流値が小路いなどの欠点があった。

この発ＢＪＪは以上のような点に鑑みてなでれたもので
、ｐ形ベース領域狭面から分割ｎ形エミッタ領域以外の
部分にｎ形エミッタ領域の深さよりもゐいｐ杉油電設け
ることによって、ｎ形エミッタ領域からｐ形ベース領域
へのキャリアの注入効率を大幅に低下させることなく、
アノード電流の流通域以外のｐ形ベース領域のＪＪＥ抗
を低下させ、ゲートターンオフ時間が短く、錦断アノ−
ド電流値の大さいＧＴＯを提供することを目的としてい
る。

ｉ″ｇ４図はこの発り」の第１の実施例を示す断簡図で
、従来のものと同等部分は同一符号で示す。１ず、ｎ形
ベース領域となるべき低不純ｑ９ＩＪ飢度のＳｉウニ・
・を用い、この８１ウエー・の両面に１１１族の不純物
（Ａｅ　、　Ｇａ　、　Ｂなど）を拡散し、ｐ形ベース
領域（１）とｐ形ベース領域（３）とを形成する。次に
、ｐ形エミッタ領域（１）の不純物濃度より高いＵｔ族
の不純物（（ＪｔｙＢ）を前記Ｓｉウェハの両面から、
ｐ形ベース領域（３）には後述のｎ形エミッタ領ヤＣ（
４）以夕■の部分にｐ形ベース領域（３）より浅くｎ形
エミッタ領域（４ンの深さよシ深く、ｐ形ベース領域（
］）にはこれより浅く拡散して、それぞれｐ形領域（９
）およびｔｌりを形成する。次にｐ形ベース領域（３）
表面のｒ変化膜に周知の写真製版技術でもって窓あけを
し、マ族の不純物（Ｐ）を拡散し、ｎ形エミッタ領域（
４）を形成する。そして、ｐ形エミッタ領域（１）のｐ
＋形領域θＵＫはアノード電極（６）を、ｎ形エミッタ
領域（４）にはカソード電極（７）を、ｐ形ベース領域
（３）のｐ影領域（９）にはゲート電極（８）を取りつ
ける。この実施例は以上のように構成されているので、
ターンオンに直接影神を与えるｎ形エミッタ領域（４）
に直接接するのはｐ形ベース領域（３）であって不純物
濃度が＾くなりすきることがないので、ｎ形エミッタ領
域（４）　、　ｐ形ベース領域（３）およびｎ形ベース
領域（２）とで構成されるｎｐｎ　）ランジスタのα　
は適当なｎｐｎ値に保持される。ｐ＋形領領域９）の不純物湿度を適当
に設定することによって、スイッチング特にターンオフ
の良好なＧＴＯが得られる。１／こ、Ｐ影領域（９）と
ｒｌ形エミッタ領域（４）との間にｐ形ベース領域（３
）が残ちれているのでゲート・カソード間の耐圧を尚く
てきる。

第５図はこの実施例がターンオンするときのキャリアの
流れを示す模式部分拡大断面図である。

通常ｐ＋形層（９）はｎ形エミック領域（４）の拡散深
さより２０μｍ深く拡散する。第５図において、ケート
電極（８）に負のパルスを印加すると、カソード電極（
７）とゲート電極（８）との間に７ノート電流が流れる
がｐ形層（９）の抵抗の低い部分を辿ってアノード電流
のキャリアがすみゃかにケート電極（８）に引き抜かれ
る。また、ｐ形ベース饋域（３）にを稙されでいるキャ
リアもｐ形層（９）中を通りゲート電極（８）へすげや
く引き抜かれる。従って、ターンオフ時間は従来の１５
μＢから１０μｓへと大幅に改善でき、１／こ遮断アノ
ード電流について大幅にＪ・４人でき、篩性能のゲート
ターンオフ１゛イリスタが得られる。

壕だ、上記第１のり々流側ではメサ形について祝８１１
シたが、第６図に示したようにメサ７４　ｔｈｉｓにガ
ラスパッシベーションｊ換（１りを施した第２の実施例
、第７図に示したようにカードリングｎ＋形）ｙＱ（Ｉ
２１およびテヤイ・ルストッパｎ＋形）？Ｊ　ｔ１３１
（ｉｌ−１御ｒるグレーす形の第３の実施例、第８図に
示し／こようなアノードショー）ｎ＋形層をＭする第４
のヅモ流側、および第９図に示したようなゲートエッチ
タウン形の第５の実施例にもこの発明は適用できる。

以上詳述したように、この発明になるＧＴＯでは分割さ
れたｎ形エミッタ領域以外のｐ形ベース領域にその表面
からｎ形エミッタ領域の深さより深く、ｐ形ベース領域
より浅く不純物濃度の高い部分を形成したので、ターン
オフ時間を短縮でき、高周波領域での使用が可能となり
、ゲートターンオフ可能のアノード電流も増大できる。

【図面の簡単な説明】

第１図は従来のＧＴＯの構成例を示す模式断面図、第２
図はこの従来例のターンオフ時のキャリアの流れを示す
模式部分拡大断面図、第３図は従来例のターンオフ時の
電圧、電流波形図、第４図はこの発明の第１の実施例の
構成を示す模式断面図、第５図はこの第１の実施例のタ
ーンオフ時のキャリアの流れを示す模式部分拡大断面図
、第６図。第７図、第８図および第９図はそれぞれこの発明の第２
．第３．第４および第５の実施例の構成を示す模式断面
図である。図において、（１）はｐ形エミ′ツタ領域、（２）はｎ
形ベース領域、（３）はｐ形ベース領域、（４）はｎ形
エミッタ領域、（６）　ｉｊニアノード電極、（７）は
カソード電極、（８）はゲート電極、（９）はｐ＋形層
である。なお、図中同一符号は同一または相当部分を示す。代理人　葛野信−（外１名）第１図第２図第３図第４図第５図手続補正書（自発）特許庁長官殿１、事件の表示　　　　特願昭５’／−１６２６０１号
２、発明の名称　　　ゲートターンオアサイリスタ３、
補正をする者事件との関係　　　特許出願人住　所　　　　　東京都千代田区丸の内二丁目２番３号
名　称（６０１）　　　三菱電機株式会社代表者片山仁
八部４、代理人住　所　　　　　東京都千代田区丸の内二丁目２番３号
５、補正の対象明細書の発明の詳細な説明の欄および図面の第セ図６、補正の内容ｆｌｌ　　明細書の第３頁第１７行および第８頁第３行
に「パルス」とあるのを「電圧ｊと訂正する。（２）同、第３頁ｇｌ’７〜１８行および第８頁第３〜
４行に「カソード％ｔ　ｍ　（７１とゲート電極（８）
との間に」とあるのを［ゲート電極（８１に」と訂正す
る。（３）　　同、第５頁第５行に「ターンオフ」とあるの
を「ターンオン」と引止する。（４）　　同、第６頁ｉｉ％１５行にｒ（Ｇａ、Ｂ）Ｊ
とあるのをｒ　（Ｂ）　Ｊと訂正する。（５）　同、第８頁第２行に「２０μｍ」とあるのを「
約２０μｍ」と訂正する。（６）　　同、第８頁第１６行に゛「ガードリングｎ形
層θ２）」とあるのを「ガードリングｎ形層θり」と訂
正する。（７）　　図面の第考図を際付図面のとおりに訂正する
０以上第７図

Claims

【特許請求の範囲】

（１）ｐ形エミッタ領域とｎ形ベース領域とｐ形ペース
領域とが順次相接するように構成され、上記ｐ形ベース
領域の表面の複数の部分から上記ｐ形ベース領域内にｎ
形不純物を拡散して分割されたｎ形エミンク領域が形成
され、上記ｐ形エミッタ領域の表面にアノード電極が、
上記ｎ形エミッタ領域の底面にカソード電極が、上記ｐ
形ベース領域の表面にゲート電極が設けられ、上記ゲー
ト電極にゲート信号を印加することによってターンオン
オたけターンオフさせるゲートターンオフサイリスタに
おいて、上記ｐ形ベース領域内にその表面の上記分割さ
れたｎ形エミッタ領域以外の部分からｐ形不純物を拡散
して、上記ｐ形ベース領域より不純物Ｃ！度の高いｐ＋
形領領域上記ｎ形エミッタ領域の拡散深さより深く、か
つ上記ｐ形ベース領域の厚さより薄く形成してなること
を特徴とスルケートターンオンツーイリスク。
（２）ｐ＋形領領域ｎ形エミッタ領域との間にｐ形ベー
ス領域の部分が残るように形成したことを特徴とする特
許請求の範囲第１項記載のゲートターンオフサイリスク
。