CN101101915A - 制造绝缘体上硅锗衬底材料的方法以及该衬底 - Google Patents

制造绝缘体上硅锗衬底材料的方法以及该衬底 Download PDF

Info

Publication number
CN101101915A
CN101101915A CNA2007101364804A CN200710136480A CN101101915A CN 101101915 A CN101101915 A CN 101101915A CN A2007101364804 A CNA2007101364804 A CN A2007101364804A CN 200710136480 A CN200710136480 A CN 200710136480A CN 101101915 A CN101101915 A CN 101101915A
Authority
CN
China
Prior art keywords
layer
sige
relaxation
present
backing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101364804A
Other languages
English (en)
Other versions
CN100583445C (zh
Inventor
S·W·拜戴尔
K·E·福格尔
D·A·萨达纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101101915A publication Critical patent/CN101101915A/zh
Application granted granted Critical
Publication of CN100583445C publication Critical patent/CN100583445C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供一种形成驰豫的绝缘体上SiGe衬底的方法，该衬底具有增强的驰豫、显著降低的缺陷密度和改进的表面质量。该方法包括在第一单晶Si层的表面上形成SiGe合金层。该第一单晶Si层与下面的阻挡层具有界面，该阻挡层抗Ge扩散。然后，在所述界面处或其附近将能够形成缺陷的离子注入到结构中，该缺陷允许机械退耦，此后对包括注入离子的结构进行加热步骤，允许Ge互扩散到整个第一单晶Si层和SiGe层，以便在阻挡层的顶上形成显著驰豫的、单晶和均匀的SiGe层。还提供了具有改进性能的绝缘体上SiGe衬底以及包含该衬底的异质结构。

Description

制造绝缘体上硅锗衬底材料的方法以及该衬底
本申请是申请号为03147500.0、申请日为2003年7月15日、发明名称为“制造绝缘体上硅锗衬底材料的方法以及该衬底”的发明专利申请的分案申请。
技术领域
本发明涉及制造半导体衬底材料的方法，尤其是制造薄、高质量、显著驰豫(substentially relaxed)的绝缘体上SiGe(SGOI)衬底材料的制造方法。具体地说，本发明的方法提供一种改进的SGOI衬底材料，与现有技术的SGOI衬底材料相比，该衬底材料具有增加的驰豫度、最小的表面后生物(artifacts)和减小了的晶体缺陷密度。本发明还涉及具有上述性能的SGOI衬底材料以及至少包括本发明的SGOI衬底材料的结构。
背景技术
在半导体工业中，近来使用应变的(strained)Si基异质结构的高级活化来实现CMOS应用的高载流子迁移率结构已非常活跃。传统上，为提高NFET和PFET的性能，现有技术中实现该目的的方法是，在厚的(大约1至5微米数量级)驰豫SiGe缓冲层上生长应变的Si层。
虽然现有技术的异质结构报导具有高沟道电子迁移率；使用厚的SiGe缓冲层具有与其相关的几个显著缺点。首先，厚的SiGe缓冲层一般不容易与现存的Si基CMOS技术集成。其次，包括螺位错(TDs)和失配位错的缺陷密度大约为106至108个缺陷/cm2，这样的密度对于实际的VLSI(超大规模集成)应用来说仍然太高。第三，现有技术的结构特征排除了SiGe缓冲层的选择性生长，使得电路采用带有应变Si、非应变Si和SiGe材料的器件是困难的，在某些情况下非常困难，几乎不可能集成。
为了在Si衬底上制造驰豫的SiGe材料，现有技术中的方法通常生长均匀的、分级的或者分阶的、超过亚稳临界厚度(即形成位错以释放应力的厚度)的Sie层，并且允许穿过SiGe缓冲层与相关的螺位错一起形成失配位错。已经试图使用各种缓冲结构来增加结构中失配位错部分的长度，从而降低TD密度。
当在足够高的温度下对典型的现有技术亚稳应变SiGe层进行退火时，失配位错将形成和生长，从而释放膜中的总应变。换句话说，通过晶格结构的塑性变形的起动(onset)释放膜中的最初弹性应变。对于现有技术的情况来说，在SOI衬底上生长的亚稳的应变SiGe，试验表明，在大部分退火/氧化条件下，失配位错在高于约700℃温度的退火过程的最初形成。然后在结构的高温退火过程中消耗或者湮灭这些缺陷中的许多缺陷，然而，在氧化过程中，原始失配阵列的表面形貌仍然持续。此外，通过热扩散制造的SGOI衬底材料没有完全使SiGe合金层驰豫。取而代之，最后的SiGe晶格仅扩展到平衡值的某部分内。
如果最初的SOI衬底中的Si层真的能够相对于掩埋的氧化物(BOX)层“浮动(float)”，那么亚稳的SiGe/Si双层结构中的最初应变能够通过沿着Si/掩埋氧化物的边界滑移而弹性地释放(即弹性驰豫)。尽管已经推测这种情况自然出现在Si/BOX界面处(在足够高的温度下)，但对该观点的彻底调查表明，上述情况没有发生(在肉眼可见的比例)并且当对最初亚稳双层进行退火时形成失配阵列。
鉴于制造SGOI衬底材料的现有技术中提到的问题，仍然需要提供一种新的和改进的方法，该方法能够得到增强的亚稳SiGe合金的低温弹性驰豫，该亚稳SiGe合金生长在SOI衬底上。
发明内容
本发明的一个目的是提供一种制造薄的、高质量SGOI衬底材料的方法。
本发明的再一个目的是提供一种制造薄的、高质量SGOI衬底材料的方法，该材料具有与其相关的显著高程度的晶格驰豫。
本发明的又一个目的是提供一种制造薄的、高质量SGOI衬底材料的方法，该材料具有实质上很少或者没有表面后生物，即与其相关的缺陷。
本发明的再一个目的是提供一种制造薄的、高质量SGOI衬底材料的方法，该材料具有与其相关的明显更低的晶体缺陷密度。
本发明的再一个目的是提供一种制造薄的、高质量SGOI衬底材料的方法，该材料具有高度的厚度均匀性。
本发明的再一个目的是提供一种制造薄的、高质量SGOI衬底材料的方法，该方法能够增加晶格驰豫度、使表面后生物最小，同时显著减小了存在于SGOI衬底材料中的晶体缺陷密度。现有技术的方法在SGOI衬底上没有能够实现所有三个性能的。这样，本发明的方法提供了优于现有技术的明显和实质上的改进。
本发明的再一个目的是提供一种制造薄的、高质量SGOI衬底材料的方法，该方法利用与互补金属氧化物半导体(CMOS)加工步骤兼容的加工步骤。
本发明的又一个目的是提供一种制造薄的、高质量的、显著驰豫的SGOI衬底材料的方法，在形成应变Si层中，该材料能够用作晶格失配模板即衬底。
本发明的再一个目的是提供一种应变的Si/显著驰豫的SGOI结构，它具有高的载流子迁移率，可用于高性能CMOS。
在本发明中，通过利用一种方法实现了这些和其它目的及优点，其中在第一单晶Si和SixGe1-x/SOI结构的下伏的阻挡层之间的界面处或其附近注入氢离子(或者能够形成缺陷以允许机械退耦(mechanical decoupling)的任何其它离子)。据信注入的离子有助于该界面的机械退耦，从而允许出现弹性驰豫机制。随后的热加工在SixGe1-x/第一单晶Si双层内以扩散方式混合了Ge。在扩散过程中，Ge原子从生长中的氧化物(氧化减薄的情况下)以及下伏的阻挡层排出。因此如果原来的双层通过热加工减薄，SixGe1-x层的Ge含量将继续增加。当Ge比例从0原子％至100原子％变化时，SixGe1-x合金层的晶格常数几乎以线性的方式增加大约4.17％。因此当Ge比例增加时，SixGe1-x层的物理尺寸也应增加，以避免应变释放缺陷(塑性变形)的引入。本发明的离子注入步骤通过允许双层出现弹性驰豫减少了在应变双层中产生的缺陷，双层的弹性驰豫是通过使存在于双层底部即第一单晶Si/Ge扩散阻挡层界面处的非常有限的区域塑性变形而实现的。接着在热加工步骤过程中重建该区域。
具体地说，本发明的方法包括步骤：
在第一单晶Si层的表面上形成SixGe1-x层，其中x＝0或小于1的数，所述第一单晶Si层具有与下伏阻挡层的界面，该阻挡层抵抗Ge扩散。
在所述界面处或其附近将能够形成缺陷的离子注入到所述层中，这些缺陷允许机械退耦。
在允许所述层内应变驰豫的温度下加热所述层，接着Ge互扩散到整个第一单晶Si层和SixGe1-x层中以便在阻挡层的顶上形成显著驰豫的、单晶SiGe层。
注意，本发明形成的显著驰豫的、单晶SiGe层由SixGe1-x层以及第一单晶Si层的均匀混合物构成。此外，与在不进行注入步骤形成的驰豫SiGe层相比，所述显著驰豫的、单晶SiGe层具有最少的表面缺陷和减少的晶体缺陷密度。
接着上述注入和加热步骤之后，可以在显著驰豫的单晶SiGe层顶上外延生长应变的Si层，以便形成含应变的Si/显著驰豫的SiGe的异质结构，该结构能够用于各种高性能CMOS。
在本发明的一些实施例中，第一单晶Si层和阻挡层为绝缘体上硅(SOI)衬底的部件。在另外的实施例中，在半导体衬底表面上形成阻挡层，此后在阻挡层的顶上形成第一单晶Si层。后一衬底材料不是SOI衬底。
在本发明的非常优选的实施例中，第一单晶Si层是厚大约50nm或者更小的薄层。使用薄的起始单晶层是优选的，因为它允许SixGe1-x/第一单晶Si双层的应变界面接近退耦Si/BOX界面。
本方法还包括使用阻挡层，该阻挡层是未布图的(即连续的阻挡层)或者布图的(即由半导体材料围绕的不连续和隔离的阻挡区或岛)。
在本发明的再一个实施例中，在加热该结构之前，在SixGe1-x合金层的顶上形成Si帽层(cap layer)。本发明的该实施例提供热力学稳定(防止缺陷产生方面)的、薄的、显著驰豫的绝缘体上SiGe、SGOI衬底材料。应注意，当与高质量、显著驰豫的绝缘体上SiGe衬底材料结合使用时，术语“薄”表示通过本发明的方法形成的均匀化的SiGe层具有大约2000nm或者更小的厚度，具有大约10-200nm的厚度更好。
本发明的其它方案涉及绝缘体上SiGe衬底材料，该材料利用上述加工步骤形成。具体地说，本发明的衬底材料包括含Si衬底；存在于含Si衬底顶上的抗Ge扩散的绝缘区；存在于绝缘区顶上的显著驰豫的SiGe层，其中显著驰豫的SiGe层具有大约2000nm或者更小的厚度、大约30％或者更大的测量驰豫值、基本上很少或没有表面缺陷和大约5×106/cm2或者更小的晶体缺陷密度。
本发明的又一个方案涉及异质结构，该结构至少包括上述衬底材料。具体地说，本发明的异质结构包括含Si衬底；含Si衬底顶上的抗Ge扩散的绝缘区域；
绝缘区域顶上的显著驰豫的SiGe层，其中显著驰豫的SiGe层具有大约2000nm或者更小的厚度、大约30％或者更大的测量驰豫值、基本上很少或没有表面缺陷和大约5×106/cm2或者更小的晶体缺陷密度；在显著驰豫的SiGe层顶上形成的应变Si层。
本发明的其它方案涉及超晶格结构以及用于其它晶格失配结构的模板，至少包括本发明的绝缘体上SiGe衬底材料。
附图的简要描述
图1A-1E是在本发明的制造改进的SGOI衬底材料中采用的基本加工步骤图(截面图)。在这些图中，初始的衬底包括未布图的阻挡层。
图2A-2E是在本发明的制造改进的SGOI衬底材料中采用的基本加工步骤图(截面图)。在这些图中，初始的衬底包括未布图的阻挡层。
图3A-3B是本发明的可选择实施例的图(截面图)，其中Si帽层形成在SiGe合金层上，SiGe合金层形成在未布图(3A)或者布图(3B)的衬底上。
图4是受控SGOI衬底材料的TEM(透射电子显微镜)平面图。
图5是本发明的SGOI衬底材料的TEM(透射电子显微镜)平面图。
发明的详细描述
现在将参考本申请的附图更详细地描述本发明，本发明提供一种制造改进的、薄的、高质量的、显著驰豫的绝缘体上SiGe衬底材料的方法，该绝缘体上SiGe衬底材料能够用作晶格失配模板，用于后续的外延Si的过生长(overgrowth)。应注意在附图中相同和/或对应的元件用相同的参考标号表示。
首先参考图1A和图2A，图1A和图2A示出了本发明可以采用的初始衬底材料。具体地说，图1A和2A所示的初始衬底材料每个都包括含Si半导体衬底10、阻挡层12(下文的“阻挡层”)和第一单晶Si层14，阻挡层12阻挡存在于含Si半导体衬底10顶上的Ge扩散，第一单晶Si层14具有存在于阻挡层顶上的、小于大约1×106个缺陷/cm2的失配和TD缺陷。图中所示的两个初始结构之间的差别在于，在图1A中，阻挡层连续存在于整个结构上，而在图2A中，阻挡层以不连续区和隔离区或岛存在，由半导体材料即层10和14围绕。注意，这样图1A所示的初始结构包括未布图的阻挡层，而图2A所示的初始结构包括布图的阻挡层。
不管阻挡层是否布图，初始结构都可以是常规的绝缘体上硅(SOI)衬底材料，其中区12是掩埋的氧化物(BOX)区，该区使第一单晶Si层14电绝缘于含Si半导体衬底10。这里所用的术语“含Si”表示至少包含硅的半导体衬底。说明性的例子包括但不限于：Si、SiGe、SiC、SiGeC、Si/Si、Si/SiC、Si/SiGeC和可以包括在其内存在的任意数量的掩埋氧化物(连续、不连续或者连续和不连续的混合)区的预成型的绝缘体上硅。
可以利用本领域技术人员公知的常规S IMOX(通过氧的离子注入分离)工艺以及共同转让的下列美国专利申请和授权给给Sadana等人的美国专利No.5,930,634所提到的各种SIMOX工艺形成SOI衬底，所述共同转让的专利申请包括2001年5月21申请的09/861，593；2001年5月21申请的09/861,594；2001年5月21申请的09/861,590；2001年5月21申请的09/861,596；2001年6月19申请的09/884,670，每篇文献的整个内容都引入作为参考。注意这里可以采用在‘590申请中公开的工艺来制造图2A所示的布图衬底。
可以选择的是，可以利用包括例如热粘结和切割工艺的其它的常规工艺形成SOI衬底材料。
除了SOI衬底，图1A和2A所示的初始衬底还可以是利用常规的淀积工艺以及光刻和蚀刻(当制造布图的衬底时采用)制成的非SOI衬底。具体地说，当采用非SOI衬底时，通过下列工序形成初始结构，即通过常规的淀积或者热生长工艺在含Si衬底的表面之上淀积Ge扩散阻挡层，任选地，采用常规的光刻和蚀刻布图阻挡层；此后利用常规淀积工艺例如包括化学汽相淀积(CVD)、等离子辅助的CVD、溅射、蒸发、化学溶液淀积或者外延S i生长在阻挡层顶上形成单晶Si层。
图1A和2A所示的初始结构的阻挡层12包括高度抵抗Ge扩散的任何绝缘材料。这种绝缘和抗Ge扩散材料的例子包括但不限于：结晶或者非晶氧化物或者氮化物。
初始结构的各个层的厚度可以随着制作中所用的工艺而改变。然而，一般单晶Si层14具有大约1至大约2000nm的厚度，大约20至200nm的厚度更好。在阻挡层12(即抗Ge扩散阻挡层)的情况下，那层可以具有大约1至1000nm的厚度，大约20至200nm的厚度更好。含Si衬底层即层10的厚度对本发明来说无关紧要。注意，上面提供的厚度是例举的例子，决不是限制本发明的范围。
尽管利用具有上述厚度范围的单晶Si层的初始结构可实现本发明，但最优选单晶Si层具有大约50nm或者更小的厚度。
图1B和2B说明了在第一单晶Si层14的顶上形成SixGe1-x(其中x是0或者小于1的数)层16之后形成的结构。以后称“SixGe1-x”层为SiGe合金层。本发明的SiGe合金层可以包括具有最高达99.99原子％Ge的SiGe合金(当x小于1时)以及包括100原子％Ge的纯Ge(当x＝0时)。在本发明的一个实施例中，优选SiGe合金层中的Ge含量大约为0.1-99.9原子％，更优选Ge的原子百分比在大约10-35原子％的范围。附图中，参考标号17代表阻挡层12和单晶Si层14之间的界面。
根据本发明，利用本领域技术人员公知的常规外延生长法在单晶Si层14的顶上形成SiGe合金，该方法能够(i)生长热力学稳定(临界厚度以下)的SiGe合金，或者(ii)生长亚稳且没有缺陷即失配和TD位错的SiGe合金层。能够满足条件(i)或(ii)的外延生长工艺的例子包括但不限于：低压化学汽相淀积(LPCVD)、超高真空化学汽相淀积(UHVCVD)、常压化学汽相淀积(APCVD)、分子束外延(MBE)和等离子增强化学汽相淀积(PECVD)。
本发明此处形成的SiGe合金层的厚度可以改变，但层16一般具有大约10-500nm的厚度，大约20-200nm的厚度更好。
在本发明的另一可选实施例中，参见图3A-3B，在进行本发明的加热步骤之前，在SiGe合金层16的顶上形成可选择的帽层18。更具体地说，可以在后面将更详细讨论的注入步骤之前或者之后形成该可选择的帽层。注意，尽管图3A-3B示出了在离子注入之前形成了可选择的帽层，但本发明也包括其中在本发明的离子注入步骤之后形成可选择的帽层的实施例。本发明中采用的可选择的帽层包括包含下列材料但不限于这些材料的任何Si材料：外延硅(外延-Si)、非晶硅(a:Si)、单晶或者多晶Si或者包含多层的这些材料的任意组合。在最佳实施例中，帽层由外延Si构成。注意，层16和18可以在相同的反应室中形成，也可以不在相同的反应室中形成。
当存在时，可选择的帽层18具有大约1-100nm的厚度，具有大约1-30nm的厚度更好。利用任何公知的淀积工艺、包括上面提到的外延生长工艺形成可选择的帽层。
在本发明的一个实施例中，优选在单晶Si层的表面上形成厚大约1-2000nm的SiGe合金层(15-20原子％的Ge)，此后在SiGe合金层的顶上形成厚大约1-100nm的Si帽层。
在初始结构的顶上形成SiGe合金(具有或者不具有可选择的帽层)之后，对图1B或者2B所示的结构(具有或者不具有可选择的帽)进行离子注入步骤，其中使用能够形成缺陷(该缺陷能够在界面17处或者接近界面17处机械退耦)的离子。这种能够出现机械退耦的缺陷的例子包括：片状(platelet)缺陷或者泡状缺陷，如在氢离子注入的情况下。可以在使用或者不使用注入掩模的情况下进行注入。图1C或2C示出了这种注入步骤之后的结构。在这些图中，参考标号19表示通过离子注入步骤形成的缺陷区。如上所述，通过允许出现双层的弹性驰豫，该缺陷区解决了在SiGe合金/单晶Si双层中产生缺陷的问题。具体地说，通过使缺陷区塑性变形出现弹性驰豫，该缺陷区存在于界面17处或其附近。
利用保持界面17处或其附近的离子范围峰的注入条件，通过将离子例如氢、氘、氦、氧、氖及其混合物注入各种层中形成缺陷，该缺陷允许在界面17处或其附近出现机械退耦。用于本发明的优选离子是氢离子(H+)。注意，这里也使用其它类的氢例如H2 +。
利用大约0.01-10微安/cm2的束电流强度，在接近室温即大约283K-303K的温度下进行本发明的注入步骤。在不同的温度和/或使用其它束电流强度的注入会影响机械退耦。
用于形成片状缺陷的注入物质的浓度可以随着所采用的注入物质的类型而变。然而，一般在本发明中此处使用的注入离子的浓度低于3E16cm-2，大约1E16cm-2至大约2.99E16cm-2更好。该注入的能量还可以随着被注入的离子的类型而变，条件是注入能量必须能够在界面17处或其附近定位离子。例如，当采用氢作为注入离子时，用于确保在界面17处或其附近形成片缺陷的能量大约为1-100keV，大约3-20keV更好。
注入步骤之后，如果先前没有形成在结构上，可以在SiGe合金层的顶上形成可选择的帽。然后，在某一温度下加热即退火注入后的结构，该温度允许以后应变的SiGe合金层驰豫和随后Ge互扩散到第一单晶Si层14、SiGe合金层16和可选择Si帽(如果存在)中，从而在阻挡层的顶上形成基本上驰豫的单晶SiGe层20(参见图1D或者2D)。驰豫退火可以与互扩散退火分开进行，或者结合在一个退火工序中。可以在管状炉中或者使用快速热处理(RTA)设备进行加热。注意，在加热步骤过程中，在层20的顶上形成了氧化物层22。加热步骤之后，该氧化物层一般(但不总是)利用常规的湿蚀工艺从结构上除去，其中采用与SiGe相比对除去氧化物具有高选择性的化学蚀刻剂例如HF。可以选择的是，可以利用常规的干蚀工艺例如反应离子蚀刻除去该氧化物层。
注意，当除去氧化物层时，可以在层20的顶上形成第二单晶Si层，本发明的上述加工步骤可以重复任意次，以便制成多层驰豫的SiGe衬底材料。
在本发明的加热步骤之后，形成的氧化物层具有变化的厚度，可以在大约20-2000nm的范围内，厚度在大约20-500nm更好。
具体地说，本发明的加热步骤是退火步骤，在大约900℃-1350℃的温度下进行，大约1200℃-1335℃的温度更好。此外，在氧化环境中进行本发明的加热步骤，该氧化环境包括至少一个含氧气体例如O2、NO、N2O、H2O(蒸气)、臭氧、空气和其它类似的含氧气体。含氧气体可以彼此混合(例如O2和NO的混合物)，或者该气体可以用惰性气体例如He、Ar、N2、Xe、Kr或Ne稀释。
可以在变化的时间内进行加热步骤，一般在大约10-1800分钟范围内。大约60-600分钟更好。可以在单一的目标温度进行加热步骤，或者可以采用利用各个变温速率的和保温时间的各种变温(ramp)和保温周期。
在氧化环境下进行加热步骤，以便得到作为Ge原子扩散阻挡层的表面氧化层，即层22。因此，一旦在结构的表面上形成了氧化层，Ge就陷在了阻挡层12和氧化层22之间，当表面氧化物厚度增加时，Ge更均匀地分布在整个层14、16和可选择的18中，但它继续且有效地从侵占氧化物层排出。因此，当加热步骤过程中该(现在是均匀的)层减薄时，相对的Ge的比例增加。当在稀释的含氧气体中在大约1200℃-1320℃的温度下进行加热步骤时，在本发明中实现了有效的热混合。
这里还可以使用基于SiGe合金层的熔点而确定的热循环。在这种情况下，调整温度到SiGe合金层的熔点以下。
注意，如果氧化过快，Ge不能够从表面氧化物/SiGe界面足够快地扩散掉，则或者通过氧化物(并流失)传输，或者Ge的界面浓度太高以至于将达到合金熔融温度。
本发明的加热步骤的作用是：(1)允许Ge原子更迅速地扩散，从而保持退火期间均匀地分布；(2)对所述(‘最初’)应变的层结构进行热聚集(thermal budget)，这将便于形成均衡的结构。加热步骤已经完成之后，该结构包括均匀的并且基本上驰豫的SiGe合金层，即层20，该SiGe合金层夹在阻挡层12和表面氧化物层22之间。
根据本发明，驰豫的SiGe层20具有大约2000nm或者更小的厚度，具有大约10-100nm的厚度更好。注意，本发明中形成的驰豫SiGe层比现有技术的SiGe缓冲层更薄，并且具有大约5×106个缺陷/cm2或者更少的包括失配和TD的缺陷的密度。
在本发明中形成的驰豫SiGe层具有大约0.1-99.9原子％的最后Ge含量，大约10-35原子％的Ge含量更好。驰豫SiGe层22的另一特征在于它具有测得的大约30％或者更高的晶格驰豫，大约50％-70％的晶格驰豫更好。注意，在本发明中100％的驰豫最好。
注意，利用本发明形成的SGOI衬底材料的测量驰豫值比先有技术在不进行离子注入的情况下形成的SGOI衬底材料报导的测量驰豫值显著高。此外本发明的方法提供了最少的表面后生物，同时显著减小了晶体缺陷的密度。在利用现有技术方法的SGOI上不可能得到上面提到的三个特性，所述现有技术的方法不包括本发明的上述离子注入步骤。
如上所述，在本发明中此处可以剥离表面氧化物层22，以便提供例如图1E或图2E所示的绝缘体上SiGe衬底材料(注意由于在形成驰豫的SiGe层中已经使用了帽层，因此该衬底材料不包括帽层)。
本发明中还提供分别在图1E和2E的SiGe层顶上形成Si层24之后所得到的结构。Si层24利用本领域公知的常规外延淀积工艺形成。外延Si层24的厚度可以变化，但一般外延Si层24具有大约1-100nm的厚度，具有大约1-30nm的厚度更好。
在某些情况下，可以利用上面提到的加工步骤在驰豫SiGe层20的顶上形成另外的SiGe，然后可以形成外延Si层24。由于与外延层24相比，层20具有大的面内晶格参数，因此外延层24将以拉伸方式应变。
如上所述，本发明还包括超晶格结构以及晶格失配结构，这些结构至少包括本发明的绝缘体上SiGe衬底材料。在超晶格结构的情况下，这种结构至少应包括本发明的基本上驰豫的绝缘体上SiGe衬底材料和在衬底材料的显著驰豫的SiGe层顶上形成的Si和SiGe交替层。
在晶格失配结构的情况下，GaAs、GaP或其它类似的III/V化合物半导体将形成在本发明的绝缘体上SiGe衬底材料的显著驰豫的SiGe层顶上。
下面的例子说明与现有技术的扩散方法相比，利用本发明的方法能够实现的一些优点，在形成驰豫的SGOI衬底材料中，现有技术的扩散方法不使用注入步骤。
例子
在该例中，利用本发明的方法制备驰豫的SGOI衬底材料，并且与在没有本发明的离子注入步骤的情况下制备的现有技术的驰豫SGOI衬底材料比较。
在形成每个驰豫SGOI衬底材料中使用的初始结构包括下列层(从上到下)：
SiGe(600，20原子％Ge)/Si(350)/阻挡氧化物(1350)/Si衬底(750μm)。
对于包含上述从上到下结构的初始结构之一来说，利用大约2.5E16H/cm2的离子剂量，在阻挡氧化物和350Si层之间的界面处或其附近，将氢离子注入到结构中。在大约6.7keV的能量下进行注入。对其它结构不进行该注入步骤。
然后利用下列加热程序在氧中对两种结构进行退火：以3℃/每分钟的升温速度从室温升高到1200℃并保持在1200℃直到在阻挡氧化物的顶上形成均匀的350的SiGe层。
图4表示现有技术的驰豫SGOI衬底材料，而图5表示本发明的驰豫SGOI材料，表明最后的SiGe合金的Ge比例以及没有进行注入的结构的最后驰豫度的X射线衍射数据如下：Ge比例0.257；驰豫比例0.52。进行了上述注入的结构的X射线衍射数据如下：Ge比例0.265；驰豫比例0.38。
图4是不使用注入制造的最后SGOI的TEM图像平面图。该图像示出了由于持续的表面后生物而导致的延伸缺陷以及厚度对比线。图5示出了进行氢注入的结构的相同的TEM图像平面图。基本上减少了晶体缺陷以及由于表面缺陷造成的后生物。图像中清晰可见的线是莫尔干涉条纹，来源于(驰豫的)SiGe合金层和下面的Si衬底(掩埋氧化物层下面)的晶格参数差。
这些数据表明，与现有技术的SGOI衬底材料相比，本发明的SGOI衬底材料、尤其均匀的SiGe层(通过离子注入和退火形成的)具有增强的驰豫、明显降低的缺陷密度和改进的表面质量。
尽管已经参考最佳实施例示出和描述了本发明，但本领域技术人员应理解，在不离开本发明的精神和范围的情况下，可以进行形式上的和细节上的前述和其它改变。因此，本发明并不限于所描述和说明的严格的形式和细节，而是落在附加权利要求的范围内。

Claims (12)

1.一种衬底材料，包括：
含Si衬底；
存在于所述含Si衬底顶上的抗Ge扩散的绝缘区；以及
存在于所述绝缘区顶上的显著驰豫的SiGe层，其中所述显著驰豫的SiGe层具有2000nm或者更小的厚度、30％或者更大的测量驰豫值和5×106或者更小的缺陷密度。
2.权利要求1的衬底材料，其中所述绝缘区是经布图的。
3.权利要求1的衬底材料，其中所述绝缘区是未布图的。
4.权利要求1的衬底材料，其中所述绝缘区包括结晶的或非晶氧化物、或者结晶的或非晶氮化物。
5.权利要求1的衬底材料，其中所述绝缘区是布图的或者未布图的掩埋氧化物区。
6.一种异质结构，包括：
含Si衬底；
存在于含Si衬底顶上抗Ge扩散的绝缘区；
存在于绝缘区顶上的基本上驰豫的SiGe层，其中该显著驰豫的SiGe层具有2000nm或者更小的厚度、30％或者更大的测量驰豫值和5×106或者更小的缺陷密度；和
形成在显著驰豫的SiGe层顶上的应变Si层。
7.权利要求6的异质结构，其中所述绝缘区是经布图的。
8.权利要求6的异质结构，其中所述绝缘区是未布图的。
9.权利要求6的异质结构，其上所述绝缘区包括结晶的或者非晶氧化物，或者结晶的或者非晶氮化物。
10.权利要求6的异质结构，其中所述绝缘区阻挡层是布图的或者未布图的掩埋氧化物区。
11.权利要求6的异质结构，其中在所述应变Si层的顶上形成驰豫的SiGe和应变Si的交替层。
12.权利要求11的异质结构，其中用选自III/V化合物半导体的晶格失配化合物代替所述应变的Si层。
CN200710136480A 2002-07-16 2003-07-15 衬底材料和异质结构 Expired - Lifetime CN100583445C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/196,611 US6841457B2 (en) 2002-07-16 2002-07-16 Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US10/196,611 2002-07-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031475000A Division CN100345246C (zh) 2002-07-16 2003-07-15 制造绝缘体上硅锗衬底材料的方法以及该衬底

Publications (2)

Publication Number Publication Date
CN101101915A true CN101101915A (zh) 2008-01-09
CN100583445C CN100583445C (zh) 2010-01-20

Family

ID=30442822

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200710136480A Expired - Lifetime CN100583445C (zh) 2002-07-16 2003-07-15 衬底材料和异质结构
CNB031475000A Expired - Lifetime CN100345246C (zh) 2002-07-16 2003-07-15 制造绝缘体上硅锗衬底材料的方法以及该衬底

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031475000A Expired - Lifetime CN100345246C (zh) 2002-07-16 2003-07-15 制造绝缘体上硅锗衬底材料的方法以及该衬底

Country Status (4)

Country Link
US (2) US6841457B2 (zh)
JP (2) JP4238087B2 (zh)
CN (2) CN100583445C (zh)
TW (1) TWI222684B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623386A (zh) * 2012-04-12 2012-08-01 厦门大学 具有张应变的绝缘体上锗薄膜的制备方法
CN104241336A (zh) * 2013-06-10 2014-12-24 格罗方德半导体公司 包含具有应力通道区的晶体管的设备及其形成方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
EP1437764A1 (en) * 2003-01-10 2004-07-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
EP2337062A3 (en) * 2003-01-27 2016-05-04 Taiwan Semiconductor Manufacturing Company, Limited Method for making semiconductor structures with structural homogeneity
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7087965B2 (en) 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
KR100616543B1 (ko) 2004-04-28 2006-08-29 삼성전기주식회사 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
US20060011906A1 (en) * 2004-07-14 2006-01-19 International Business Machines Corporation Ion implantation for suppression of defects in annealed SiGe layers
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7247546B2 (en) * 2004-08-05 2007-07-24 International Business Machines Corporation Method of forming strained silicon materials with improved thermal conductivity
EP1801854B1 (en) * 2004-09-24 2015-06-24 Shin-Etsu Handotai Co., Ltd. Method for manufacturing semiconductor wafer
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
JP4757519B2 (ja) * 2005-03-25 2011-08-24 株式会社Ｓｕｍｃｏ 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
TW200713455A (en) * 2005-09-20 2007-04-01 Applied Materials Inc Method to form a device on a SOI substrate
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
FR2896255B1 (fr) * 2006-01-17 2008-05-09 Soitec Silicon On Insulator Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
DE102006030257B4 (de) * 2006-06-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung
US20080054361A1 (en) * 2006-08-30 2008-03-06 Infineon Technologies Ag Method and apparatus for reducing flicker noise in a semiconductor device
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7732309B2 (en) * 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
DE102006058820A1 (de) * 2006-12-13 2008-06-19 Siltronic Ag Verfahren zur Herstellung von SGOI- und GeOI-Halbleiterstrukturen
WO2008077020A2 (en) 2006-12-18 2008-06-26 Applied Materials, Inc. Safe handling of low energy, high dose arsenic, phosphorus, and boron implanted wafers
US7977221B2 (en) 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
US9455146B2 (en) * 2009-12-17 2016-09-27 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
WO2011126528A1 (en) * 2010-04-08 2011-10-13 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
JP5257401B2 (ja) * 2010-04-28 2013-08-07 株式会社Ｓｕｍｃｏ 歪シリコンｓｏｉ基板の製造方法
US8518807B1 (en) 2012-06-22 2013-08-27 International Business Machines Corporation Radiation hardened SOI structure and method of making same
CN103632930B (zh) * 2012-08-28 2016-06-15 中国科学院上海微系统与信息技术研究所 利用超薄层吸附制备绝缘体上超薄改性材料的方法
CN103456611A (zh) * 2013-03-06 2013-12-18 深圳信息职业技术学院 提高锗材料n型掺杂载流子浓度的方法与应用
US9490123B2 (en) * 2014-10-24 2016-11-08 Globalfoundries Inc. Methods of forming strained epitaxial semiconductor material(S) above a strain-relaxed buffer layer
CN114496732B (zh) * 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US11211259B2 (en) 2018-04-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for embedded gettering in a silicon on insulator wafer
US10707298B2 (en) * 2018-09-05 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor structures
US11164873B2 (en) 2019-05-23 2021-11-02 Micron Technology, Inc. Apparatuses including laminate spacer structures, and related memory devices, electronic systems, and methods
CN110660654B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
KR100441469B1 (ko) * 1999-03-12 2004-07-23 인터내셔널 비지네스 머신즈 코포레이션 전계 효과 장치용 고속 게르마늄 채널 이종구조물
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US20030199153A1 (en) * 2000-01-27 2003-10-23 Kovacic Stephen J. Method of producing SI-GE base semiconductor devices
AU2001263211A1 (en) * 2000-05-26 2001-12-11 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
JP2004519090A (ja) * 2000-08-07 2004-06-24 アンバーウェーブ システムズ コーポレイション 歪み表面チャネル及び歪み埋め込みチャネルｍｏｓｆｅｔ素子のゲート技術
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP3998408B2 (ja) * 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6724008B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
WO2003015142A2 (en) * 2001-08-06 2003-02-20 Massachusetts Institute Of Technology Formation of planar strained layers
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623386A (zh) * 2012-04-12 2012-08-01 厦门大学 具有张应变的绝缘体上锗薄膜的制备方法
CN104241336A (zh) * 2013-06-10 2014-12-24 格罗方德半导体公司 包含具有应力通道区的晶体管的设备及其形成方法
CN104241336B (zh) * 2013-06-10 2017-12-08 格罗方德半导体公司 包含具有应力通道区的晶体管的设备及其形成方法

Also Published As

Publication number Publication date
US7304328B2 (en) 2007-12-04
CN100345246C (zh) 2007-10-24
CN1492476A (zh) 2004-04-28
CN100583445C (zh) 2010-01-20
US20050130424A1 (en) 2005-06-16
JP2009033196A (ja) 2009-02-12
JP4238087B2 (ja) 2009-03-11
JP2004040122A (ja) 2004-02-05
TWI222684B (en) 2004-10-21
US6841457B2 (en) 2005-01-11
TW200402803A (en) 2004-02-16
US20040012075A1 (en) 2004-01-22
JP4582487B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
CN100583445C (zh) 衬底材料和异质结构
CN1332425C (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
JP4386333B2 (ja) 半導体基板の製造方法
US6946373B2 (en) Relaxed, low-defect SGOI for strained Si CMOS applications
US7074686B2 (en) Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6515335B1 (en) Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
CN100397571C (zh) 制造衬底材料的方法以及半导体衬底材料
CN1311546C (zh) 绝缘体上SiGe衬底材料的制作方法及衬底材料
US20060057403A1 (en) Use of thin SOI to inhibit relaxation of SiGe layers
KR100940748B1 (ko) 반도체 기판의 제조 방법
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JPH10256169A (ja) 半導体装置の製造方法
Ishiwara Insulator Over Silicon Structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100120