DE102006030257B4 - Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung - Google Patents

Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung Download PDF

Info

Publication number
DE102006030257B4
DE102006030257B4 DE102006030257A DE102006030257A DE102006030257B4 DE 102006030257 B4 DE102006030257 B4 DE 102006030257B4 DE 102006030257 A DE102006030257 A DE 102006030257A DE 102006030257 A DE102006030257 A DE 102006030257A DE 102006030257 B4 DE102006030257 B4 DE 102006030257B4
Authority
DE
Germany
Prior art keywords
test structure
semiconductor
layer
soi
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006030257A
Other languages
English (en)
Other versions
DE102006030257A1 (de
Inventor
Kai Frohberg
Thomas Werner
Holger Schuehrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006030257A priority Critical patent/DE102006030257B4/de
Priority to US11/672,146 priority patent/US7763476B2/en
Publication of DE102006030257A1 publication Critical patent/DE102006030257A1/de
Application granted granted Critical
Publication of DE102006030257B4 publication Critical patent/DE102006030257B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

Halbleiterbauelement mit:
einem Substrat mit einem ersten SOI-Gebiet und einem zweiten SOI-Gebiet, wobei das erste und das zweite SOI-Gebiet einen kristallinen Substratbereich mit einer Gitterfehlanpassung in Bezug auf eine Halbleiterschicht aufweisen, die auf einer vergrabenen isolierenden Schicht des ersten und des zweiten SOI-Gebiets gebildet ist;
mehreren Transistoren, die in dem ersten SOI-Gebiet ausgebildet sind und eine Halbleiterlegierung aufweisen; und
einer Teststruktur, die in dem zweiten SOI-Gebiet gebildet ist, wobei die Teststruktur mehrere erste Teststrukturelemente mit der Halbleiterlegierung und mehrere zweite Teststrukturelemente aufweist, wobei die zweiten Teststrukturelemente lateral benachbart zu den ersten Teststrukturelementen ausgebildet sind und sich zu der vergrabenen isolierenden Schicht des zweiten SOI-Gebiets erstrecken.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere komplexe Schaltungen, die in einer SOI-Architektur auf der Grundlage von Halbleiterlegierungen, etwa Silizium/Germanium zur Verbesserung des Transistorverhaltens aufgebaut sind.
  • Beschreibung des Stands der Technik
  • Komplexe integrierte Schaltungen enthalten eine große Anzahl an Transistoren, etwa p-Kanal-Feldeffekttransistoren und n-Kanal-Feldeffekttransistoren, wenn ein CMOS-Bauteil betrachtet wird. Im Allgemeinen werden gegenwärtig eine Vielzahl von Prozesstechnologien eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, ASIC's (anwendungsspezifische IC's) und dergleichen die CMOS-Technologie gegenwärtig eine der vielversprechendsten Lösungen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplemetärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransisotor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Source-Gebiete mit einem invers oder schwach dotierten Kanalgebiet, das zwischen dem Drain-Gebiet und dem Source-Gebiet angeordnet ist, gebildet werden. Die Leitfähigkeit des Kanalgebiets, d. h. das Durchlassstromvermögen des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets bei der Ausbildung eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Source-Gebiet und dem Drain-Gebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Ver bindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode zu erzeugen, die Leitfähigkeit des Kanalgebiets im Wesentlichen das Leistungsverhalten der MOS-Transistoren. Somit ist aus dem zuletzt genannten Aspekt das Verringern der Kanallänge und damit verknüpft die Verringerung des Kanalwiderstands ein wichtiges Entwurfskriterium, um einen Zuwachs in der Arbeitsgeschwindigkeit der integrierten Schaltungen zu erreichen.
  • Da die ständige Größenreduzierung der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, große Anstrengen zur Anpassung und möglicherweise zur Neuentwicklung von Prozessverfahren erfordert, wurde vorgeschlagen, das Bauteilverhalten der Transistorelemente auch durch Erhöhen der Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge zu verbessern. Ein effizientes Verfahren beruht auf dem Konzept, die Gitterstruktur in dem Kanalgebiet zu modifizieren, indem beispielsweise eine Zugverformung oder eine Druckverformung erzeugt wird, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löscher führt. Beispielsweise kann durch das Erzeugen einer Zugverformung in dem Kanalgebiet die Beweglichkeit von Elektronen erhöht werden, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit ausdrückt. Andererseits kann eine Druckverformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit zur Verbesserung des Leistungsverhaltens von p-Transistoren geschaffen wird. Daher wird in einigen Vorgehensweisen beispielsweise eine Silizium/Germanium-Schicht in oder unter dem Kanalgebiet vorgesehen, um darin eine Zugverformung oder Druckverformung herzustellen. In anderen Strategien wird ein Silizium/Germanium-Material in den Drain- und Source-Gebieten in Form einer verformten Schicht ausgebildet, wodurch eine entsprechende Verformung in dem benachbarten Kanalgebiet hervorgerufen wird. Die Silizium/Germanium-Legierung kann auf der Grundlage epitaktischer Wachstumsverfahren hergestellt werden, wobei die entsprechenden Prozessparameter so gesteuert werden, dass eine spezifizierte Menge an Germanium in das Silizium eingebaut wird, die im Wesentlichen das Maß an Gitterfehlanpassung bestimmt, die schließlich in dem entsprechenden Kanalgebiet erreicht wird.
  • Ferner hat im Hinblick auf das Transistorleistungsverhalten die SOI-(Halbleiter- oder Silizium-auf-Isolator-)Architektur zusätzlich zu den anderen Vorteilen, die sie bietet, zunehmend an Bedeutung für die Herstellung von MOS-Transistoren gewonnen auf Grund der Eigenschaften einer geringeren parasitären Kapazität der pn-Übergänge, wodurch höhere Schaltgeschwindigkeiten im Vergleich zu Transistoren auf Vollsubstraten möglich sind. In SOI-Transistoren wird eine relativ dünne kristalline Siliziumschicht auf einer vergrabenen Isolationsschicht hergestellt, und die Drain- und Source-Gebiete werden in der dünnen Siliziumschicht gebildet. Somit kann der Halbleiterbereich, in dem die Drain- und Source-Gebiete sowie das Kanalgebiet hergestellt werden, dielektrisch durch die vergrabene isolierende Schicht und entsprechende Grabenisolationen, die für die laterale Isolierung zu benachbarten Bauelementen sorgen, umschlossen sein. Auf Grund dieser Vorteile, wird die Technologie der Verformungserzeugung auch in SOI-Transistorbauelementen eingesetzt, wobei das Silizium/Germanium-Material auf der Grundlage der dünnen oberen Siliziumschicht aufgewachsen wird, um die gewünschten Verformungseigenschaften in dem entsprechenden Kanalgebiet zu erreichen, wodurch deutlich zu einer Leistungssteigerung von SOI-Transistoren beigetragen wird.
  • Wenn daher die Technologie der Verformungserzeugung auf der Grundlage von Silizium/Germaniumlegierungen in der zuvor beschriebenen Weise angewendet wird, ist es wichtig, den epitaktischen Wachstumsprozess zu kalibrieren und das Prozessergebnis auch zu überwachen, um die Produktzuverlässigkeit und Gleichförmigkeit zu bewahren. Zu diesem Zweck werden gut etablierte Techniken eingesetzt, zu denen eine Röntgenbeugungsverfahren gehören, in welchen die Antwort der Kristallstruktur eines speziellen Bereichs auf einem Halbleiterbauelement in Bezug auf einen eintreffenden Röntgenstrahl bewertet wird, um beispielsweise den Germaniumanteil des epitaktischen Materials zu bestimmen. Obwohl entsprechende Verfahren für Bauelemente auf Vollsubstraten gut funktionieren, können Probleme bei SOI-Bauelementen auftreten, wie dies detaillierter mit Bezug zu den 1a bis 1c erläutert ist.
  • 1a zeigt schematisch eine typische Testanordnung zum Bestimmen des Anteils von Germanium in einer Silizium/Germanium-Schicht, die epitaktisch auf einem Vollsubstrat aufgewachsen ist. Ein Substrat 100 umfasst ein kristallines Basismaterial 101, beispielsweise ein Siliziumsubstrat, auf welchem eine epitaktische Silizium/Germanium-Schicht 102 gebildet wird, die als ein verformtes Halbleitermaterial gebildet werden kann, wenn die Schicht 102 im Wesentlichen den gleichen Gitterabstand wie das kristalline Basismaterial 101 aufweist. In anderen Fällen kann ein deutlicher Teil der Schicht 102 eine entspannte Silizium/Germanium-Schicht repräsentieren, wenn beispielsweise eine entsprechende Pufferschicht (nicht gezeigt) zwischen dem Basismaterial 101 und der Schicht 102 vorgesehen ist, um damit kontinuierlich den Anteil an Germanium zu erhöhen, wodurch ebenso kontinuierlich der entsprechende Gitterabstand vergrößert wird, was schließlich zum natürlichen Gitterabstand des Silizium/Germaniums führt, der, wie zuvor erläutert ist, von der Menge an Germanium abhängt, die in dem siliziumbasierten Material enthalten ist. Ferner kann die Schicht 102 auf der Grundlage gut etablierter epitaktischer Wachstumsverfahren hergestellt werden, wobei entsprechende Prozessparameter auch einen Einfluss auf die Eigenschaften der entgültigen Schicht 102 ausüben können. Um den entsprechenden Germaniumanteil der Schicht 102 zu bestimmen, kann ein Röntgenbeugungssystem 150 eingesetzt werden, das eine Strahlungsquelle 151 umfasst, die ausgebildet ist, einen im Wesentlichen monoenergetischen Röntgenstrahl 153 bereitzustellen, der mit dem Bauelement 100 in Wechselwirkung tritt. Des weiteren ist ein Röntgendetektor 152 vorgesehen, um einen gestreuten Röntgenstrahl 154 zu empfangen, wobei die Winkelbeziehung zwischen der Quelle 151, dem Detektor 152 und dem Substrat 101 so variiert werden kann, dass entsprechende Intensitätsvariationen in Abhängigkeit des entsprechenden Satzes aus Kristallebenen, die auf dem einfallenden Röntgenstrahl 153 reagieren, erfasst werden. Ein entsprechendes Messergebnis, das die Intensitätsvariation in Abhängigkeit des Einfallswinkels darstellt, ist schematisch auf der rechten Seite der 1a gezeigt, wobei eine entsprechende Kurve auch als eine Rocking-Kurve bezeichnet wird. Es sollte beachtet werden, dass der Röntgenstrahl 153 eine große Eindringtiefe aufweist und damit gleichzeitig mit der Schicht 102 und auch mit dem Basismaterial 101 in Wechselwirkung tritt, so dass das entsprechende Intensitätsspektrum die Antwort eines wesentlichen Anteils der bestrahlten Fläche des Substrats 101 darstellt. Beispielsweise kann eine geeignete Abtastfläche für den Winkelbereich des Einfallswinkels für eine geeignet ausgewählte Wellenlänge des Strahls 153 festgelegt werden, was auf der Grundlage der gut bekannten Bragg-Beziehung erreicht werden kann. Beispielsweise kann die Intensitätskurve, wie sie in 1a gezeigt ist, schematisch ein entsprechendes Antwortverhalten für die Reflektion von (004) Kristallebenen auf der Grundlage einer Wellenlänge des einfallendes Strahls 153 von 1,54 Angstrom, entsprechend der Kupfer Kα-Linie darstellen. Auf Grund des deutlichen Anteils an Siliziummaterials in der Basisschicht 101 kann ein deutlicher Spitzenwert während der Winkelvariation erhalten werden, wie dies in dem Spektrum angegeben ist, während ein entsprechender Spitzenwert, der deutlich in der Intensität geringer ist und eine erhöhte Breite im Vergleich zu dem Siliziumspitzenwert aufweist, für die Silizium/Germanium-Schicht 102 auf Grund der leicht unterschiedlichen Gitterkonstante und damit einem unterschiedlichen Bragg-Winkel erhalten werden kann. Auf der Grundlage der Winkeldifferenz zwischen den beiden Spitzenwer ten kann der Anteil an Germanium in der Schicht 102 berechnet und damit zum Kalibrieren und/oder Bewerten des entsprechenden epitaktischen Wachstumsprozesses verwendet werden. Somit kann für Vollsubstrate mit einer darauf ausgebildeten epitaktisch aufgewachsenen Silizium/Germanium-Schicht eine äußerst effiziente Prozesssteuerung auf der Grundlage der entsprechenden Messdaten erreicht werden.
  • 1b zeigt schematisch die entsprechende Sachlage für ein SOI- (Silizium-auf-Isolator)Substrat 100, das das Basismaterial 101, eine vergrabene isolierende Schicht 103, beispielsweise eine Siliziumdioxidschicht, und eine Siliziumschicht 104 aufweist, die auf der vergrabenen isolierenden Schicht 103 gebildet ist. Das Substrat 100 aus 1b kann im Verlauf einer Röntgenbeugungsmessung ebenso eine Antwort erzeugen, die eine Kombination der Schichten 103 und 101 ist, wobei die vergrabene isolierende Schicht 103 lediglich im Wesentlichen diffuse Strahlung beiträgt, wodurch ein Beitrag zum Gesamtrauschen der Messung erbracht wird. Die rechte Seite aus 1b zeigt schematisch ein entsprechendes Antwortverhalten, wobei die Spitzenwerte der Schicht 101 und 104 einen gewissen Winkelunterschied abhängig von der relativen Kristallorientierungen der Schichten 104 und 101 aufweisen können. Wenn beispielsweise das Substrat 100 durch Scheibenverbindungstechniken hergestellt wird, kann ein geringer Unterschied beispielsweise eine Verdrehung und/oder eine Neigung der entsprechenden kristallographischen Orientierungen hervorgerufen werden, da Kristalle unterschiedlicher kristalliner Substrate kombiniert werden. Somit kann, wie durch die Pfeile 101D und 104D angegeben ist, eine Neigung zwischen entsprechenden Kristallebenen zu einem entsprechenden Unterschied in der Position (im Winkelvariationsbereich) der entsprechenden Intensitätsspitzenwerte führen, wobei, wie zuvor mit Bezug zu der Schicht 102 in 1a erläutert ist, die deutlich geringere Dicke des Materials der Schicht 104 in Bezug auf das Basismaterial 101, das einen wesentlichen Anteil zu der Gesamtantwort des eintreffenden Röntgenstrahls beiträgt, zu der deutlich reduzierten Intensität führt. Abhängig von der Auflösung des Messsystems 150 und abhängig von dem Ausmaß an Gitterfehlanpassung kann der entsprechende Spitzenwert der Schicht 104 aufgelöst werden oder kann nicht in eindeutiger Weise bestimmt werden.
  • 1c zeigt schematisch die Situation, wenn das Substrat 100 ein SOI-Substrat repräsentiert, dessen SOI-Silizium-Schicht 104 die Silizium/Germanium-Legierung 102 erhält, so dass eine strukturierte Form ausgebildet ist, die zusätzlich nicht-kristalline Bereiche 105, etwa dielektrische Materialien, und dergleichen, aufweist. Beispielsweise kann die Silizi um/Germanium-Legierung 102 als ein im Wesentlichen eingebettetes Material hergestellt werden, das in entsprechenden Vertiefungen aufgewachsen wird, die in speziellen Schichtbereichen der SOI-Silizium-Schicht 104 ausgebildet sind. In diesem Falle kann die Antwort des Restes der SOI-Schicht 104 noch geringer sein, ähnlich zu der Antwort des Materials 102, wobei dennoch ein entsprechender Spitzenwert des Basismaterials 101 mit hoher Intensität auf Grund des hohen Anteils an Material entsteht, das zu der Antwort auf den einfallenden Röntgenstrahl beiträgt. Auf der rechten Seite der 1c ist schematisch eine entsprechende Antwort abgebildet, wobei ein merklicher Spitzenwert für das Material 102 weiterhin erhalten wird, obwohl der entsprechende Spitzenwert der Siliziumschicht 104 auf Grund des deutlichen Hintergrundrauschens nicht mehr erkennbar ist. Folglich wird in konventionellen Messstrategien zum Bestimmen des Anteils an Germanium in strukturierten SOI-Substraten auf der Grundlage von Röntgenbeugung der deutliche Spitzenwert des Basismaterials 101 für die Berechung verwendet. Wie jedoch zuvor erläutert ist, kann die entsprechende Kristallorientierung des Basismaterials 101 eine gewisse Abweichung in Bezug auf Schicht 104 aufweisen, während die Eigenschaften des Legierungsmaterials 102 durch die Schicht 104 bestimmt sind, so dass die entsprechende Berechnung ein sehr ungenaues Ergebnis ergeben kann, das das Leistungsverhalten eines entsprechenden Prozesses zum Kalibrieren und/oder Überwachen des entsprechenden epitaktischen Wachstumsprozesses beeinträchtigen kann.
  • Die Patentanmeldung US 2004/0235264 A1 offenbart Strukturen zum Gettern von Silizium auf Isolator (SOI) Substraten. Die Strukturen sind in eine Isolatorschicht eingebettet und umfassen jeweils eine Siliziumschicht, die über einer Silizium-Germanium-Schicht angeordnet ist, wobei mehrere dieser Strukturen nebeneinander auf dem Substrat angeordnet sind. Die Strukturen werden gemeinsam mit entsprechenden Schichten in Bauteilgebieten hergestellt. Röntgenstrahlbeugungsverfahren werden verwendet, um den Germaniumanteil zu quantifizieren.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf zum Bestimmen einer Halbleiterlegierung auf der Grundlage von Röntgenbeugung, wobei ein oder mehrere der zuvor erkannten Probleme vermieden oder zumindest deren Auswirkungen reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das Verbessern des Signal-zu-Rauschen-Verhältnisses bei einer Antwort auf einen einfallenden Röntgenstrahl in einer Teststruktur verbessern kann, die eine SOI-Architektur aufweist, so dass eine Reaktion einer strukturierten SOI-Schicht erkennbar ist und damit als Referenz zum Bestimmen eines oder mehrerer Kristallparameter der Halbleiterlegierung verwendbar ist. Folglich können entsprechende Prozesse zur Herstellung von Halbleiterlegierungen in strukturierten SOI-Substraten in effizienter Weise auf der Grundlage zerstörungsfreier und gut verfügbarer Röntgenmessverfahren gesteuert werden. Das verbesserte Antwortverhalten einer entsprechenden Teststruktur kann in einigen Aspekten erreicht werden, indem eine entsprechende Teststruktur in geeigneter Weise umgestaltet wird, so dass diese Halbleiterbereiche der SOI-Schicht enthält, die sich im Wesentlichen über die gesamte Tiefe erstrecken, wodurch ein höherer Anteil an Wechselwirkung mit dem einfallenden Röntgenstrahl erreicht wird. In anderen Aspekten kann zusätzlich oder alternativ die Gitterfehlanpassung zwischen dem kristallinen Basismaterial und der SOI-Halbleiterschicht absichtlich erhöht werden, so dass der Spitzenwert des Basismaterials mit hoher Intensität außerhalb eines interessierenden Winkelbereichs zum Abschätzen der Halbleiterlegierung liegt.
  • Die Aufgabe der vorliegenden Erfindung wird durch die Vorrichtungen gemäß den Ansprüchen 1 und 10 und das Verfahren gemäß Anspruch 14 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Substrats zeigen, wie es zur Herstellung von Halbleiterbauelementen gemäß unterschiedlicher Konfigurationen während der Bewertung des Germaniumanteils einer epitaktisch gebildeten Silizium/Germanium-Legierung gemäß konventioneller Verfahren verwendet wird;
  • 2a bis 2c schematisch Querschnittsansichten eines Halbleiterbauelements mit einer Teststruktur zeigen, die ein verbessertes Signal/Rauschen-Verhältnis in Bezug auf eine Röntgenbeugungsmessung gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung aufweist;
  • 2d schematisch eine Draufsicht der Teststruktur zeigt, die in dem Bauteil aus 2a gemäß einer anschaulichen Ausführungsform enthalten ist;
  • 2e schematisch das Halbleiterbauelement aus 2a zeigt, wenn dieses mehrere Teststrukturen aufweist, wovon jede unterschiedliche eingebettete Halbleiterlegierungen gemäß weiterer anschaulicher Ausführungsformen aufweist;
  • 3a bis 3c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung einer Teststruktur für Röntgenmessungen zeigt, um Kristalleigenschaften einer Halbleiterlegierung auf der Grundlage von Teststrukturelementen mit mindestens einer lateralen Abmessung abzuschätzen, die den Abmessungen tatsächlicher Bauelemente entspricht, gemäß weiterer anschaulicher Ausführungsformen;
  • 4a und 4b schematisch Querschnittansichten einer Scheibenverbundtechnik zeigen, in der ein Gitterversatz zwischen einem kristallinen Basismaterial und einer SOI-Schicht absichtlich vergrößert wird, um den Einfluss des Basismaterials für einen spezifizierten Winkelvariationsbereich gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zu reduzieren; und
  • 4c schematisch einen Graphen zeigt, der einen erhöhten Winkelversatz von Intensitätsspitzenwerten des kristallinen Basismaterials und einer SOI-Schicht entsprechend dem SOI-Substrat aus 4b zeigt.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zum Bestimmen von Kristalleigenschaften einer Halbleiterlegierung, etwa dem Anteil der Atomgattung in der Legierung, einer Verformung in der Halbleiterlegierung, und dergleichen. Zu diesem Zweck kann im Allgemeinen ein schlechtes Signal/Rauschen-Verhältnis entsprechender konventioneller Röntgenbeugungsmessungen auf strukturierten SOI-Substraten deutlich verbessert werden, um damit das Erkennen eines entsprechenden Intensitätsspitzenwertes der SOI-Schicht zu ermöglichen, so dass eine geeignete Referenzmessung erhalten wird, auf deren Grundlage die gewünschten Kristalleigenschaften der Halbleiterlegierung abgeschätzt werden können. Da Halbleiterlegierungen, etwa Silizium/Germanium, Silizium/Kohlenstoff, und dergleichen häufig auf strukturierten SOI-Strukturen gebildet werden, um damit das entsprechende Transistorverhalten von modernsten CMOS-Bauelementen zu verbessern, ist eine geeignete Steuerung der entsprechenden Fertigungsprozesse zur Herstellung der Halbleiterlegierungen von höchster Bedeutung im Hinblick auf die Prozessgleichförmigkeit, die Bauteilzuverlässigkeit und die Produktionsausbeute. Folglich kann durch das wesentli che Verringern von Ungenauigkeiten im Hinblick auf das Abschätzen von Kristalleigenschaften, die typischerweise durch konventionelle Verfahren im Zusammenhang mit strukturierten SOI-Substraten erzeugt werden, wenn die Reaktion der Halbleiterlegierung mit der Reaktion des Basismaterials verglichen wird, eine effiziente Technik für anspruchsvolle Prozesskalibrierung und Steuerung auf der Grundlage der zerstörungsfreien Röntgenmesstechniken erreicht werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen effiziente Verfahren zum Verbessern der Erkennbarkeit des Antwortverhaltens der strukturierten SOI-Schicht erreicht werden kann, um damit aussagekräftige und statistisch relevante Abschätzungen in Bezug auf mindestens den Anteil der entsprechenden Komponenten der betrachteten Halbleiterlegierung zu ermöglichen. Gemäß einem Aspekt wird die Dicke von SOI-Schichtstrukturelementen nach dem Strukturieren und der Herstellung der entsprechenden Halbleiterlegierung so gewählt, dass ein verbessertes Antwortverhalten der SOI-Strukturelemente erzeugt wird, wie dies nachfolgend mit Bezug zu den 2a bis 2e und 3a und 3b beschrieben ist, während alternative oder zusätzliche Maßnahmen zum Verbessern des Signal/Rauschen-Verhältnisses von Röntgenmessungen von strukturierten SOI-Bauelementen mit Bezug zu den 4a und 4b detaillierter dargelegt sind.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, das ein Siliziumbasismaterial repräsentieren kann, etwa ein Siliziumsubstrat oder ein anderes im Wesentlichen kristallines Halbleitersubstrat. Es sollte beachtet werden, dass gegenwärtig Siliziummaterial vorzugsweise für komplexe Halbleiterbauelemente verwendet wird, etwa Mikroprozessoren, und dergleichen, in denen komplexe CMOS-Schaltungen als eine wichtige Schaltungskomponente verwendet werden, auf Grund der Vorteile im Hinblick auf die Kosteneffizienz, die Prozesskomplexität und dergleichen. Wie zuvor erläutert ist, kann verformtes Siliziummaterial als eine „neue Art” an Halbleitermaterial betrachtet werden, das einen deutlichen Zuwachs an Leistungsfähigkeit ermöglicht, d. h., für ansonsten identisch Bauteilabmessungen kann ein Transistorelement eine deutlich erhöhte Betriebsgeschwindigkeit besitzen, wenn ein geeignet verformtes Siliziummaterial möglicherweise in Verbindung mit anderen Vorteilen, etwa einer geringeren Bandlücke und dergleichen, vorgesehen wird. Folglich wird Silizium vorzugsweise in Verbindung mit Halbleiterlegierungen, etwa Silizium/Germanium, eingesetzt, um damit speziellen Bereichen der Bauelemente die erforder lichen Kristalleigenschaften zu verleihen oder um das Durchlassstromvermögen zu verbessem. In vielen vielversprechenden Ansätzen wird die Halbleiterlegierung in einer äußert lokalen Weise bereitgestellt, anstatt das entsprechende Halbleiterlegierungsmaterial über das gesamte Substrat hinweg zu erzeugen, was auf der Grundlage moderner epitaktischer Wachstumsverfahren erreicht werden kann, etwa selektiver Epitaxie, Implantation und dergleichen, wie dies nachfolgend detaillierter beschrieben ist. Folglich müssen die entsprechenden Prozesse unter Umständen auf vorstrukturierten Substratbereichen ausgeführt werden, um in lokaler Weise die entsprechende Halbleiterlegierung zu bilden, wobei diese äußerst komplexen Prozesse gründlich überwacht werden müssen, um die Bauteilgleichförmigkeit zu bewahren. Folglich erhält in einigen anschaulichen Ausführungsformen das Halbleiterbauelement 200 eine geeignete Halbleiterlegierung in einer entsprechenden Fertigungsphase, wobei Strukturelemente und eine entsprechende Teststruktur in einer gemeinsamen Fertigungssequenz hergestellt werden, um damit ein hohes Maß an Authentizität zum Bewerten des Status der vorliegenden Prozesstechnik zu ermöglichen. Es sollte jedoch beachtet werden, dass die Prinzipien der vorliegenden Erfindung auch auf das Halbleiterbauelement 200 angewendet werden können, wenn dieses ein Testsubstrat repräsentiert, auf welchem ein oder mehrere Teststrukturen zum Bewerten einer oder mehrerer Prozesse spezieller Fertigungsphasen in einem tatsächlichen Halbleiterbauelement hergestellt werden.
  • Das Bauelement 200 umfasst ein Substrat 201 mit einer darauf ausgebildeten vergrabenen isolierenden Schicht 203, an die sich eine Halbleiterschicht 204 anschließt, die in anschaulichen Ausführungsformen ein siliziumbasiertes Material repräsentiert. Wie zuvor erläutert ist, kann das Bauelement ein erstes Bauteilgebiet 220 und ein zweites Bauteilgebiet 230 aufweisen, um Schaltungselemente bzw. eine Teststruktur herzustellen. Die Konfiguration des Halbleiterbauelements 200 in Bezug auf die Schichtsequenz des Substrats 201, die vergrabene isolierende Schicht 203 und die eigentliche aktive Halbleiterschicht 204 kann als SOI-(Silizium-auf-Isolator)Konfiguration betrachtet werden, wobei die Bauteilgebiete 220 und 230 auch als erstes und zweites SOI-Gebiet bezeichnet werden können. Ferner können in dieser Fertigungsphase mehrere Transistoren 221 in dem ersten Gebiet 220 in einem speziellen Zustand vorgesehen sein, während das zweite Gebiet 230 ein Gebiet zur Herstellung einer Teststruktur repräsentieren kann, um Informationen über Kristalleigenschaften einer Halbleiterlegierung zu gewinnen, die noch in dem Bauelement 200 herzustellen ist. Entsprechend einiger effizienter Prozessverfahren kann eine Legierung auf Silizium basis in speziellen Bauteilgebieten in der Halbleiterschicht 204 hergestellt werden, um in lokaler Weise das Bauteilverhalten zu modifizieren. Beispielsweise wird in einer Vorgehensweise, wie dies zuvor erläutert ist, ein verformtes oder entspanntes Halbleitermaterial lokal in speziellen Transistorbereichen vorgesehen, um damit die gewünschten Auswirkungen der Halbleiterlegierung zu erreichen. Beispielsweise kann ein verformtes Halbleitermaterial in Drain- und Source-Gebieten der entsprechenden Transistorelemente, etwa in einigen der Transistorelemente 221, vorgesehen werden, um damit eine entsprechende Verformung in den benachbarten Kanalgebieten hervorzurufen. Gemäß einer anschaulichen Vorgehensweise kann dies erreicht werden, indem selektiv die Drain- und Source-Gebiete spezieller Transistorelemente vertieft werden und nachfolgend ein epitaktischer Wachstumsprozess ausgeführt wird, um eine spezielle Menge eines Halbleitermaterials in der zuvor hergestellten Vertiefung abzuscheiden. Folglich können in dem ersten Bauteilgebiet 230 mehrere Transistoren 221p eine Halbleiterlegierung erhalten, etwa eine Silizium/Germanium-Legierung, während einige Transistoren 221n die entsprechende Halbleiterlegierung nicht erhalten, oder eine andere Art an Halbleiterlegierung erhalten, wie dies nachfolgend beschrieben ist. Zu diesem Zweck wird eine geeignet gestaltete Maskenschicht 206 gebildet, die beispielsweise aus Siliziumnitrid, Siliziumdioxid, oder einem anderen geeigneten Maskenmaterial hergestellt ist, um in geeigneter Weise das erste und das zweite Bauteilgebiet 220, 230 zu strukturieren und als eine Wachstumsmaske in einem nachfolgenden epitaktischen Wachstumsprozess zu dienen. Ferner kann in dem zweiten Bauteilgebiet 230 die Maskenschicht 206 entsprechende Öffnungen 206a aufweisen, um mehrere Halbleitergebiete bereitzustellen, die die betrachtete Halbleiterlegierung erhalten, wobei auch mehrere Bauteilbereiche definiert sind, in denen die Halbleiterschicht 204 im Wesentlichen mit ihrer gesamten Dicke beibehalten wird, um damit ein verbessertes Antwortverhalten während einer Röntgenmessung zu erhalten, wie dies nachfolgend beschrieben ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Das Substrat 201 mit der vergrabenen isolierenden Schicht 203 und der Halbleiterschicht 204, die auch als SOI-Schicht bezeichnet wird, kann auf der Grundlage gut etablierter Verfahren hergestellt werden, wobei in vielen Fällen moderne Scheibenverbundtechniken eingesetzt werden. In diesem Falle werden zwei kristalline Basissubstrate in geeigneter Weise behandelt, um eine Verbindung der entsprechenden Substratoberflächen miteinander zu ermöglichen, die beispielsweise einen oxidierten Bereich aufweisen, und die nachfolgend miteinander verbunden werden, um die vergrabene isolierende Schicht 203 zu bilden, wobei eines der Substrate dann an einer entsprechend ausgebildeten Kristallebene abgetrennt wird, wodurch die Halbleiterschicht 204 gebildet wird. Da kristalline Materialien zweier unterschiedlicher Substrate kombiniert werden, wird typischerweise, wie zuvor erläutert wurde, ein spezielles Maß an Verdrehung und Verkippung in Bezug auf die Kristallorientierungen des Basismaterials 201 und der Schicht 204 hervorgerufen. Anschließend werden geeignete Prozessschritte ausgeführt, um entsprechend aktive Gebiete 222 in dem ersten Bauteilgebiet 220 in der Schicht 204 auf der Grundlage entsprechender Isolationsstrukturen 223, etwa Grabenisolationen, zu bilden, wobei in einigen anschaulichen Ausführungsformen entsprechende Isolationsstrukturen in dem zweiten Bauteilgebiet 230 nicht gebildet werden, um nicht in unnötiger Weise wertvolles Halbleitermaterial „zu verschwenden”, das für die Röntgenmessungen erforderlich sein kann. Die Isolationsstrukturen 223 können auf der Grundlage gut etablierter Verfahren, beispielsweise Photolithographie, anisotrope Ätzprozesse, Abscheidesequenzen, Einebnungen, und dergleichen hergestellt werden. In anderen anschaulichen Ausführungsformen werden, wenn ein hohes Maß an Authentizität in Bezug auf das Bewerten der Kristalleigenschaften einer Halbleiterschicht in Bezug auf ihre Auswirkungen auf tatsächliche Strukturelemente erforderlich ist, einige oder alle der Prozessschritte in dem ersten Gebiet 220 auch in dem zweiten Bauteilgebiet 230 ausgeführt, wie dies nachfolgend mit Bezug zu den 3a bis 3c detaillierter beschrieben ist. Als nächstes werden weitere Prozesse ausgeführt, um entsprechende umschlossene Gateelektrodenstrukturen 224 zu erhalten, wobei moderne Oxidations- und/oder Abscheideverfahren zur Herstellung entsprechender Gateisolationsschichten (nicht gezeigt) mit anschließenden modernen Strukturierungsprozessen beteiligt sein können, die Lithographie- und anspruchsvolle Ätzverfahren beinhalten. Als nächstes wird die Maskenschicht 206 beispielsweise durch Abscheiden eines geeigneten Maskenmaterials, etwa Siliziumnitrid, gebildet, wobei bei Bedarf eine geeignete Ätzstoppschicht (nicht gezeigt) vorgesehen wird. Wie gezeigt, besitzt in dem zweiten Bauteilgebiet 230 die Maskenschicht die Öffnungen 206a zum Definieren mehrerer Bereiche für Halbleiterlegierungsstrukturelemente und mehrere diverse Halbleiterstrukturelemente mit größerer Dicke. Als nächstes wird das Bauelement 200 einem geeignet gestalteten Ätzprozess 207 unterzogen, um freiliegende Bereiche der Halbleiterschicht 204 zu vertiefen.
  • 2b zeigt schematisch das Halbleiterbauelement 200 nach dem Ende des Ätzprozesses 207. Somit sind entsprechende Vertiefungen 225 benachbart zu den freiliegenden Transis torelementen 221p und in ähnlicher Weise entsprechende Öffnungen 235 in dem zweiten Bauteilgebiet 230 gebildet, die im Wesentlichen einen Bereich entsprechender Teststrukturelemente definieren, die mittels einer geeigneten Halbleiterlegierung in einem nachfolgenden selektiven epitaktischen Wachstumsprozess 208 zu bilden sind. In einigen anschaulichen Ausführungsformen wird durch den Wachstumsprozess 208 ein Silizium/Germanium-Legierungsmaterial auf der Grundlage selektiver Wachstumsverfahren abgeschieden, um ein verformtes Silizium/Germanium-Material in den entsprechenden Vertiefungen 225 vorzusehen, wenn die Transistoren 221p p-Kanaltransistoren repräsentieren. In anderen Fällen kann der epitaktische Wachstumsprozess 208 eine andere Art an Halbleiterlegierung erzeugen, etwa Silizium/Kohlenstoff, in Form eines verformten Halbleitermaterials, wenn eine unterschiedliche Art an Verformung in den entsprechenden Transistoren 221p erforderlich ist.
  • 2c zeigt schematisch das Bauelement 200 mit entsprechenden Halbleiterlegierungsgebieten 226 in dem ersten Bauteilgebiet 220, während erste Teststrukturelemente 236 aus der Halbleiterlegierung in dem zweiten Bauteilgebiet 230 ausgebildet sind, wobei die entsprechenden „Abstände” zwischen den ersten Teststrukturelementen 236 als zweite Teststrukturelemente 237 betrachtet werden können, die das Halbleitermaterial der Schicht 204 repräsentieren, wobei im Wesentlichen die gesamte Dicke der Schicht 204 für eine Wechselwirkung mit einem Röntgenstrahl verfügbar ist, der auf das zweite Halbleitergebiet 230 während eines Testvorganges in einer späteren Phase gelenkt wird. Danach kann die Maskenschicht 206 durch äußerst selektive Ätzverfahren entfernt werden, und bei Bedarf kann die weitere Bearbeitung auf der Grundlage entsprechender Fertigungsverfahren zur Vervollständigung der Transistorbauelemente 221 fortgesetzt werden. Es sollte beachtet werden, dass nach dem epitaktischen Wachstumsprozess 208 und dem Entfernen der Maskenschicht 206 die Eigenschaften des Materials 236 und damit des Materials 226 effizient auf der Grundlage des zweiten Bauteilgebiets 230 bewertet werden können, indem eine entsprechende Röntgenbeugungsmessung durchgeführt wird, wie dies zuvor mit Bezug zu den 1a bis 1c beschrieben ist.
  • 2d zeigt schematisch eine Draufsicht des zweiten Bauteilgebiets 230, das die ersten Teststrukturelemente 236 und die zweiten Teststrukturelemente 237 enthält, die gemeinsam eine Teststruktur 238 definieren, in der die zweiten Teststrukturelemente 237 ein verbessertes Antwortverhalten für einfallende Röntgenstrahlen bereitstellen, da ein wesentli cher Anteil der Tiefe, in der gezeigten Ausführungsform im Wesentlichen die gesamte Dicke der anfänglichen Halbleiterschicht 204, zum Erzeugen eines gestreuten Röntgenstrahls verfügbar ist. Folglich kann beim Ausführen einer entsprechenden Winkelabtastung mit einem monoenergetischen Röntgenstrahl zum Gewinnen eines entsprechenden Intensitätsprofils des gestreuten Strahls eine erhöhte Intensität für das Material der Schicht 204 erhalten werden, die daher detektiert und als Referenz in Bezug auf einen entsprechenden Intensitätsspitzenwert verwendet werden kann, der durch die ersten Teststrukturelemente 236 erzeugt wird. Somit können die Kristalleigenschaften, etwa die Zusammensetzung der Halbleiterlegierung in den ersten Teststrukturelementen 236, ein Maß an darin enthaltener Verformung, und dergleichen, mit erhöhter Genauigkeit bewertet werden, da die Winkeldifferenz zwischen den entsprechenden Intensitätsspitzenwerten auf der Grundlage eines entsprechenden Antwortsignals bestimmt werden kann, das ein verbessertes Signal/Rauschenverhältnis in Bezug auf das Signal besitzt, das von dem zweiten Teststrukturelementen 237 erzeugt wird. Somit können die Kristalleigenschaften der Halbleiterlegierung in den ersten Teststrukturelementen 236, die von den Eigenschaften des Materials der Schicht 204 abhängen, bestimmt werden, ohne dass dies von möglichen Unterschieden in der Kristallorientierung zwischen der Schicht 204 und den darunter liegenden kristallinen Basismaterials 201 beeinflusst wird. Es sollte ferner beachtet werden, dass selbst wenn das Basismaterial 201 und die Schicht 204 im Wesentlichen die gleiche Kristallkonfiguration aufweisen, auf Grund einer speziellen Fertigungstechnik zur Herstellung der SOI-Konfiguration, etwa einer SIMOX-Technik, in der die vergrabene isolierende Schicht durch Sauerstoffimplantation hergestellt wird, eine erhöhte Genauigkeit erreicht werden kann, indem ein größerer Bereich an Silizium bereitgestellt wird, der die vorhergehenden Prozesssequenzen durchlaufen hat, so dass der von den Strukturelementen 237 und dem darunter liegenden Basismaterial 201 hervorgerufene Intensitätsspitzenwert auch Information „enthalten” kann hinsichtlich der Kristalleigenschaften der Schicht 204, die sich während der vorhergehenden Fertigungsprozesse ergeben haben können.
  • Es sollte beachtet werden, dass die Konfiguration der Teststruktur 230, wie sie in 2d gezeigt ist, lediglich anschaulich ist und andere Konfigurationen ausgewählt werden können, solange mehrere Teststrukturelemente 237 vorgesehen sind, die sich im Wesentlichen entlang der gesamten Dicke der Schicht 204 erstrecken. Beispielsweise kann die Teststruktur 238, wie sie in 2d gezeigt ist, für eine erhöhte Insensibilität für Justierungenauigkeiten während einer entsprechenden Testmessung auf der Grundlage eines geeigneten Röntgenstrahls sorgen, da eine Verschiebung entlang der Längenrichtung, wie sie durch den Pfeil angegeben ist, dennoch eine Antwort von mindestens einigen der zweiten Strukturelemente 237 ermöglicht, während eine Verschiebung entlang der Breitenrichtung zumindest über einen gewissen Bereich das sich ergebende Ausgangssignal nicht wesentlich beeinflusst. In anderen Fällen kann eine geringere Empfindlichkeit in beiden Richtung erreicht werden, indem mehrere erste und zweite Teststrukturelemente 236, 237 vorgesehen werden, die in beiden Richtung L und W „verzahnt” sind, indem beispielsweise ein Schachbrettmuster oder ein anderes geeignetes Muster vorgesehen wird.
  • Wie zuvor erläutert ist, wird in einigen anschaulichen Ausführungsform die Teststruktur 238 auf einem speziellen Substrat vorgesehen, möglicherweise zusammen mit anderen Teststrukturen zum Gewinnen entsprechender Kalibrationsdaten und dergleichen, um damit in geeigneter Weise Prozessparameter des Prozesses 208 zur Herstellung der Halbleiterlegierung in den Strukturelementen 236 einzustellen. In anderen anschaulichen Ausführungsformen, die mit Bezug zu den 2a bis 2c gezeigt sind, wir die Teststruktur 238 auf speziellen Positionen auf einem oder mehreren tatsächlichen Produkten vorgesehen, so dass eine effiziente Überwachung des entsprechenden Prozesses 208 mit einem hohen Maß an Authentizität erreicht werden kann, wobei in einigen anschaulichen Ausführungsformen entsprechende Messdaten auch zum Steuern des Prozesses 208 verwendet werden können. Beispielsweise können die entsprechenden Röntgenmessdaten innerhalb weniger Minuten verfügbar sein und können damit als linieninterne Messdaten betrachtet werden, die dann an ein entsprechendes Steuerungssystem zum Einstellen von Prozessparametern des epitaktischen Wachstumsprozesses übertragen werden können. Beispielsweise können effiziente APC-(fortschrittliche Prozesssteuerung)Systeme eingesetzt werden, um entsprechende Sollwerte von Prozessparametern entsprechend den Röntgenmessdaten neu einzustellen, die von der Teststruktur 238 gewonnen werden. In einigen anschaulichen Ausführungsformen kann der Anteil der Halbleitersorten, die die Legierung in den Teststrukturelementen 236 bilden, auf der Grundlage entsprechender Röntgenmessdaten bestimmt werden. In anderen anschaulichen Ausführungsformen wird zusätzlich oder alternativ das Maß an Verformung des Materials in den Teststrukturelementen 236 bestimmt, wodurch auch die Bewertung der Auswirkung der Halbleiterlegierung 226 auf die entsprechenden Transistorelementen 221p möglich ist. 2e zeigt schematisch das Halbleiterbauelement 200 gemäß einer weiteren anschaulichen Ausführungsform. Hier ist ein weiteres Bauteilgebiet 240 vorgesehen, um eine zweite Teststruktur 248 zu bilden, die erste Teststrukturele mente 246 und zweite Teststrukturelemente 247 enthält, wobei die Teststrukturelemente 246 aus einer weiteren Halbleiterlegierung, etwa Silizium/Kohlenstoff, und dergleichen, aufgebaut sein können, währen die zweiten Teststrukturelemente 247 entsprechende Halbleiterbereiche der anfänglichen Schicht 204 repräsentieren können, die sich im Wesentlichen über die gesamte Dicke erstrecken. Wie zuvor erläutert ist, werden in anspruchsvollen Anwendungen unter Umständen zwei unterschiedliche Arten an verformungsinduzierenden Halbleiterlegierungen häufig eingesetzt, um damit das Leistungsverhalten unterschiedlicher Transistorarten in entsprechender Weise zu verbessern. Somit können sich die entsprechenden Fertigungsprozesse, obwohl sie miteinander durch thermische Behandlung und dergleichen verknüpft sind, deutlich unterschiedlich sein in Bezug auf die Art des Prozesses, der Prozessparameter und dergleichen. Somit kann eine entsprechende Kalibrierung und Überwachung für die zweite Art an Halbleiterlegierung erforderlich sein. Basierend auf den entsprechenden Prozesssequenzen werden somit die ersten und zweiten Teststrukturen 238, 248 hergestellt, wobei die Teststrukturen 238, 248 in einer anschaulichen Ausführungsform so angeordnet sind, dass eine gleichzeitige Messung möglich ist, d. h. die erforderliche Information kann während der gleichen Röntgenabtastung ermittelt werden. In anderen anschaulichen Ausführungsformen können diese, wenn beispielsweise die Teststrukturen 238, 248 während sehr unterschiedlicher Fertigungsphasen fertiggestellt werden, so angeordnet sein, dass diese einzeln bei einer entsprechenden Röntgenmessung ansprechbar sind. In einigen anschaulichen Ausführungsformen wird die zweite Teststruktur 248 zumindest im Wesentlichen auf der Grundlage der gleichen Prinzipien hergestellt, wie sie zuvor mit Bezug zu der Teststruktur 238 beschrieben sind, d. h. es wird ein entsprechender epitaktischer Wachstumsprozess ausgeführt, um die Halbleiterlegierung in den Gebieten 246 vorzusehen. In einer anschaulichen Ausführungsform wird, wie in 2e gezeigt ist, die zweite Teststruktur 248 auf der Grundlage einer Fertigungssequenz 210 hergestellt, die geeignete Implantationsprozesse aufweisen kann, die von speziell gestalteten Ausheizprozessen begleitet sind, etwa lasergestützten oder blitzlichtgestützten Ausheizverfahren zum Aktivieren der Halbleitersorten, die von einem vorhergehenden Implantationsprozess eingeführt werden. Zu diesem Zweck wird eine entsprechende Implantationsmaske 211 vorgesehen, die erste Teststruktur 238 und möglicherweise andere Bauteilbereiche abdeckt, in denen das Einführen der Halbleitersorten, etwa Kohlenstoff, nicht gewünscht ist. Danach kann ein geeigneter Implantationsprozess ausgeführt werden, der eine Amorphisierungsimplantation enthalten kann, woran sich das Abscheiden einer entsprechenden Konzentration an beispielsweise Kohlenstoff anschließt, wobei danach ein äußerst effizienter Ausheizprozess erfolgt. In Bezug auf die Konfiguration der zweiten Teststruktur 248 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Struktur 238 erläutert sind. D. h., die ersten und zweiten Teststrukturelemente 246, 247 können in beliebiger Weise angeordnet sein, solange die mehreren ersten und zweiten Teststrukturelemente so vorgesehen sind, dass keine wesentliche Empfindlichkeit für Justierungenauigkeiten geschaffen wird und dass eine erforderliche Dicke der zweiten Teststrukturelemente 247 erreicht wird, die sich im Wesentlichen über die gesamte Dicke der anfänglichen Halbleiterschicht 204 erstrecken. Danach wird die Teststruktur 248 einer entsprechenden Röntgenmessung unterzogen, wobei eine entsprechende Messung der ersten Teststruktur 238 gleichzeitig oder zu anderen Zeitpunkten des Fertigungsprozesses ausgeführt werden kann. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die erste und die zweite Teststruktur 238, 248 in einer „verzahnten” Weise vorgesehen sein können, wobei die ersten Teststrukturelemente 236, 246 der ersten und zweiten Teststruktur in einer räumlich benachbarten Weise zusammen mit benachbarten entsprechenden ersten Teststrukturelementen 247, 237 angeordnet sein können, wodurch ein gleichzeitiger Zugriff durch einen Röntgenstrahl möglich ist und damit auch eine Messung der Kristalleigenschaften der ersten und zweiten Halbleiterlegierung der Strukturelemente 236 und 246 möglich ist.
  • Wie zuvor angegeben ist, kann es in einigen Fällen vorteilhaft sein, ein hohes Maß an Authentizität in Bezug auf die Fertigungssequenz und die entsprechenden Prozessergebnisse, die für eigentliche Schaltungselemente gewonnen werden, vorzusehen. In diesem Falle können viele der wesentlichen Fertigungsprozesse auch bei der Herstellung der Teststruktur 238 eingesetzt werden, wobei dennoch ein hohes Maß an Abdeckung mit Halbleiterlegierung und anfänglichem Halbleitermaterial mit einer gewünschten großen Dicke erreicht werden kann. Mit Bezug zu den 3a bis 3c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, wobei mehrere Platzhalterstrukturelemente in den Teststrukturen ausgebildet werden, ohne dabei in unnötiger Weise zusätzliches Rauschen während einer Röntgenmessung hinzuzufügen.
  • 3a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 mit einem ersten Bauteilgebiet 320 und einem zweiten Bauteilgebiet 330. Die Bauteilgebiete 320, 330 repräsentieren SOI-Gebiete in dem oben definierten Sinne, wie dies auch mit Bezug zu dem Bauelement 200 erläutert ist. Somit kann das Bauelement 300 ein kristallines Basismaterial 301, eine vergrabene isolierende Schicht 303 und eine aktive Halbleiter schicht 304 aufweisen. In Bezug auf die Eigenschaften der SOI-Konfiguration, die durch die Komponente 301, 303 und 304 definiert ist, gelten die gleichen Kriterien, wie sie zuvor erläutert sind. Des weiteren kann in dem ersten Bauteilgebiet 320 und in dem zweiten Bauteilgebiet 330 eine Gateisolationsschicht 326 gebildet sein, wobei in einigen anschaulichen Ausführungsformen zusätzlich entsprechende Isolationsgräben 323 gemäß den Bauteilerfordernissen vorgesehen sind. Entsprechende Isolationsgräben sind unter Umständen in dem zweiten Bauteilgebiet 330 nicht vorgesehen, wenn die Menge an Halbleitermaterial, die von diesen Gräben verbraucht wird, als ungeeignet im Hinblick auf das Signal/Rauschenverhältnis einer Röntgenbeugungsmessung erachtet wird. Ferner kann eine entsprechende Maske 351 ausgebildet sein, um damit das erste Bauteilgebiet 320 abzudecken, während das zweite Bauteilgebiet 330 freiliegt.
  • Das Bauelement 300, wie es in 3a gezeigt ist, kann auf der Grundlage von Prozesstechniken hergestellt werden, die gut etablierten Prozesssequenzen zur Herstellung von Schaltungselementen in dem Bauteilgebiet 320 entsprechen. Des weiteren wird das Bauelement 300 einer Ätzumgebung 352 ausgesetzt, um die Gateisolationsschicht 326 von dem zweiten Bauteilgebiet 330 zu entfernen, um den kristallinen Halbleiterbereich 304 freizulegen. Geeignete selektive Ätzrezepte sind im Stand der Technik gut bekannt. Anschließend wird ein Halbleitermaterial, etwa Silizium, auf der Grundlage gut etablierter Rezepte abgeschieden, wobei das Siliziummaterial als ein polykristallines Material in dem ersten Bauteilgebiet 320 abgeschieden wird, auf Grund des Vorhandenseins der Gateisolationsschicht 326, während das Siliziummaterial in dem zweiten Bauteilgebiet 330 als ein im Wesentlichen kristallines Material vorgesehen wird, das die Kristalleigenschaften der darunter liegenden Halbleiterschicht 304 annimmt. Bei Bedarf können geeignete Ausheizprozesse nach dem Abscheiden des Siliziummaterials ausgeführt werden, um ein hohes Maß an Kristallqualität des abgeschiedenen Material zu gewährleisten.
  • 3b zeigt das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium. Hier sind entsprechende Gateelektrodenstrukturen 324 in dem ersten Bauteilgebiet 320 ausgebildet, während entsprechende „Platzhalter”-Gateelektroden 324d in dem zweiten Gebiet 330 auf der Grundlage des im Wesentlichen kristallinen Halbleitermaterials hergestellt sind, das zuvor aufgebracht wurde. Dazu können gut etablierte Prozesse mit Lithographie und modernen Ätzverfahren entsprechenden Bauteilerfordernissen für die Gateelektrodenstruktur 324 eingesetzt werden, wobei geringfügige Unterschiede in Bezug auf das Ätzverhalten und die Steuerung des entsprechenden Ätzprozesses in dem zweiten Bauteilgebiet 330 nicht sehr relevant sind, da eine geringfügig modifizierte Größe und Form der entsprechenden Gateelektroden 242d die Wirksamkeit der Teststruktur, die in dem zweiten Bauteilgebiet 330 zu bilden ist, nicht beeinflusst. Danach wird die weitere Bearbeitung fortgesetzt, wie dies beispielsweise mit Bezug zu 2c beschrieben ist, um die entsprechende Halbleiterlegierung zu bilden, etwa Silizium/Germanium, Silizium/Kohlenstoff, und dergleichen, mittels eines geeignet gestalteten selektiven epitaktischen Wachstumsprozesses, vor dem ein entsprechender Ätzprozess zur Herstellung einer Vertiefung erfolgt.
  • 3c zeigt schematisch das Halbleiterbauelement 300 nach dem Ende der zuvor beschriebenen Prozesssequenz. Somit sind entsprechende Transistorelemente 321 in dem ersten Bauteilgebiet 220 ausgebildet, die in dieser Fertigungsphase entsprechende Bereiche einer Halbleiterlegierung 326 enthalten, wobei in dem zweiten Bauteilgebiet 330 eine Teststruktur 338 gebildet ist, die Strukturelemente 336 mit ähnlichen Abmessungen wie die eigentlichen Schaltungselemente 321 enthalten, wobei dennoch eine große Menge an „Referenzmaterial” in Form der Teststrukturelemente 337 vorgesehen ist, die die Platzhaltergatestrukturen 324d enthalten können und die im Wesentlichen die gleiche kristalline Struktur wie das Material der Schicht 304 aufweisen. In ähnlicher Weise können die entsprechenden ersten Teststrukturelemente 336 gemäß Abmessungen hergestellt sein, die vergleichbar sind mit jenen der Gebiete 326, wodurch ein hohes Maß an Authentizität im Hinblick auf durch Prozesse hervorgerufene Kristalleigenschaften der Halbleiterlegierung in dem Gebiet 336 geschaffen wird, während dennoch eine große oder sogar eine erhöhte Dicke der zweiten Teststrukturelemente 337 bereitgestellt wird. Folglich kann die Teststruktur 338 in äußerst effizienter Weise zum Bestimmen der entsprechenden Kristalleigenschaften auf der Grundlage der „Referenz”-Teststrukturelemente 337 verwendet werden, die eine noch größere Dicke bereitstellen, während eine vergleichbare Abdeckung mit Halbleiterlegierung erreicht wird, wie dies zuvor mit Bezug zu dem Bauelement 200 beschrieben ist. Folglich können strukturinduzierte Prozessvariationen auf der Grundlage der Teststruktur 338 effizient erkannt werden. Es sollte beachtet werden, dass die Teststruktur 338 so kombiniert werden kann, dass diese mindestens eine weitere Halbleiterlegierung enthält, wie dies auch zuvor mit Bezug zu 2d für das Bauelement 200 beschrieben ist.
  • Wie zuvor angegeben ist, kann die unerwünschte hohe Signalintensität des Basismaterials in einer SOI-Konfiguration unter Umständen eine zuverlässige Erkennung des entspre chenden Intensitätsspitzenwertes der SOI-Schicht verhindern. Daher werden gemäß einer anschaulichen Ausführungsform die Kristalleigenschaften des Basismaterials in Bezug auf die SOI-Schicht absichtlich so eingestellt, dass ein ausreichend großer Verkippungsfehler erreicht wird, um damit einen großen Intensitätsspitzenwert innerhalb eines gewünschten Winkelbereichs zu verhindern.
  • 4a zeigt schematisch ein erstes Substrat 401a und ein zweites Substrat 401b, die einen moderat großen Neigungswinkel α in Bezug auf beispielsweise die Oberflächenorientierung der Basiskristallmaterialien aufweisen können, wie dies durch die entsprechenden Pfeile A, B angegeben ist. Eine entsprechende Verkippung kann erreicht werden, indem eine schräge Oberfläche an einem oder beiden der Substrate 401a, 401b geschaffen wird, so dass nach dem Verbinden der Substrate 401a, 401b eine entsprechende Neigung der Kristallorientierung erreicht wird. In der dargestellten Ausführungsform können die Substrate 401a, 401b bei Bedarf darauf ausgebildet ein entsprechendes isolierendes Material, etwa Siliziumdioxid, und dergleichen aufweisen, um gemeinsam eine vergrabene isolierende Schicht nach dem Verbinden der Substrate 401a, 401b zu bilden.
  • 4b zeigt schematisch das Bauelement 400 nach dem Verbinden der Substrate 401a, 401b und nach dem Spalten eines der Substrate, etwa des Substrats 401b, wodurch eine Halbleiterschicht 404 bereitgestellt wird, die auf einer vergrabenen isolierenden Schicht 403 gebildet ist, die wiederum über dem Basiskristallmaterial 401 gebildet ist.
  • 4c zeigt schematisch entsprechende Messdaten, wie sie aus dem Bauelement 404 gewonnen werden, wobei entsprechende Intensitätsspitzenwerte S401 und S404 im Winkelbereich um mindestens 2 Grad oder mehr beabstandet sind, so dass für einen vordefinierten Winkelabtastbereich S, wie er in der Zeichnung angegeben ist, ein entsprechender hoher Intensitätsspitzenwert des kristallinen Basismaterials 410 deutlich außerhalb des Bereichs S liegt. Wenn daher entsprechende Teststrukturen für strukturierte SOI-Konfigurationen auf der Grundlage des Bauelements 400 hergestellt werden, wird eine deutlich reduzierte Störung des Basismaterials 401 in Bezug auf die Schicht 404 erreicht, wodurch das Signal/Rauschen-Verhältnis verbessert wird, wenn die Eigenschaften einer Halbleiterlegierung bewertet werden, die in der Schicht 404 ausgebildet ist, wie dies zuvor erläutert ist. In einigen anschaulichen Ausführungsformen kann eine beliebige Gestaltung für eine entsprechende Teststruktur in der Schicht 404 verwendet werden, wobei dennoch die Möglichkeit geschaffen wird, statistisch relevante Ergebnisse zu erhalten, wohingegen in anderen anschaulichen Ausführungsformen die mit Bezug zu den 4a und 4b beschriebenen Prinzipien mit einem beliebigen der obigen Konzepte zur Herstellung entsprechender Teststrukturen, etwa der Strukturen 238, 248, 338, kombiniert werden kann, wodurch die Effizienz der entsprechenden Röntgenmessungen noch weiter verbessert wird.
  • Es gilt also: Die vorliegende Erfindung stellt effiziente Verfahren zum Bestimmen von Kristalleigenschaften von Halbleiterlegierungen in strukturierten SOI-Architekturen bereit, etwa von Silizium/Germanium, Silizium/Kohlenstoff, und dergleichen, auf der Grundlage effizienter Teststrukturen, wobei in einigen Aspekten eine Dicke der SOI-Halbleiterschicht in wesentlichen Teilen der Teststruktur beibehalten wird, um damit ein verbessertes Antwortverhalten im Hinblick auf eintreffende Röntgenstrahlen zu erreichen. Folglich kann ein entsprechender Intensitätsspitzenwert erkannt und daher effizient zur Bewertung der Kristalleigenschaften der Halbleiterlegierung verwendet werden. Dabei kann ein hohes Maß an Flexibilität beim Erzeugen einer entsprechenden Teststrukturgestaltung erreicht werden, um damit ein hohes Maß an Authentizität mit tatsächlichen Fertigungsprozessen zu ermöglichen. Folglich kann die Kalibrierung und Überwachung entsprechender Prozesse zum Erzeugen von Halbleiterlegierungen in strukturierten SOI-Strukturen, etwa selektive epitaktische Wachstumsprozesse, standardmäßige epitaktische Wachstumsverfahren, implantationsbasierte Prozesse, und dergleichen, in effizienter Weise erreicht werden, wobei auf Grund des zerstörungsfreien und schnellen Messprozesses entsprechende linieninterne Prozessdaten erzeugt werden können, um damit die Steuerung der entsprechenden Fertigungsprozesse noch effizienter zu gestalten. Ferner können mehrere Halbleiterlegierungen auf der Grundlage separater Teststrukturen oder kombinierter Teststrukturen bewertet werden, wobei die anfängliche Schichtdicke der SOI-Schicht in den entsprechenden Halbleiter-„Referenz”-Teststrukturelementen beibehalten wird. In anderen Aspekten wird das Signal/Rauschen-Verhältnis entsprechender Röntgenmessungen zusätzlich oder alternativ verbessert, indem absichtlich die Gitterfehlanpassung zwischen dem kristallinen Basismaterial und der SOI-Schicht modifiziert wird, um damit einen entsprechenden Spitzenwert mit hoher Intensität aus einem interessierenden Winkelbereich zu entfernen.

Claims (20)

  1. Halbleiterbauelement mit: einem Substrat mit einem ersten SOI-Gebiet und einem zweiten SOI-Gebiet, wobei das erste und das zweite SOI-Gebiet einen kristallinen Substratbereich mit einer Gitterfehlanpassung in Bezug auf eine Halbleiterschicht aufweisen, die auf einer vergrabenen isolierenden Schicht des ersten und des zweiten SOI-Gebiets gebildet ist; mehreren Transistoren, die in dem ersten SOI-Gebiet ausgebildet sind und eine Halbleiterlegierung aufweisen; und einer Teststruktur, die in dem zweiten SOI-Gebiet gebildet ist, wobei die Teststruktur mehrere erste Teststrukturelemente mit der Halbleiterlegierung und mehrere zweite Teststrukturelemente aufweist, wobei die zweiten Teststrukturelemente lateral benachbart zu den ersten Teststrukturelementen ausgebildet sind und sich zu der vergrabenen isolierenden Schicht des zweiten SOI-Gebiets erstrecken.
  2. Halbleiterbauelement nach Anspruch 1, wobei die zweiten Teststrukturelemente sich von der vergrabenen isolierenden Schicht zu mindestens einer oberen Fläche einer Halbleiterschicht erstrecken, die auf der vergrabenen isolierenden Schicht des ersten und des zweiqten SOI-Gebiets ausgebildet ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei die Teststruktur so gestaltet ist, dass sie auf einen Röntgenstrahl reagiert, um Kristalleigenschaften der ersten Teststrukturelemente in Bezug auf die zweiten Teststrukturelemente zu bestimmen.
  4. Halbleiterbauelement nach Anspruch 2, wobei die ersten Teststrukturelemente in der Halbleiterschicht eingebettet sind.
  5. Halbleiterbauelement nach Anspruch 1, das ferner ein drittes SOI-Gebiet umfasst, wobei das dritte SOI-Gebiet eine weitere Teststruktur aufweist, um Kristalleigenschaften einer weiteren Halbleiterlegierung zu bestimmen, die nicht die Halbleiterlegierung ist, die in der ersten Teststruktur des zweiten SOI-Gebiets enthalten ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei die ersten und die zweiten Teststrukturelemente mindestens eine laterale Abmessung aufweisen, die im Wesentlichen einer Abmessung eines der Transistoren entspricht, die in dem ersten SOI-Gebiet gebildet sind.
  7. Halbleiterbauelement nach Anspruch 2, wobei die zweiten Teststrukturelemente sich über die Oberfläche der Schicht hinaus erstrecken.
  8. Halbleiterbauelement nach Anspruch 1, wobei die Halbleiterlegierung Silizium und Germanium aufweist.
  9. Halbleiterbauelement nach Anspruch 1, wobei die Gitterfehlanpassung ein Verkippungsfehler von 2 Grad oder mehr ist.
  10. Teststruktur mit: einem kristallinen Substrat mit einer darauf ausgebildeten isolierenden Schicht und einer Halbleiterschicht, die auf der isolierenden Schicht gebildet ist, wobei das kristalline Substrat und die Halbleiterschicht eine Gitterfehlanpassung aufweisen; und einem Kristallgebiet, das aus einer Halbleiterlegierung aufgebaut ist und in der Halbleiterschicht eingebettet ist.
  11. Teststruktur nach Anspruch 10, wobei die Gitterfehlanpassung ein Verkippungsfehler von 2 Grad oder mehr ist.
  12. Teststruktur nach Anspruch 10, die mehrere kristalline Gebiete aufweist, die in der Halbleiterlegierung enthalten und in der Halbleiterschicht eingebettet sind.
  13. Teststruktur nach Anspruch 12, wobei die Teststruktur ausgebildet ist, dass sie auf einen Röntgenstrahl reagierend zum Bestimmen einer Kristalleigenschaft des kristallinen Gebiets in Bezug auf die Halbleiterschicht geeignet ist.
  14. Verfahren mit: Bilden einer Halbleiterlegierung in einer Teststruktur, die über einem Substrat ausgebildet ist, wobei das Substrat einen SOI-Bereich mit einer kristallinen Basisschicht, einer vergrabenen isolierenden Schicht und einer kristallinen Halbleiterschicht aufweist; Sondieren der Teststruktur mit einem Röntgenstrahl, wobei ein Signal/Rauschen-Verhältnis eines Antwortsignals auf den sondierenden Röntgenstrahl durch ein Verhältniss von Material der Halbleiterschicht und der Halbleiterlegierung in der Teststruktur und/oder eine Gitterfehlanpassung der kristallinen Basisschicht und der Halbleiterschicht eingestellt ist; und Bestimmen mindestens einer Eigenschaft der Halbleiterlegierung unter Anwendung der Halbleiterschicht in der Teststruktur als eine Referenz.
  15. Verfahren nach Anspruch 14, wobei das Signal/Rauschen-Verhältnis eingestellt wird, indem ein Verhältnis von Material der Halbleiterschicht und der Halbleiterlegierung in der Teststruktur eingestellt wird, indem mehrere Gebiete mit der Halbleiterlegierung vorgesehen werden.
  16. Verfahren nach Anspruch 15, wobei die mehreren Gebiete so vorgesehen werden, dass diese mindestens eine laterale Abmessung aufweisen, die einer Entwurfsabmessung eines Transistorelements entspricht.
  17. Verfahren nach Anspruch 16, wobei Vorsehen der mehreren Gebiete umfasst: Bilden mehrerer Gebiete in der Teststruktur und Bilden mehrerer Transistorelemente in einem gemeinsamen Fertigungsprozess.
  18. Verfahren nach Anspruch 14, das ferner umfasst: Bilden des SOI-Bereichs mittels eines Substrat-Bond-Verfahrens und Einstellen einer Gitterfehlanpassung zwischen einem ersten Substrat mit der kristallinen Basisschicht und einem zweiten Substrat mit der Halbleiterschicht.
  19. Verfahren nach Anspruch 14, wobei Bilden der Halbleiterlegierung Ausführen eines epitaktischen Wachstumsprozesses umfasst.
  20. Verfahren nach Anspruch 14, wobei Bilden der Halbleiterlegierung Ausführen eines Implantationsprozesses umfasst.
DE102006030257A 2006-06-30 2006-06-30 Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung Expired - Fee Related DE102006030257B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006030257A DE102006030257B4 (de) 2006-06-30 2006-06-30 Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung
US11/672,146 US7763476B2 (en) 2006-06-30 2007-02-07 Test structure for determining characteristics of semiconductor alloys in SOI transistors by x-ray diffraction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006030257A DE102006030257B4 (de) 2006-06-30 2006-06-30 Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung

Publications (2)

Publication Number Publication Date
DE102006030257A1 DE102006030257A1 (de) 2008-01-17
DE102006030257B4 true DE102006030257B4 (de) 2010-04-08

Family

ID=38825057

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006030257A Expired - Fee Related DE102006030257B4 (de) 2006-06-30 2006-06-30 Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung

Country Status (2)

Country Link
US (1) US7763476B2 (de)
DE (1) DE102006030257B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080248598A1 (en) * 2007-04-09 2008-10-09 Rohit Pal Method and apparatus for determining characteristics of a stressed material using scatterometry
DE102010030766A1 (de) * 2010-06-30 2012-01-05 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Teststruktur zum Steuern des Einbaus von Halbleiterlegierungen in Transistoren, die Metallgateelektrodenstrukturen mit großem Σ aufweisen
US8716037B2 (en) 2010-12-14 2014-05-06 International Business Machines Corporation Measurement of CMOS device channel strain by X-ray diffraction
US8519390B2 (en) * 2011-07-25 2013-08-27 United Microelectronics Corp. Test pattern for measuring semiconductor alloys using X-ray Diffraction
DE102015208794B3 (de) 2015-05-12 2016-09-15 Infineon Technologies Ag Verarbeiten eines Halbleiterwafers
KR102630173B1 (ko) * 2017-12-27 2024-01-26 엘지디스플레이 주식회사 엑스레이검출장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235264A1 (en) * 2003-05-21 2004-11-25 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
WO2004073044A2 (en) * 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
US6972247B2 (en) * 2003-12-05 2005-12-06 International Business Machines Corporation Method of fabricating strained Si SOI wafers
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235264A1 (en) * 2003-05-21 2004-11-25 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers

Also Published As

Publication number Publication date
US7763476B2 (en) 2010-07-27
DE102006030257A1 (de) 2008-01-17
US20080012073A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102006051492B4 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102006009225B4 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
DE102007025342B4 (de) Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE102006009226B9 (de) Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
DE112010004400B4 (de) Bildung von Nickelsilicid mit Gestaffelter PT-Zusammensetzung
DE102010038745B4 (de) Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102006030257B4 (de) Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung
DE112006001979T5 (de) Verfahren zur Herstellung eines verformten MOS-Bauelements
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102007016897B4 (de) Verbesserter Verspannungsübertragungsmechanismus in einem Zwischenschichtdielektrikum unter Anwendung einer zusätzlichen Verspannungsschicht über einer Doppelverspannungsbeschichtung in einem Halbleiterbauelement
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102006030264A1 (de) Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102004036971B4 (de) Technik zur Bewertung lokaler elektrischer Eigenschaften in Halbleiterbauelementen
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102008016438B4 (de) Doppelabscheidung einer verspannungsinduzierenden Schicht mit dazwischenliegender Verspannungsrelaxation
DE102008059498B4 (de) Verfahren zur Beschränkung von Verspannungsschichten, die in der Kontaktebene eines Halbleiterbauelements gebildet sind
DE102008045034A1 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
DE102007004883B4 (de) Verfahren zur Reduzierung durch Ätzen hervorgerufener Prozessungleichmäßigkeiten durch Weglassen der Abscheidung einer Endpunkterkennungsschicht während der Strukturierung verspannter Deckschichten in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee