-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere Feldeffekttransistoren, etwa p-Kanaltransistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung und eine Metallgateelektrode mit großem ε aufweisen, die in einer frühen Fertigungsphase hergestellt wird.
-
Beschreibung des Stands der Technik
-
Die Herstellung komplexer integrierter Schaltungen erfordert das Vorsehen einer großen Anzahl an Transistorelementen, die das wesentliche Schaltungselement in komplexen integrierten Schaltungen repräsentieren. Beispielsweise sind mehrere hundert Millionen Transistoren in gegenwärtig verfügbaren komplexen integrierten Schaltungen vorgesehen. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. In CMOS-Schaltungen werden komplementäre Transistoren, d. h. p-Kanaltransistoren und n-Kanaltransistoren, verwendet, um Schaltungselemente, etwa Inverter oder andere Logikgatter zu erzeugen, um somit komplexe Schaltungsanordnungen zu gestalten, etwa CPU's, Speicherchips und dergleichen. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden somit Millionen an Transisotoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor oder allgemein ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche von stark dotierten Drain- und Source-Gebieten und einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist.
-
Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals wird durch eine Gateelektrode gesteuert, die in der Nähe des Kanalgebiets angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
-
Die kontinuierliche Verringerung der Transistorabmessungen beinhaltet jedoch eine Reihe von damit verknüpften Problemen, die es zu lösen gilt, um die Vorteile nicht aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Beispielsweise sind sehr komplexe Dotierstoffprofile in vertikaler Richtung und in lateraler Richtung in den Drain- und Sourcegebieten erforderlich, um einen geringen Schichtwiderstand und Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit zu erreichen.
-
Beim stetigen Verringern der Kanallänge von Feldeffekttransistoren ist typischerweise ein höherer Grad an kapazitiver Kopplung erforderlich, um die Steuerbarkeit des Kanalgebiets aufrecht zu erhalten, wozu typischerweise eine Anpassung der Dicke und/oder der Materialzusammensetzung des Gatedielektrikumsmaterials erforderlich ist. Beispielsweise ist für eine Gatelänge von ungefähr 80 nm ein Gatedielektrikumsmaterial auf der Grundlage von Siliziumdioxid mit einer Dicke von weniger als 2 nm in Hochgeschwindigkeitstransistoren erforderlich, was jedoch zu einem erhöhten Leckstrom führt, der durch den Einfang energiereicher Ladungsträger und durch das direkte Tunneln von Ladungsträgern durch das extrem dünne Gatedielektrikumsmaterial hervorgerufen wird. Da eine weitere Verringerung der Dicke von Siliziumdioxid-basierten Gatedielektrikumsmaterialien zunehmend unverträglich wird mit den thermischen Leistungserfordernissen von komplexen integrierten Schaltungen, wurden andere Alternativen entwickelt, um die Ladungsträgerbeweglichkeit im Kanalgebiet zu erhöhen, wodurch ebenfalls das Gesamtverhalten von Feldeffekttransistoren verbessert wird. Ein vielversprechender Ansatz in dieser Hinsicht ist das Erzeugen einer gewissen Art an Verformung in dem Kanalgebiet, da die Ladungsträgerbeweglichkeit in Silizium wesentlich von den Verformungsbedingungen des kristallinen Materials abhängt. Beispielsweise führt bei einer standardmäßigen Kristallkonfiguration des siliziumbasierten Kanalgebiets eine kompressive Verformungskomponente in dem p-Kanaltransistor zu einer höheren Beweglichkeit der Löcher, wodurch die Schaltgeschwindigkeit und der Durchlassstrom von p-Kanaltransistoren ansteigen. Die gewünschte kompressive Verformung kann gemäß gut etablierter Ansätze erreicht werden, indem ein verformungsinduzierendes Halbleitermaterial etwa in Form einer Silizium/Germanium-Mischung oder Legierung in den Drain- und Sourcebereichen innerhalb des aktiven Gebiets des p-Kanaltransistors eingebaut wird. Nach der Herstellung der Gateelektrodenstrukturen werden etwa entsprechende Aussparungen lateral benachbart zu der Gateelektrodenstruktur in dem aktiven Gebiet erzeugt und werden mit der Silizium/Germanium-Legierung wieder aufgefüllt, die, wenn sie auf dem Siliziummaterial aufgewachsen wird, einen inneren verformten Zustand besitzt, der wiederum eine entsprechende kompressive Verformungskomponente in dem benachbarten Kanalgebiet hervorruft. Folglich wurde eine Vielzahl an Prozessstrategien in der Vergangenheit entwickelt, um ein stark verformtes Silizium/Germanium-Material in die Drain- und Sourcebereiche von p-Kanaltransistoren einzubauen, wobei die Effizienz des Verformungsmechanismus wesentlich von der Materialzusammensetzung der Silizium/Germanium-Mischung, d. h. von der Germaniumkonzentration, und der Menge des Mischungsmaterials und seinem Abstand von dem Kanalgebiet abhängt. Diese Aspekte wiederum werden durch die Tiefe und die Form der Aussparungen bestimmt, die in dem aktiven Gebiet erzeugt werden.
-
Während der kontinuierlichen Verringerung der kritischen Abmessungen von Transistoren wurde auch eine geeignete Anpassung der Materialzusammensetzung des Gatedielektrikumsmaterials vorgeschlagen, so dass für eine physikalisch geeignete Dicke eines Gatedielektrikumsmaterials, d. h. für eine Verringerung der Gateleckströme, dennoch eine gewünschte hohe kapazitive Kopplung erreicht wird. Es wurden daher Materialsysteme vorgeschlagen, die eine deutlich größere Dielektrizitätskonstante im Vergleich zu den konventionell verwendeten siliziumdioxidbasierten Materialien, Siliziumoxinitridmaterialien und dergleichen besitzen. Beispielsweise besitzen dielektrische Materialien, die Hafnium, Zirkon, Aluminium und dergleichen, aufweisen, eine deutlich größere Dielektrizitätskonstante und werden daher als dielektrische Materialien mit großem ε bezeichnet, die als Materialien zu verstehen sind, die eine Dielektrizitätskonstante von 10,0 oder größer aufweisen, wenn dies gemäß typischen Messverfahren ermittelt wird. Wie allgemein bekannt ist, hängen die elektronischen Eigenschaften der Transistoren auch wesentlich von der Austrittsarbeit des Gateelektrodenmaterials ab, das die Bandstruktur des Halbleitermaterials im Kanalgebiet beeinflusst, das von dem Gateelektrodenmaterial durch das Gatedielektrikumsmaterial getrennt ist. In gut etablierten Polyilizium/Siliziumdioxid-basierten Gateelektrodenstrukturen wird die entsprechende Schwellwertspannung, die wesentlich von dem Gatedielektrikumsmaterial und den benachbarten Elektrodenmaterial beeinflusst ist, eingestellt, indem das Polysiliziummaterial in geeigneter Weise dotiert wird, um damit die Austrittsarbeit des Polysiliziummaterials an der Grenzfläche zwischen dem Gatedielektrikumsmaterial und dem Elektrodenmaterial einzustellen. In ähnlicher Weise muss in Gateelektrodenstrukturen, die ein Gatedielektrikumsmaterial mit großem ε aufweisen, die Austrittsarbeit in geeigneter Weise für n-Kanaltransistoren und p-Kanaltransistoren eingestellt werden, was geeignet ausgewählte austrittsarbeitseinstellende Metallsorten, etwa Lanthanum, n-Kanaltransistoren und Aluminium für p-Kanaltransistoren erforderlich machen kann. Aus diesem Grunde werden entsprechende metallenthaltende leitende Materialien nahe an dem Gatedielektrikumsmaterial mit großem ε angeordnet, um eine geeignet gestaltete Grenzfläche zu erzeugen, die zu einer Sollaustrittsarbeit der Gateelektrodenstruktur führt. In vielen konventionellen Vorgehensweisen wird die Austrittsarbeitseinstellung in einer sehr späten Fertigungsphase durchgeführt, d. h. nach jeglichen Hochtemperaturprozessen, was das Ersetzen eines Platzhaltermaterials der Gateelektrodenstruktur erforderlich macht, etwa von Polysilizium, und wodurch der Einbau einer geeigneten austrittsarbeitseinstellenden Sorte in Verbindung mit einem Elektrodenmetall, etwa Aluminium und dergleichen, notwendig macht. In diesem Falle sind jedoch sehr komplexe Strukturierungs- und Abscheideprozesssequenzen auf der Grundlage von Gateelektrodenstrukturen erforderlich, die kritische Abmessungen von 50 nm und deutlich weniger aufweisen, was zu schwerwiegenden Schwankungen der resultierenden Transistoreigenschaften führen kann.
-
Daher wurden auch andere Prozessstrategien vorgeschlagen, in denen die austrittsarbeitseinstellenden Materialien in einer frühen Fertigungsphase aufgebracht werden, d. h. bei der Herstellung der Gateelektrodenstrukturen, wobei die jeweiligen Metallsorten thermisch stabilisiert und eingekapselt werden, um damit die gewünschte Austrittsarbeit und somit Schwellwertspannung der Transistoren zu erreichen, ohne dass diese durch die weitere Bearbeitung beeinflusst werden. Zu diesem Zweck zeigt sich, dass für p-Kanaltransistoren eine geeignete Anpassung der Valenzbandenergie des Kanalhalbleitermaterials erforderlich sein kann, um in geeigneter Weise die Austrittsarbeit der p-Kanaltransistoren festzulegen. Aus diesem Grunde wird häufig ein sogenanntes schwellwerteinstellendes Halbleitermaterial, etwa in Form einer Silizium/Germanium-Mischung, auf den aktiven Gebieten der p-Kanaltransistoren vor der Ausbildung der Gateelektrodenstrukturen hergestellt, wodurch die gewünschte Verschiebung in der Bandlücke des Kanalhalbleitermaterials erreicht wird.
-
Die schwellwerteinstellende Halbleiterlegierung, etwa das Silizium/Germanium-Material, wird typischerweise in dem aktiven Gebiet von p-Kanaltransistoren auf der Grundlage eines selektiven epitaktischen Aufwachsprozesses vorgesehen, wobei häufig das aktive Gebiet abgesenkt wird, bevor die Halbleiterlegierung tatsächlich abgeschieden wird. Beim Herstellen komplexer Halbleiterbauelemente mit verformungsinduzierenden Mechanismen, schwellwerteinstellenden Halbleiterlegierungen und dergleichen, müssen Ätzprozesse ausgeführt werden, um Aussparungen oder Vertiefungen zum Aufnehmen des epitaktisch aufgewachsenen Halbleiterlegierungsmaterials aufzunehmen, wobei die gesamten Transistoreigenschaften wesentlich von der Gleichmäßigkeit der beteiligten Ätzprozesse abhängen, wie dies detaillierter mit Bezug zu den 1a bis 1d beschrieben ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, in welchem ein verformungsinduzierender Mechanismus in zumindest einer Art an Transistor auf der Grundlage eines verformungsinduzierenden eingebetteten Halbleitermaterials implementiert ist. In der in 1a gezeigten Fertigungsphase umfasst das Halbleiterbauelement 100 ein Substrat 101, über welchem eine Halbleiterschicht 103, etwa eine Siliziumschicht, vorgesehen ist. Die Halbleiterschicht 103 und das Substrat 101 bilden eine „Vollsubstratkonfiguration”, wenn die Halbleiterschicht 103 ein Teil eines kristallinen Materials des Substrats 101 ist. In anderen Fällen, wie dies durch die gestrichelte Linie angegeben ist, ist eine vergrabene isolierende Schicht 102, etwa eine Siliziumdioxidschicht und dergleichen, häufig unter der Halbleiterschicht 103 ausgebildet, wodurch eine SOI (Silizium-auf-Isolator-)Konfiguration geschaffen wird. Es sollte beachtet werden, dass Vollsubstratarchitekturen und SOI-Architekturen jeweils in vielen Gebieten von Halbleiterprodukten eingesetzt werden, um sehr komplexe Schaltungselemente auf der Grundlage kritischer Abmessungen von 50 nm und weniger aufzubauen.
-
Die Halbleiterschicht 103 umfasst eine Isolationsstruktur 103c, beispielsweise in Form einer flachen Grabenisolation und dergleichen, wodurch mehrere Halbleitergebiete oder aktive Gebiete lateral begrenzt werden, wobei der Einfachheit halber ein einzelnes aktives Gebiet 103a in 1a gezeigt ist. Das aktive Gebiet 103a bildet einen Teil der Schicht 103, in welchem eine geeignete grundlegende Dotierung vorgesehen ist, um pn-Übergänge zumindest eines Transistors 120 zu erzeugen, der in dem vorliegenden Beispiel einen p-Kanaltransistor repräsentiert. In der gezeigten Fertigungsphase ist eine Gateelektrodenstruktur 110 auf dem aktiven Gebiet 103a ausgebildet und umfasst ein Gatedielektrikumsmaterial 113, das ein Elektrodenmaterial 112 von einem Kanalgebiet 123 trennt, das einen Teil des aktiven Gebiets 103a darstellt. Die Gateelektrodenstruktur 110 umfasst ferner eine dielektrische Deckschicht 111, etwa ein Siliziumnitridmaterial, ein Siliziumdioxidmaterial und dergleichen, das das Elektrodenmaterial 112 abdeckt, während eine Seitenwandabstandshalterstruktur 114, beispielsweise aus Siliziumnitrid, möglicherweise in Verbindung mit einem geeigneten Beschichtungsmaterial (nicht gezeigt) die Materialien 112 und 113 während der weiteren Bearbeitung schützt. Es sollte beachtet werden, dass die Gateelektrodenstruktur 110 darin eingebaut jegliche komplexe Materialsysteme, etwa dielektrische Materialien mit großem ε in der Gateisolationsschicht 113 aufweisen kann, wie dies auch nachfolgend detaillierter erläutert ist, möglicherweise in Verbindung mit metallenthaltenden Elektrodenmaterialien, während in anderen Fällen das Elektrodenmaterial 112 in Form eines Halbleitermaterials, etwa als amorphes oder polykristallines Silizium und dergleichen, vorgesehen ist. In einigen Vorgehensweisen werden andere komplexe Materialien oder Materialsysteme in einer späteren Fertigungsphase bereitgestellt, indem zumindest ein Teil des Materials 112 gemäß gut etablierter Austauschgateverfahren ersetzt wird. Es sollte ferner beachtet werden, dass eine Länge der Gateelektrodenstruktur 110, d. h. in 1a die horizontale Erstreckung des Elektrodenmaterials 112,50 nm oder weniger in komplexen Halbleiterbauelementen beträgt.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise wird die Isolationsstruktur 103c auf der Grundlage komplexer Lithographie-, Ätz-, Abscheide- und Einebnungstechniken hergestellt, wodurch das aktive Gebiet 103a lateral so abgegrenzt wird, dass die laterale Größe des aktiven Gebiets 103a gemäß den Entwurfsregeln definiert wird. Als nächstes wird die Gateelektrodenstruktur 110 auf der Grundlage komplexer Abscheide- und Strukturierungsstrategien geschaffen, wozu ebenfalls geeignete Prozessstrategien gehören, um die Seitenwandabstandshalterstruktur 114 zu erzeugen, die im Wesentlichen den lateralen Abstand von Aussparungen 104 festlegt, die in dem aktiven Gebiet 103a zu erzeugen sind.
-
Wie zuvor erläutert ist, kann das Leistungsvermögen von Transistoren, etwa des Transistors 120, deutlich verbessert werden, indem eine spezielle Verformung in dem Kanalgebiet 123 hervorgerufen wird, was bewerkstelligt werden kann, indem eine Halbleiterlegierung mit einer unterschiedlichen natürlichen Gitterkonstante im Vergleich zu jener des Halbleiterbasismaterials des aktiven Gebiets 103a eingebaut wird. Dazu werden die Aussparungen 104 auf der Grundlage einer geeigneten Ätzstrategie hergestellt und nachfolgend werden gut etablierte epitaktische Aufwachstechniken angewendet, um die Halbleiterlegierung auf dem Basismaterials des aktiven Gebiets 103a aufzuwachsen, wobei die Fehlanpassung in der natürlichen Gitterkonstanten zwischen der Halbleiterlegierung und dem Basismaterial somit für eine gewisse Verformungskomponente sorgt, die daher effizient in das Kanalgebiet 123 übertragen wird, wodurch eine entsprechende „Deformation” erzeugt wird, die somit die Ladungsträgerbeweglichkeit erhöht. Die Wirksamkeit des verformungsinduzierenden Effekts hängt wesentlich von der Materialzusammensetzung, beispielsweise von der Konzentration des Germaniums in einer Silizium/Germanium-Mischung ab, wobei jedoch diese durch verfügbare Abscheiderezepte beschränkt ist, wobei typischerweise eine Germaniumkonzentration von bis zu 30 oder 35 Atomprozent im Hinblick auf das Vermeiden unerwünschter Gittereffekte praktikabel ist. Andere wichtige Faktoren, die die schließlich erreichte Verformung in dem Kanalgebiet 123 bestimmen, sind der laterale Abstand des Materials von dem Kanalgebiet 123 und die Länge des Materials. Diese Faktoren hängen wesentlich von der Größe und der Form der Aussparungen 104 ab. Bei einer weiteren Verringerung der Abmessungen des Transistors 120 ist eine bessere Steuerung des Ätzprozesses erforderlich, da jegliche Prozessungleichmäßigkeiten überproportional die endgültigen Transistoreigenschaften beeinflussen. Daher wird in komplexen Prozesssequenzen ein effizienter Steuerungsmechanismus implementiert, in welchem das Ergebnis des Ätzprozesses zur Herstellung der Aussparungen 104 überwacht wird, indem etwa der Grad des Materialabtrags gemessen und die gemessenen Werte mit einer Solltiefe der Aussparungen 104 verglichen werden, wobei diese im Bereich von 50 bis 80 nm abhängig von den gesamten Prozess- und Bauteilerfordernissen liegt.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer frühen Fertigungsphase, in der auch anspruchsvolle Ätzprozesse anzuwenden sind, um eine Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung in einer entsprechenden Vertiefung herzustellen. Wie gezeigt, umfasst das Bauelement 100 das aktive Gebiet 103a und ein weiteres aktives Gebiet 103b, die von der Isolationsstruktur 103c begrenzt sind, wie dies auch zuvor erläutert ist. Das aktive Gebiet 103a soll eine Halbleiterlegierung erhalten, um die elekektronischen Eigenschaften eines Kanalgebiets eines Transistors zu modifizieren, der in und über dem aktiven Gebiet 103a herzustellen ist, beispielsweise durch geeignetes Einstellen der Schwellwertspannung in Verbindung mit einer Metallgateelektrodenstruktur mit großem ε, wie dies auch zuvor erläutert ist. Dazu wird eine Vertiefung 105 selektiv in dem aktiven Gebiet 103a erzeugt, was bewerkstelligt werden kann durch Anwenden komplexer Ätzprozesse, etwa nasschemischer Ätzprozesse auf der Grundlage von HCl und dergleichen. Daraufhin wird die Halbleiterlegierung selektiv in der Vertiefung 105 auf der Grundlage gut etablierter selektiver epitaktischer Aufwachstechniken hergestellt, wobei das aktive Gebiet 103b durch ein geeignetes dielektrisches Material maskiert ist. Es sollte beachtet werden, dass die resultierende Schwellwertspannung wesentlich von der Materialzusammensetzung und der Dicke der Halbleiterlegierung und somit von der Tiefe der Aussparung 105 abhängt. Beispielsweise ist typischerweise eine Tiefe von ungefähr 10 nm erforderlich, um die gewünschte Schwellwertspannung bei einer vorgegebenen Materialzusammensetzung der Silizium/Germanium-Legierung zu erreichen.
-
1c zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Halbleiterlegierung 121, etwa eine Silizium/Germanium-Legierung, in das aktive Gebiet 103a so eingebaut, dass die gewünschte Bandlückenverschiebung erreicht wird, wie dies zuvor erläutert ist. Ferner sind die Gateelektrodenstrukturen 110 für den Transistor 120 und einen Transistor 120b in einer frühen Fertigungsphase vorgesehen. Die Gateelektrodenstrukturen 110 umfassen das Gatedielektrikumsmaterial 113 in Form eines komplexen Materialsystems, das beispielsweise ein dielektrisches Material mit großem ε auf der Grundlage von Hafniumoxid, Zirkonoxid, stickstoffangereichertem Hafniumoxid und dergleichen enthält. Ferner ist ein metallenthaltendes Elektrodenmaterial 115 auf dem Gateelektrikumsmatrial 113 ausgebildet, wobei insbesondere das Material 115 in Verbindung mit der Halbleiterlegierung 121 die resultierende Schwellwertspannung des Transistors 120 festlegt. Daher können bereits kleine Schwankungen der Schichtdicke des Materials 121 zu einer ausgeprägten Änderung der resultierenden Schwellwertspannung führen, was somit zu einer deutlichen Variabilität von Transistoreigenschaften beiträgt, wenn mehrere Transistoren 120 betrachtet werden. Folglich ist zusätzlich zum Bereitstellen einer hohen Prozessgleichmäßigkeit bei der Herstellung der komplexen Gateelektrodenstrukturen 110 auch eine verbesserte Prozesssteuerung zur Herstellung der Halbleiterlegierung 121 erforderlich, wobei ein geeignetes Bereitstellen der Vertiefung 105 (siehe 1b) ein wesentlicher Aspekt ist und damit eine gründliche Steuerung der Ergebnisse des Ätzprozesses erforderlich macht.
-
Es sollte beachtet werden, dass wie in 1c gezeigt ist, in dieser Fertigungsphase beispielsweise nach dem Bereitstellen einer Seitenwandabstandshalterstruktur, wie dies auch zuvor erläutert ist, die Aussparungen 104 in dem aktiven Gebiet 103a bereitgestellt werden können, wie dies auch mit Bezug zu 1a erläutert ist.
-
1d zeigt schematisch eine Messstrategie, in der die Qualität empfindlicher Ätzprozesse während jeglicher Prozessmodule zum Bereitstellen einer Halbleiterlegierung auf der Grundlage eines entsprechenden Ätzprozesses zur Schaffung von Vertiefungen überwacht wird. In dem in 1d gezeigten Falle wird angenommen, dass der Prozess zur Herstellung der Vertiefung 105 zu überwachen ist, was bewerkstelligt werden kann, indem ein Ellipsometer und eine entsprechende Ultraviolettstrahlung 106 angewendet werden, um damit eine Änderung in der Schichtdichte zu bestimmen, die durch den entsprechenden Ätzprozess hervorgerufen wird. Dazu werden typischerweise geeignete Testbereiche vorgesehen, beispielsweise in der Schnittlinie der Halbleiterscheibe, d. h. in der Nähe des eigentlichen Chipgebiets, das die aktiven Gebiete enthält, die die Aussparung 105 erhalten. Die Messstrategie auf der Grundlage eines Ellipsometers kann effizient auf eine SOI-Architektur angewendet werden, in der das vergrabene isolierende Material 102 eine geeignete Grenzfläche mit der Halbleiterschicht 103 bildet, um damit eine optische Reaktion auf den sondierenden Strahl 106 zu erzeugen. Folglich ist die Strahlung 106 auf Änderungen in der Schichtdicke von mehreren Nanometern empfindlich, um somit die Qualität des Ätzprozesses zur Herstellung der Vertiefung 105 zu bewerten. In ähnlicher Weise können Messprozesse auf der Grundlage der Ellipsometrie auch angewendet werden, wenn Ätzprozesse bewertet werden, um die Aussparungen 104 (siehe 1a) erzeugt werden, wodurch eine effiziente Steuerung von Prozessmodulen zur Herstellung von Halbleiterlegierungen von komplexen Transistoren möglich ist.
-
Es zeigt sich jedoch, dass die Ellipsometrie nicht effizient im Zusammenhang mit Vollsubstratbauelementen verwendet werden kann, in denen die Halbleiterschicht 103 direkt mit einem kristallinen Material des Substrats 101 in Verbindung steht, so dass eine optisch aktive Grenzfläche, wie sie in SOI-Konfigurationen mittels des vergrabenen isolierenden Materials 102 erzeugt ist, nicht verfügbar ist. Daher ist ein optisch wirksame Dicke des kristallinen Materials der Schicht 103 und eines Teils des Substrats 101 deutlich größer als eine Änderung der Schichtdicke, die durch den zu überwachenden Ätzprozess hervorgerufen wird, so dass die entsprechende Messempfindlichkeit nicht ausreichend ist, um in geeigneter Weise die interessierenden Prozesssequenzen zu bewerten.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Techniken und Halbleiterbauelemente, in denen empfindliche Ätzprozesse effizient überwacht und/oder gesteuert werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
-
Überblick über die Erfindung
-
Im Allgemeinen stellt die vorliegende Erfindung Techniken und Halbleiterbauelemente bereit, in denen eine geeignete Teststruktur vorgesehen wird, auf die mittels eines Profilometers zugegriffen werden kann, d. h. durch eine Messanlage mit einem mechanischen Tastelement, das eine Oberfläche abtastet, um Profilmessdaten bereitzustellen, die Änderungen in der Oberflächentopographie innerhalb mehrerer Nanometer angeben. Derartige mechanisch arbeitende Oberflächenabtastmessinstrumente sind im Stand der Technik gut bekannt und weisen eine mechanische Sonde oder einen Taststift auf, der über einer Oberfläche bewegt wird, wobei die Auslenkung der mechanischen Sonde aufgezeichnet und als Profilmessdaten bereitgestellt wird. Dazu ist die Teststruktur der vorliegenden Erfindung geeignet gestaltet, um einen mechanischen Zugriff zu ermöglichen, während gleichzeitig eine ausreichende Ähnlichkeit zwischen der Teststruktur und den eigentlichen Bauteilstrukturelementen vorhanden ist. In einigen anschaulichen hierin offenbarten Ausführungsformen umfasst die Teststruktur mindestens eine Reihe geeignet dimensionierter Halbleitergebiete, die mittels einer Isolationsstruktur getrennt sind und wovon einige einer Prozesssequenz unterzogen sind, um eine schwellwerteinstellende Halbleiterlegierung und/oder eine verformungsinduzierende Halbleiterlegierung zu erzeugen. Folglich können während einer beliebigen gewünschten Phase des Fertigungsprozesses entsprechende Profilmessdaten aus der Teststruktur gewonnen werden und können verwendet werden, um Ätzprozesse zu überwachen und neu einzustellen oder zu steuern, zumindest für ein nachfolgend zu bearbeitendes Halbleitersubstrat, so dass dieses eine schwellwerteinstellende Halbleiterlegierung und/oder eine verformungsinduzierende Halbleiterlegierung erhält.
-
Ein anschauliches hierin offenbartes Verfahren betrifft die Überwachung einer Prozessabfolge zur Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bereitstellen mehrerer Testhalbleitergebiete, die regelmäßig in einer Halbleiterschicht eines ersten Substrats angeordnet sind, wobei die mehreren Halbleitergebiete lateral durch Isolationsstrukturen getrennt sind. Ferner umfasst die Halbleiterschicht mehrere aktive Gebiete mit lateralen Abmessungen, um darin und darüber Transistoren mit kritischen Abmessungen von 50 nm und weniger herzustellen. Das Verfahren umfasst ferner das Bilden einer Vertiefung in einigen der mehreren Testhalbleitergebiete und in einigen der mehreren aktiven Gebiete durch Ausführen eines Ätzprozesses. Ferner umfasst das Verfahren das Erzeugen von Profilmessdaten durch Abtasten der mehreren Testhalbleitergebiete mittels eines Profilometers. Des weiteren umfasst das Verfahren das Verwenden der Profilmessdaten zum Bewerten des Ätzprozesses.
-
Eine anschauliche Teststruktur zur Herstellung eines Halbleiterbauelements, wie es hierin offenbart ist, umfasst eine Halbleiterschicht, die über einem Substrat ausgebildet ist. Die Teststruktur umfasst ferner eine Isolationsstruktur, die in der Halbleiterschicht ausgebildet ist und lateral eine Reihe aus Testhalbleitergebieten, die regelmäßig in der Halbleiterschicht mit einem lateralen Abstand angeordnet sind, der kleiner ist als eine minimale laterale Abmessung jedes Halbleitergebiets der Reihe aus Testhalbleitergebieten. Die Reihe aus Testhalbleitergebieten umfasst in einer abwechselnden Weise eine p-Wannendotierung und eine n-Wannendotierung, wobei die minimale laterale Abmessung und der laterale Abstand so gewählt sind, dass ein Zugriff mittels einer Profilometersonde möglich ist, um Profilmessdaten aus der Reihe aus Testhalbleitergebieten zu erhalten.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Halbleiterschicht, die auf einem kristallinen Halbleitermaterial eines Substrats ausgebildet ist, und umfasst ferner einen Transistor mit einer Metallgateelektrodenstruktur mit einem großem ε, die auf einem aktiven Gebiet gebildet ist. Das aktive Gebiet in der Halbleiterschicht ausgebildet und umfasst eine schwellwerteinstellende Halbleiterlegierung und ein Halbleiterbasismaterial. Das Halbleiterbauelement umfasst ferner eine Teststruktur mit mehreren Testhalbleitergebieten, die in der Halbleiterschicht ausgebildet und regelmäßig als Reihe angeordnet sind, so dass ein Zugriff mittels einer Profilometersonde möglich ist.
-
Kurze Beschreibung der Zeichnungen
-
Diverse Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a schematisch eine Querschnittsansicht eines komplexen Halbleiterbauelements mit einem Transistor zeigt, der eine eingebettete verformungsinduzierende Halbleiterlegierung auf der Grundlage eines komplexen Ätzprozesses erhält;
-
1b und 1c schematisch Querschnittsansichten eines Halbleiterbauelements in einer frühen Fertigungsphase bei der Herstellung einer komplexen Metalligateelektrodenstruktur mit großem ε auf der Grundlage des schwellwerteinstellenden Halbleitermaterials zeigt, das in einer Vertiefung eines aktiven Gebiets gemäß konventioneller Strategien hergestellt ist;
-
1d schematisch eine Querschnittsansicht des Halbleiterbauelements während eines Messverfahrens auf der Grundlage von Ellipsometrie zum Bewerten der Qualität eines empfindlichen Ätzprozesses zur Erzeugung einer Vertiefung zeigt, um eine Halbleiterlegierung gemäß konventioneller Strategien darin herzustellen;
-
2a schematisch eine Draufsicht eines Halbleiterbauelements zeigt, das eine Teststruktur enthält, die geeignet ausgebildet ist, einen mechanischen Zugriff mittels einer Profilometersonde zu ermöglichen, um damit qualitativ empfindliche Ätzprozesse zu überwachen, die zur Herstellung von Vertiefungen anzuwenden sind, um diese mit einer Halbleiterlegierung gemäß anschaulicher Ausführungsformen wieder aufzufüllen;
-
2b bis 2e schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen zeigen, um eine Vertiefung zu bilden und diese wieder aufzufüllen, wobei auch geeignete Profilmessdaten auf der Grundlage einer Profilometermessung gemäß anschaulicher Ausführungsformen bereitgestellt werden;
-
2f schematisch eine Draufsicht der Teststruktur in einem weiter fortgeschrittenen Fertigungsstadium zeigt, in welchem Gateelektrodenstrukturen auf aktiven Gebieten von Schaltungselementen gemäß anschaulicher Ausführungsformen vorgesehen werden;
-
2g und 2h schematisch Querschnittsansichten des Halbleiterbauelements in weiter fortgeschrittenen Fertigungsphasen zeigen, in denen Aussparungen oder Vertiefungen in einem aktiven Gebiet hergestellt werden, um eine verformungsinduzierende Halbleiterlegierung bereitzustellen, wobei die Qualität des Ätzprozesses gemäß noch weiterer anschaulicher Ausführungsformen bewertet wird.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen empfindliche Ätzprozesse effizient bewertet und/oder gesteuert werden auf der Grundlage effizienter Messtechniken unter Anwendung eines Profilometers, wobei eine geeignet ausgebildete Teststruktur einen mechanischen Zugriff und das Erzeugen geeigneter Profilmessdaten ermöglicht. Auf der Grundlage der Profilometer-Messungen werden somit Messdaten mit geringerer Verzögerung in Form von „prozesslinieninternen” Messdaten erzeugt, wobei eine geeignete Überwachungsabdeckung der Produktsubstrate im Vergleich zu sehr aufwendigen und zeitintensiven Messprozeduren möglich ist, die beispielsweise auf der Grundlage von AFM-(Mikroskopie auf der Grundlage atomarer Kräfte) Messstrategien durchgeführt werden. Unter Anwendung einer mechanischen Messstrategie können die Messdaten erzeugt werden, ohne dass spezielle Substrateigenschaften erforderlich sind, etwa ein vergrabenes isolierendes Material und dergleichen, wie dies typischerweise in konventionellen optischen Messtechniken der Fall ist. Daher können die hierin offenbarten Prinzipien vorteilhaft auf Vollsubstratbauelemente und SOI-Bauelemente zur Herstellung komplexer Transistorelemente auf der Grundlage von Metallgateelektrodenstrukturen mit großem ε und/oder auf der Grundlage komplexer verformungsinduzierender Mechanismen beruhend auf eingebetteten Halbleiterlegierungen angewendet werden.
-
Mit Bezug zu den 2a bis 2h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschreiben, wobei auch bei Bedarf auf die 1a bis 1d verwiesen wird.
-
2a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 200 in einer frühen Fertigungsphase. Das Halbleiterbauelement 200 umfasst eine Teststruktur 250, die als ein Bauteilbereich in dem Halbleiterbauelement 200 zu verstehen ist, in welchem Messdaten gewonnen werden, die mit dem Status von Schaltungselementen in Korrelation stehen, die in dem Halbleiterbauelement 200 in geeignet positionierten Bauteilbereichen außerhalb der Teststruktur 250 ausgebildet sind. In der gezeigten Fertigungsphase sind mehrere Halbleitergebiete, die als 203p, 203m bezeichnet sind, in einer Halbleiterschicht (nicht gezeigt) vorgesehen, wobei jedes der Testhalbleitergebiete 203p, 203n lateral eingebettet ist und somit lateral durch eine Isolationsstruktur 203c begrenzt ist, etwa durch eine schwache Grabenisolation und dergleichen. In einigen Ausführungsformen sind alle Halbleitergebiete 203p, 203m in einer Reihe ausgerichtet, beispielsweise in einer Reihe, die als 260a angegeben ist, so dass die Gebiete 203p, 203n regelmäßig auf der Grundlage eines Abstandes 255a benachbarter Gebiete angeordnet sind, wobei dieser Abstand kleiner als 1 Mikrometer sein kann. In der gezeigten Ausführungsform beträgt der Abstand 255a zwischen zwei benachbarten Testgebieten 203p, 203n 0,1 μm, wobei zu beachten ist, dass diese Werte Sollwerte repräsentieren und die eigentlichen Werte entsprechend gewisser Prozessschwankungen variieren können. Ferner besitzen die Halbleitertestgebiete 203p, 203n eine regelmäßige Gestalt gemäß der Draufsicht aus 2a mit lateralen Abmessungen, die einen geeigneten mechanischen Zugriff mittels einer mechanischen Sonde und das Sammeln von statistisch relevanten Profilmessdaten ermöglichen. Beispielsweise beträgt in einer Längsrichtung L die laterale Abmessung der Gebiete 203p, 203n ungefähr 5 μm und weniger, etwa ungefähr 3 μm. In einer Breitenrichtung W ist die entsprechende laterale Abmessung der Gebiete 203p, 203m ungefähr 15 μm und weniger, beispielsweise 10 μm. In der gezeigten Ausführungsform sind mehrere der Gebiete 203p, 203n in der Teststruktur 250 vorgesehen, wobei eine Länge der Reihe 260a, die als 253 angegeben ist, ungefähr 100 μm und weniger beträgt, beispielsweise ungefähr 60 μm. Ferner sind in der gezeigten Ausführungsform zwei oder mehr Reihen regelmäßig angeordneter Testhalbleitergebiete vorgesehen, die beispielsweise durch die Reihe 260b und eine weitere Reihe 260c dargestellt ist, wobei die jeweiligen lateralen Abmessungen der Gebiete 203p, 203n in den einzelnen Reihen 260a, ..., 260c gleich sein können oder sich auch unterscheiden können. Beispielsweise sind der Reihe 260b die gleichen lateralen Abmessungen wie in der Reihe 260a verwendet, wobei jedoch ein Abstand 255b sich von dem Abstand 255a unterscheidet. In dem gezeigten Beispiel ist der Abstand 255b auf ungefähr 0,3 μm festgelegt. In der Reihe 260c besitzen die Halbleitergebiete 203p, 203n eine Länge von 1 μm und eine Breite von ungefähr 10 μm, während ein Abstand 255c ungefähr 0,5 μm festgelegt ist. Es sollte jedoch beachtet werden, dass andere Abmessungen eingestellt werden können, solange zumindest ein Testgebiet 203p und ein Testgebiet 203n in jeder der Reihen 260a, ..., 260c vorgesehen werden kann. Ferner besitzen in jeder Reihe die Testhalbleitergebiete 203p, 203n abwechselnd inverse Wannendotierungen, die dem Dotierprofil aktive Gebiete von Transistoren entsprechen, die in anderen Bauteilbereichen des Halbleiterbauelements 200 ausgebildet sind, wie dies nachfolgend detaillierter beschrieben ist. Beispielsweise repräsentiert das Halbleitergebiet 203p ein Halbleitergebiet, in welchem ein Dotierstoffprofil enthalten ist, das dem Dotierstoffprofil eines aktiven Gebiets für einen p-Kanaltransistor entspricht. In ähnlicher Weise besitzt das Halbleitergebiet 203n eine geeignete Wannendotierung, wie sie in aktiveen Gebieten vorhanden ist, die n-Kanaltransistoren entsprechen. Folglich sind in jeder der Reihen 260a, ..., 260c die Halbleitergebiete 203p, 203n eine Sequenz aus Halbleitergebieten die abwechselnd ein inverses Wannendotierungsprofil besitzen. Wie ferner in 2a gezeigt ist, bilden die Reihen 260a, 260c ein Array aus Halbleitergebieten, das lateral von der Isolationsstruktur 203c umschlossen ist, wobei ein erstes der Testgebiete 203p, 203n einen minimalen Abstand von anderen Schaltungselementen von beispielsweise 3 μm in der Längsrichtung L und von 5 μm der Breitenrichtung W aufweist. Für die oben genannten lateralen Abmessungen wird somit eine Fläche von ungefähr 60 μm × 60 μm innerhalb der Isolationsstruktur 203c so vorgesehen, dass die Testhalbleitergebiete 203p, 203m geeignet positioniert sind. Ferner umfasst die Teststruktur 250 geeignet dimensionierte und ausgebildete Justiermarken 251a, 251b, die effizient mittels eines Justiermechanismus erkannt werden kann, wie er typischerweise in automatischen Profilometeranlagen vorgesehen ist, die auf dem Gebiet der Halbleiterverarbeitung verfügbar sind.
-
2b zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200 mit der Teststruktur 250 und mit aktiven Gebieten 203a, 203b, die Transistoren 220a, 220b entsprechen. Wie gezeigt, umfasst das Bauelement 200 ein Substrat 201 und eine Halbleiterschicht 203, die in einer anschaulichen Ausführungsform in direktem Kontakt mit einem kristallinen Material des Substrats 201 ist, wodurch eine Vollsubstratkonfiguration erzeugt wird. Folglich ist eine isolierende Materialschicht nicht unter der Teststruktur 250 und unter den aktiven Gebieten 203a, 203b verfügbar. Wie ferner gezeigt ist, begrenzt die Isolationsstruktur 203c in geeigneter Weise die Testhalbleitergebiete 203p, 203m und begrenzt auch die aktiven Gebiete 203a, 203b gemäß den gesamten Entwurfsregeln. In der gezeigten Fertigungsphase ist ferner das aktive Gebiet 203b des Transistors 220b mittels einer geeigneten Maske 207 abgedeckt, beispielsweise in Form eines dielektrischen Materials, etwa in Form von Siliziumdioxid, Siliziumnitrid und dergleichen, vorgesehen ist. In ähnlicher Weise kann die Maske 207 auch effizient das Testhalbleitergebiet 203n abdecken, so dass ähnliche Bedingungen innerhalb der Teststruktur 250 geschaffen werden.
-
Das in 2b gezeigte Halbleiterbauelement kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Isolationsstruktur 203c wird hergestellt, indem gut etablierte Prozessstrategien angewendet werden, wobei eine geeignete Lithographiemaske verwendet wird, um die Testhalbleitergebiete 203p, 203n zu definieren, wie dies beispielsweise zuvor mit Bezug zu 2a erläutert ist. Auf der Grundlage einer geeigneten Ätzmaske werden dann Gräben in die Halbleiterschicht bis zu einer gewünschten Tiefe geätzt und die Gräben werden mit einem geeigneten dielektrischen Material auf der Grundlage von Abscheidetechniken, Oxidationstechniken und dergleichen wieder aufgefüllt. Daraufhin wird überschüssiges Material abgetragen, um eine im Wesentlichen ebene Oberflächentopographie zu schaffen. Vor oder nach der Herstellung der Isolationsstruktur 203c wird das grundlegende Wannendotierstoffprofil in den aktiven Gebieten 203a, 203b erzeugt, wobei gut etablierte Implantations- und Maskierungsstrategien angewendet werden, wobei auch die Wannendotierung in den Gebieten 203p, 203n in der Teststruktur 250 erzeugt wird. Beispielsweise werden das Testgebiet 203p und das aktive Gebiet 203a auf der Grundlage der gleichen Prozessparameter bearbeitet, wodurch diese ähnliche Wannendotierstoffprofile erhalten. Als nächstes wird die Maske 207 hergestellt, beispielsweise durch Oxidation, Abscheidung und dergleichen, und nachfolgend wird die Maske 207 strukturiert, um die Gebiete 203p, 203a freizulegen, wenn das Gebiet 203a ein aktives Gebiet darstellt, das den Einbau einer schwellwerteinstellenden Halbleiterlegierung erfordert. Daraufhin wird ein Ätzprozess 230 ausgeführt, um eine Vertiefung 230r in dem aktiven Gebiet 203a und somit auch in dem Testhalbleitergebiet 203p zu erhalten, wobei, wie zuvor erläutert ist, eine genaue Beobachtung des Ätzprozesses 230 erforderlich ist, um eine bessere Gleichmäßigkeit des Prozesses 230 zu erreichen. Beispielsweise wird die Vertiefung 230r auf der Grundlage nasschemischer Ätzrezepte geschaffen, die etwa in einer Abscheideanlage ausgeführt werden, der nachfolgend eine schwellwerteinstellende Halbleiterlegierung auf der Grundlage einer selektiven epitaktischen Aufwachstechnik abgeschieden wird.
-
2c zeigt schematisch das Halbleiterbauelement 200 während eines Messverfahrens 270, in welchem Profilmessdaten 273a von der Teststruktur 250 gewonnen werden. Es sollte beachtet werden, dass die Messprozedur 270 auf der Grundlage des Bauelements 200 vor dem eigentlichen Ausführen des Ätzprozesses 230 ausgeführt werden kann, um damit die Messdaten 273a für einen anfänglichen Zustand der Oberflächentopographie für dem Ausführen des Ätzprozesses 230 zu erhalten. Indem in 2c gezeigten Beispiel wird der Messprozess 270 auf das Bauelement 200 angewendet, d. h. auf die Teststruktur 250, nachdem die Aussparung 230r gebildet ist, wie dies in 2b gezeigt ist. Dazu wird ein Profilometer, das schematisch durch 271 angezeigt ist, verwendet, um auf die Teststruktur 250 zuzugreifen, um damit eine Abtastbewegung 274 auszuführen. Dazu wird eine beliebige geeignete automatische Dotieranlage verwendet, wie sie typischerweise in kommerziell verfügbaren Profilometern vorhanden ist, wobei die Justiermarken 251, 251b (siehe 2a) verwendet werden, und wobei das Substrat 201 geeignet in Bezug auf eine mechanische Sonde des Geräts 271 positioniert wird. Daraufhin wird die Abtastbewegung 274 in Gang gesetzt, wobei das Vorsehen einer oder mehrerer Reihen, etwa der Reihen 260a, ..., 260c, wie sie in 2a gezeigt sind, eine effiziente Justierung und eine nicht-kritische Bewegung, beispielsweise der Längsrichtung L, wie sie in 2a gezeigt ist, da die entsprechende Breite der Gebiete 203p, 203n, d. h. die Richtung senkrecht zur Zeichenebene der 2c, so festgelegt ist, dass sie deutlich innerhalb des Toleranzbereiches verfügbarer Profilometergeräte liegt. Somit können mittels einer geeigneten Steuereinheit 272 die Profilmessdaten 273a gewonnen werden und bilden somit die Oberflächentopographie zumindest eines Teils der Teststruktur 250 ab. Die Abtastbewegung 274 kann beispielsweise für jede der Reihen 260a, ..., 260c wiederholt werden, wie sie in 2a gezeigt sind, wodurch eine Bewertung von beispielsweise eines Materialverlust der Isolationsstruktur 203c im Bauteilbereich möglich ist, die eine unterschiedliche „Dichte” im Hinblick auf aktive Gebiete besitzen.
-
Somit kann eine Vielzahl statistisch signifikanter Profildatensätze gewonnen werden, beispielsweise vor dem Ausführen des Ätzprozesses 230 und nach dem Ausführen des Ätzprozesses 230, wodurch es möglich ist, den Ätzprozess 230 quantitativ zu bewerten, beispielsweise durch Vergleichen der Messdaten und durch Bestimmen einer effektiven Ätztiefe und des Grades an Gleichmäßigkeit über die Teststruktur 250 hinweg. Dazu können geeignete und gut etablierte Datenverarbeitungstechniken angewendet werden.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen, in denen der Messprozess 270 angewendet wird, nachdem ein schwellwerteinstellendes Halbleitermaterial in dem aktiven Gebiet 203a somit auch innerhalb der jeweiligen Testhalbleitergebiete 203p in der Teststruktur 250 hergestellt ist. Zu diesem Zweck wird ein geeignetes Abscheiderezept angewendet, wie dies auch zuvor erläutert ist, und daraufhin wird eine Maske 207 (siehe 2b, 2c) auf der Grundlage gut etablierter Ätzrezepte entfernt. Während des Messprozesses 270 kann somit ein weiterer Satz an weiteren Profilmessdaten 273b gewonnen werden, der somit effizient verwendbar ist, um den Ätzprozess 230 und/oder den entsprechenden selektiven epitaktischen Aufwachsprozess zur Herstellung des schwellwerteinstellenden Halbleiterlegierungsmaterials 221 zu bewerten.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Gateelektrodenstrukturen 210 auf den aktiven Gebieten 203a, 203b ausgebildet, wie dies beispielsweise zuvor mit Bezug zu dem Bauelement 100 erläutert ist, wobei die Gateelektrodenstrukturen 210 Metallgateelektrodenstrukturen mit großem ε sein können, in denen ein Gatedielektrikum so vorgesehen wird, dass es ein dielektrisches Material mit großem ε aufweist, möglicherweise in Verbindung mit einem metallenthaltenden Elektrodenmaterial, wie dies auch zuvor mit Bezug zu 1c erläutert ist, wobei die zuvor hergestellte Halbleiterlegierung 221 zu einer gewünschten Gesamtschwellwertspannung für den Transistor 220 führt. Auf der Grundlage der zuvor gewonnenen Profilmessdatensätze, etwa der Profilmessdatensätze 273a, 273b (siehe 2c, 2d) kann folglich zumindest ein Prozessparameter des Ätzprozesses 230 (siehe 2b) so gesteuert werden, dass die gewünschten Eigenschaften des Materials 221 für Halbleiterbauelemente geschaffen werden, die nach dem Gewinnen der Messdatensätze 273a, 273b herzustellen sind. Es sollte beachtet werden, wie dies auch zuvor erläutert ist, dass die Messdaten auch Messdaten der anfänglichen Oberflächentopographie vor dem Ausführen des Ätzprozesses 230 (siehe 2b) umfasst werden können.
-
2f zeigt schematisch eine Draufsicht der Teststruktur 250 entsprechend der Fertigungsphase, wie sie in 2e gezeigt ist. Somit sind entsprechende Elektrodenstrukturen 240a, ..., 240c innerhalb der Struktur 250 ausgebildet, beispielsweise zwischen den Reihen 260a, ..., 260c gemäß den übergeordneten Entwurfskriterien, wodurch ähnliche Bedingungen im Vergleich zu den eigentlichen Bauteilbereichen geschaffen werden, wobei dennoch die Möglichkeit des mechanischen Zugriffs auf jede der Reihen 260a, ..., 260c mittels des Taststiftes eines Profilometers bestehen bleibt. Wie beispielsweise gezeigt ist, können die Elektrodenstrukturen 240a als im Wesentlichen zusammenhängende Leitungen hergestellt werden, die sich entlang der Längsrichtung erstrecken, wobei eine Breite so gewählt ist, dass dies mit den lateralen Abständen zwischen den einzelnen Reihen 260a, ..., 260c verträglich ist, die auf ungefähr 10 μm in dem dargestellten Beispiel festgelegt ist.
-
2g zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen Vertiefungen oder Aussparungen 204 in dem aktiven Gebiet des Transistors 220 in einer Fertigungsphase vorgesehen sind, in der die Gateelektrodenstrukturen 260 bereits hergestellt ist. Es sollte beachtet werden, dass das Halbleiterbauelement 200 darin eingebaut das schwellwerteinstellende Halbleitermaterial 221 (siehe 2c) aufweisen kann, wenn ein verformungsinduzierender Mechanismus in Verbindung mit einer komplexen Metallgateelektrodenstruktur mit großem ε erforderlich ist. In anderen Fällen werden Aussparungen 204 auf der Grundlage einer anderen geeigneten Elektrodenkonfiguration vorgesehen, etwa als eine konventionelle Siliziumdioxid/Polysiliziumgateelektrodenstruktur, wobei bei Bedarf komplexe Materialsysteme in einer späteren Fertigungsphase vorgesehen werden können, wenn beispielsweise ein Austauschgateverfahren angewendet wird. Somit ist in der gezeigten Fertigungsphase der Transistor 220b, d. h. die Gateelektrodenstruktur 210 und das aktive Gebiet 203b durch eine Maske 208, etwa eine Siliziumnitridmaske und dergleichen abgedeckt, während der Transistor 220a der Einwirkung einer Ätzumgebung 235 unterliegt, um die Aussparungen 204 zu erzeugen. In ähnlicher Weise sind die Gebiete 203n durch die Maske 208 abgedeckt, während die Gebiete 203p der Einwirkung der Ätzumgebung 235 unterliegen, um die Aussparungen 204 herzustellen. Wie zuvor erläutert ist, kann eine Vielzahl komplexer Ätzstrategien während des Prozesses 235 angewendet werden, um die Aussparungen 204 mit einer gewünschten Tiefe zu erzeugen. Zu beachten ist, dass die Maske 208 so vorgesehen wird, dass diese sich in das Testgebiet 203p erstreckt, wodurch ebenfalls ein maskierter Bereich in diesem Testgebiet geschaffen wird, das somit ähnliche Bedingungen repräsentiert im Vergleich zu dem aktiven Gebiet 203a, wovon ein Teil durch die Gateelektrodenstruktur 210 abgedeckt ist. Es sollte ferner beachtet werden, dass vor dem Ätzprozess 235 geeignete Profilmessdaten auf der Grundlage der Teststruktur 250 gewonnen werden können, während in anderen Fällen die Messdaten 273b (siehe 2b) als Messdaten verwendet werden, um den Anfangszustand des Bauelements 200 vor dem Ausführen des Ätzprozesses 235 zu repräsentieren, wenn ein schwellwerteinstellendes Halbleitermaterial für den Transistor 220a vorzusehen ist. Nach dem Ätzprozess 235 wird die Messprozedur 270 angewendet, wodurch ein weiterer Satz an Messdaten 273c erhalten wird, der effizient für die quantitative Bewertung des Ätzprozesses 235 verwendet werden kann.
-
2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein verformungsinduzierendes Halbleitermaterial 222 in den Aussparungen 204 ausgebildet, d. h. in dem aktiven Gebiet 203a und in den Testgebieten 203p, was unter Anwendung selektiver epitaktischer Aufwachstechniken bewerkstelligt wird. Das Bauelement 200 unterliegt ferner dem Messprozess 270, wodurch weitere Profilmessdaten 273d erzeugt werden, die somit die Oberflächentopographie nach dem Bereitstellen der Halbleiterlegierung 222 kennzeichnen. Somit kann eine effiziente Überwachung und/oder Steuerung zumindest des Ätzprozesses 235 auf der Grundlage der Teststruktur 250 erreicht werden, wobei bei Bedarf auch der selektive epitaktische Aufwachsprozess auf der Grundlage der Profilmessdaten 273c und 273d, falls dies gewünscht ist, bewertet werden kann.
-
Daraufhin werden ein oder mehrere Prozessparameter des Ätzprozesses 235 und/oder des nachfolgenden epitaktischen Aufwachsprozesses erneut eingestellt, bei Bedarf, wenn weitere Halbleiterbauelemente 200 bearbeitet werden, wodurch eine bessere Gleichmäßigkeit über das Substrat hinweg zur Herstellung komplexer Transistoren erreicht wird.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen geeignet gestaltete Teststrukturen eine mechanische Zugänglichkeit mittels eines Profilometers ermöglichen, so dass damit eine quantitative Bewertung zumindest empfindlicher Ätzprozesse möglich ist, die beim Bereitstellen von Halbleiterlegierungen zum Einstellen der Schwellwertspannung komplexer Transistoren und/oder zum Implementieren eines verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet komplexer Transistoren auszuführen sind. Auf Grund der mechanischen Natur des Messprozesses kann eine beliebige Art an Bauteilkonfiguration, etwa eine Vollsubstratkonfiguration, eine SOI-Konfiguration oder eine Kombination davon effizient eingesetzt werden, wodurch Beschränkungen vermieden werden, wie sie typischerweise mit optischen Messtechniken verknüpft sind, um kritische Ätzprozesse zu bewerten. Somit können selbst sehr geringe Änderungen in der Ätztiefe und/oder der Dicke epitaktisch aufgewachsener Halbleiterlegierungen erkannt werden.
-
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
