JP2006522469A - 格子整合されなかった基板上に応力緩和層構造を形成する方法及び電子素子及び／又は光導電素子内でのこのような層組織の使用 - Google Patents
格子整合されなかった基板上に応力緩和層構造を形成する方法及び電子素子及び／又は光導電素子内でのこのような層組織の使用 Download PDFInfo
- Publication number
- JP2006522469A JP2006522469A JP2006504230A JP2006504230A JP2006522469A JP 2006522469 A JP2006522469 A JP 2006522469A JP 2006504230 A JP2006504230 A JP 2006504230A JP 2006504230 A JP2006504230 A JP 2006504230A JP 2006522469 A JP2006522469 A JP 2006522469A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layer structure
- substrate
- ions
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 230000007547 defect Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 229910052743 krypton Inorganic materials 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 239000011593 sulfur Substances 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 claims description 2
- -1 Hydrogen ions Chemical class 0.000 claims 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 2
- 229910005742 Ge—C Inorganic materials 0.000 claims 1
- 229910001439 antimony ion Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910052594 sapphire Inorganic materials 0.000 claims 1
- 239000010980 sapphire Substances 0.000 claims 1
- 229910052724 xenon Inorganic materials 0.000 claims 1
- 229910008310 Si—Ge Inorganic materials 0.000 abstract description 2
- 230000005641 tunneling Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 292
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000000407 epitaxy Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 239000001307 helium Substances 0.000 description 6
- 229910052734 helium Inorganic materials 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108091006146 Channels Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】
本発明は、その都度異なる格子構造を有する基板上に１つ又は多数の層を有する単結晶応力緩和層構造を形成する方法に関する。特殊な構造では、この方法は、好ましくは応力緩和したＳｉ−Ｇｅ層構造上にひずみシリコンを形成するために使用される。さらに本発明は、このような層組織を、例えばＭＯＳＦＥＴ，ＭＯＤＦＥＴ，共振トンネルダイオード，フォト検出器や量子カスケード・レーザのような素子で使用することに関する。
本発明は、その都度異なる格子構造を有する基板上に１つ又は多数の層を有する単結晶応力緩和層構造を形成する方法に関する。特殊な構造では、この方法は、好ましくは応力緩和したＳｉ−Ｇｅ層構造上にひずみシリコンを形成するために使用される。さらに本発明は、このような層組織を、例えばＭＯＳＦＥＴ，ＭＯＤＦＥＴ，共振トンネルダイオード，フォト検出器や量子カスケード・レーザのような素子で使用することに関する。
Description
本発明は、それぞれ異なる格子構造を有する基板上に応力緩和単結晶層構造を有する層組織を形成する方法に関する。さらに本発明は、電子素子及び／又は光導電素子内でのこのような層組織の使用に関する。特にこの方法は、例えば被覆されるシリコンのような被覆層を例えばシリコン・ゲルマニウムから成る薄い応力緩和層組織上に作製するために使用される。
急激に進歩するナノ技術は、より速いトランジスタ、特にＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）を常に要求する。出力の増大は、一般にトランジスタの寸法を小さくすることによって実現される。しかし、リソグラフィ方法やエッチング方法のようなチップ製造の重要な技術をより高性能なシステムに交換しなければならないので、このことは、非常に経費がかかりかつ高価である。別の方法は、より高品質な物質を使用することである。ここでは、特にひずみシリコン，ひずみシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）又はシリコン・炭素（Ｓｉ−Ｃ）及びシリコン・ゲルマニウム・炭素（Ｓｉ−Ｇｅ−Ｃ）の使用が考えられる。このような弾性ひずみ層組織は、確かに特別な基板つまり応力緩和基板であるいわゆる「仮想基板」上のエピタキシャル成長を必要とする。ほとんど欠陥密度を有さないこれらの仮想基板の製造は、非常に経費がかかりかつ困難である。(F. Schaeffler, Semiconductor Sci. Techn. 12 (1997) p. 1515-1549) 。
すなわち多くの場合に、単結晶層の製造が、任意に使用される基板の材料によって強く制限されるか、又は、層の品質が低下する。異なる結晶構造及び基板と層の材料との間の異なる格子パラメータ（格子欠陥整合）が、一般に高品質の層の単結晶成長を阻止する。単結晶層が、整合しない格子パラメータで析出される場合、これらの単結晶は、最初に機械的にひずみが進む。すなわち、これらの単結晶層の格子構造が、この状態で最初の格子構造と異なる。したがって析出された層が、所定のひずみ度を超えた場合、機械的な応力が、移動の形成によって消失し、格子構造が最初の格子構造に近づく。この過程を応力緩和と呼ぶ。以下では「緩和」と記す。
素子に対して多くの場合に要求されている層厚の場合、形成された層と基板との間の境界面が、この緩和によって転位する。しかしこの場合、多くの転位が、この境界面から層の表面まで不都合に延在する（いわゆる線状欠陥）。多くのこれらの転位は、新たに成長している層を横切ってさらに続くので、これらの転位は、層の材料の電気特性及び光学特性を著しく劣化させる。
ある程度弾性的にひずんでいる状態のシリコン又はシリコン・ゲルマニウム （Ｓｉ−Ｇｅ），シリコン・炭素（Ｓｉ−Ｃ），又はシリコン−ゲルマニウム−炭素（Ｓｉ−Ｇｅ−Ｃ）の使用は、材料の特性、特に素子に対して極めて重要な電子及び正孔のキャリア移動度を改善する。これらの高い価の材料及びその他の高い価の材料の使用は、素子の構造の限界値を変更する必要なしにＭＯＳＦＥＴやＭＯＤＦＥＴのようなＳｉを母材にする高出力素子の性能の著しい向上を可能にする。確かに同じ層組織で電子の移動度に加えて正孔の移動度も大幅に高めるためには、Oberhuber 等，Physical Review B 58(15) (1998) p. 9941-9948にしたがって、ひずみシリコン中の四辺形ひずみ(tetragonale Verzerrung)を約 1.3％以上大きくする必要がある。したがって、ひずみシリコンが、少なくとも30％原子おＧｅを有する100 ％に緩和された例えばＳｉ−Ｇｅ層から成る「仮想基板」上にエピタキシー形成されることによって、このことを実現することができる。
シリコン・ゲルマニウム−（ＳｉＧｅ）−材料組織は、熱力学的に完全に混合可能な組織であるので、その化合物は、任意の濃度で製造され得る。シリコン及びゲルマニウムは、確かに同じ結晶構造を特徴とするものの、格子パラメータが4.2 ％だけ相違する。すなわち、ＳｉＧｅ層又は純粋なＧｅ層が、シリコン上でひずんで成長する。格子パラメータを小さくするため、炭素をシリコン中に約２原子％まで代わりに混入してもよい。
例えばひずみのない定性的に高い価数のシリコン・ゲルマニウム層−（ＳｉＧｅ）−合金層をシリコン基板上に形成する従来の技術は、いわゆる「グレイデッド層(graded layer)」の使用である。この場合、このグレイデッド層は、ＳｉＧｅ層である。希望のＧｅ含有量に到達させるため、ＳｉＧｅ層のＧｅ濃度が、表面に向かって増大する。層の特性を維持するため、μm 当たり約10原子％のＧｅ含有量の上昇だけが使用され得るので、このような層は、達成されたＧｅ濃度に応じて10マイクロメートルまでの厚さである。このことは、層の成長に関して経済的及び技術的観点から満足でない。
これらの「グレイデッド層」の層の成長は、E. A. Fitzgerald等のThin Solid Films, 294 (1997) 3-10 中に記されている。しかもこの方法は、層を非常に凹凸にし、転位を増殖させ、したがって領域の結晶傾斜を招く。その結果、層の経費のかかる研磨が必要になる。
Leitz 等のApplied Physics Letters, Vol. 79(25) (2001). P. 4246-4248 及びCheng 等のMat. Res. Soc. Symp., Vol. 686 (2002) A1.5.1-A1.5.6 から、ウェハー・ボンディング及びエッチングによって構造を形成する方法が提唱されている。非常に多くの工程ステップが要求されるので、この方法は、高価でかつ技術的に非常に経費がかかる点が欠点である。
国際特許第９９／３８２０１号明細書中には、薄い応力緩和ＳｉＧｅ緩衝層の形成を可能にする方法が既に提唱されている。確かにこの方法の欠点は、実現可能な緩和度が比較的小さい点である（一般に 50-70％）。この緩和度は、Ｇｅ含有量の増大と共に激しく低下する。緩和されたＳｉＧｅ層中の転位密度が比較的高い。例えば28原子％のゲルマニウムを含む100nm の厚さのＳｉ−Ｇｅ層に対して、107cm -2分の領域内の転位密度が測定された(Luysberg 等のJournal of Applied Physics 92 (2002) p. 4290) 。このとき、緩和すべきＳｉ−Ｇｅ層の層厚をさらに薄く(< 100 nm)維持する必要があるので、この方法は、さらに高いＧｅ濃度の場合は特に制限される。さもなければ、転位が、成長中に既に形成されるので、このことは必要である。
線状欠陥(Fadenversetzung) に作用する力が、層厚に比例するので、実現可能な緩和度及び最小転位密度は、均質なＳｉＧｅ層内では層厚に強く依存する。
国際特許第９９／３８２０１号明細書
本発明の課題は、応力緩和層構造を、シリコン基板上の又は絶縁体（ＳＯＩ）基板上のシリコン上の例えばＳｉ−Ｇｅ層パケットにような格子整合されなかった基板上に形成する方法を提供することにある。この方法は、従来の技術で説明した欠点を有さない。
特に好適な構成では、ひずむＳｉが、ひずんでいないシリコン・ゲルマニウム
（Ｓｉ−Ｇｅ）又はそれぞれ異なる格子構造のその他の適切な材料上に形成されなければならない。これらの材料は、好ましくは平坦性の保証下で構成部分のその他の工程に対して必要になる。
（Ｓｉ−Ｇｅ）又はそれぞれ異なる格子構造のその他の適切な材料上に形成されなければならない。これらの材料は、好ましくは平坦性の保証下で構成部分のその他の工程に対して必要になる。
さらに本発明の課題は、上述した好適な層構造を有する電子素子及び／又は光導電素子を提供することにある。
この課題は、請求項１に記載の製造方法によって解決される。好適な構成は、従属請求項に記載されている。さらにこの課題は、請求項２８に記載の形成された層構造を素子内で使用することによって解決される。
本発明の範囲内では、これまで行われているのとは違って、非常に良好な緩和層構造が、格子パラメータの比較的大きい不整合Δｆ1 を基板に対する境界面に沿って有する層構造を形成することによって格子整合されていない基板上に形成され得ることが予想外に判明した。基板に対する境界面に沿ったこの格子パラメータの不整合は、少なくとも1.5 ％、好ましくは２％以上、特に約４％でなければならない。格子パラメータのこれに応じて大きい不整合を有するこのような連続する層の例は、形成されたＧｅ層を有するＳｉ基板又は少なくとも30原子−％Ｇｅ−の含有量の形成されたＳｉ−Ｇｅ層を有する特にＳｉ基板である。
基板に対する境界面に沿った大きい格子パラメータの不整合Δｆ1 に加えて、層構造は、層構造の中央領域内に格子パラメータのもう１つの不整合Δｆ2 を有する。この不整合Δｆ2 は、基板に比べてΔｆ1 よりも小さい、好ましくはΔｆ1 の半分だけである。それ故にこのような層構造は、異なる組成及び格子パラメータの異なる不整合（Δｆ1 及びΔｆ2 ）を有する少なくとも２つの特定の層を備えるか又は少なくとも１つの高濃度に形成された層を備える。この高濃度に形成された層の場合、ゲルマニウムの濃度が、基板の表面に対して変化する。
適切な２層の層構造（順序：基板に接している第１層，第２層）に対する例は、特にゲルマニウム−Ｓｉ−Ｇｅ又はＳｉ1-x Ｇｅx −Ｓｉ1-y Ｇｅy ，ｘ＞ｙ又はＧｅＣ−ＳｉＧｅである。一般にこれらの層は、追加の1-2 原子％の炭素をさらに有する。
層構造のグレイデッド層中のゲルマニウム濃度の好適な実施の形態は、境界面である基板／層構造から層構造の表面にかけた連続して低下する濃度である。この場合、Δｆ2 が、基板に対する層構造の表面の組成の格子パラメータの不整合を意味する。別の好適な実施の形態は、Ｕ分布の構造である。このＵ分布の場合、境界面である基板／層構造と層構造の表面とに沿ったゲルマニウムの濃度が、層構造の中央領域よりも高い。この場合、Δｆ2 が、層構造の中央領域内の層構造の格子パラメータの不整合又は基板に対する層構造内に僅かなＧｅ含有量を有する組成を意味する。
グレイデッド層構造に対する特に適切な材料としては、特にＳｉ−Ｇｅ，Ｓｉ−Ｃ及びＳｉ−Ｇｅ−Ｃを挙げることができる。
エピタキシャル層構造の全体の層厚は、転位が103/cm2 以上の密度（欠陥密度）を有する所定の厚さを下回るように選択する必要がある。多層の層構造の場合、基板に接する第１層がこの層に対するいわゆる臨界層厚よりも小さい層厚を有することをさらに保証する必要がある。この臨界層厚は、この層に対する最大層厚を規定する。この臨界層厚の場合、格子整合されていない基板上の欠陥のない成長がまだ可能である。それ故にこの臨界層厚を下回る層厚の場合、完全に仮像な(streng pseudomorphes)、すなわち完全に欠陥のない成長が得られる。
エピタキシャル層構造の全体の層厚は、転位が103/cm2 以上の密度（欠陥密度）を有する所定の厚さを下回るように選択する必要がある。多層の層構造の場合、基板に接する第１層がこの層に対するいわゆる臨界層厚よりも小さい層厚を有することをさらに保証する必要がある。この臨界層厚は、この層に対する最大層厚を規定する。この臨界層厚の場合、格子整合されていない基板上の欠陥のない成長がまだ可能である。それ故にこの臨界層厚を下回る層厚の場合、完全に仮像な(streng pseudomorphes)、すなわち完全に欠陥のない成長が得られる。
形成すべき第１層の層厚は、臨界層厚がどのくらいの大きさか又は格子パラメータの不整合がどのくらいの大きさかに応じて当業者によって決定される。一般に、格子パラメータの不整合が大きいほど、臨界層厚は小さい。ここで挙げられた材料の場合、第１層の層厚は、一般に１〜20nm、好ましくは１〜15nmである。Ｓｉ基板とこの上に形成された純粋なゲルマニウム層との組み合わせの場合、このゲルマニウム層の適切な層厚は、３nm〜４nmにすぎない。層構造の３層構造の場合、このことは、第１層と第３層の双方に対して成立する。
第２層の層厚は、一般に明らかにより厚く選択される（50〜400nm ）。転位密度(Versetzungsdichte) が規定通りに103/cm2 より小さいように、層構造の全体の層厚が小さく選択されることが重要である。
本発明の範囲内では、イオンインプランテーションによって基板層中に埋設され形成された欠陥領域の上の上述したエピタキシー形成された単結晶層構造が、熱処理及び／又は酸化処理によって非常に良好に応力緩和することが判明している。このことは、従来の技術で使用される材料に比べて基板に対して比較的大きい格子不整合を有する層構造用の材料を使用する場合に特に成立する。
本発明にしたがって応力緩和された層構造の割合は、熱処理及び／又は酸化処理後に一般に60％以上、特に70％以上にある。高い程度の緩和及び非常に小さい転位密度を有するこのような層構造は、「仮想基板」とも呼ばれる。
本発明の方法の第１構成では、基板上の一連の層を基礎にする。異なる化学組成及び異なる層厚を有する少なくとも２つのエピタキシャル層が、この基板上にエピタキシー形成される。この場合、層厚ｄ1 の第１層が、基板と大きく異なる格子パラメータつまり大きい弾性ひずみを有する。この第１層は、例えばシリコン上の薄い単一層だけの純粋なゲルマニウム層又はシリコン上の高いＧｅ含有量のＳｉ−Ｇｅ層でもよい。第１層ｄ1 （例えば、ｄ1 ＝１〜20nm）の層厚は、欠陥のない成長が可能であるようにいわゆる臨界層厚よりも小さい必要がある。次いで、例えば、所定の濃度、例えば30原子％のＧｅ及び層厚ｄ2 （ｄ2 ≫ｄ1 ；例えば50nm＜ｄ2 ＜400nm ）を有する著しくより厚い第２Ｓｉ−Ｇｅ層が、第１層上に形成される。この場合、全体の層厚ｄ1 及びｄ2 は、密度＞103cm -2の転位が成長中に発生する臨界厚さを越えてはならない。このことは、全体の層厚が完全に仮像な(streng pseudomorphes)、すなわち完全に欠陥のない成長を保証するいわゆる「臨界層厚」も超えてはならないことを意味する。
上述した２層組織と異なる方法の実施形の場合、連続して変化する濃度勾配を有するエピタキシャル層が、基板上に形成される。この場合、この濃度勾配は、一定でもよいし、例えばＵ字形に変化してもよい。
この代わりに、この方法の場合、３層組織を２層組織を手本にして形成してもよい。この場合、別の第３層が、第１層と第２層との上に形成される。この第３層は、第１層と同様に高い濃度及び小さい層厚を有する。これによって、Ｕ字状の濃度分布を有する実施形と同様に、対称な応力分布が、層構造中に生成され得る。
これらの特殊な層組織の使用の目的は、生成された仮想基板中の著しくより高い緩和度及びより小さい転位密度がより大きい格子不整合時でも（例えば、より高いＧｅ濃度時でも）適切なイオンインプランテーション及び熱処理後に実現され得るように、緩和に対して確定される層パラメータを最適にすることである。転位による塑性緩和(plastische Relaxation) は、層密度とその都度の応力に依存する。
徐々に変化するＧｅ含有量を有する緩衝層が使用される従来の技術の場合と違って、この場合、格子パラメータの変化を故意に小さく保持するため、基板に対する境界面に沿った成長が、一般に少ないＧｅ含有量で開始され、ステップ状に上昇する、本発明の範囲内では、このような好適な層構造を形成する全く新規のアプローチが選択される。
非常に薄い層領域（２層の層構造若しくは３層の層構造内の第１層又は徐々に変化する層構造の開始領域）内では、基板の境界面に沿った格子の弾性ひずみが、層の成分を適切に選択することによって大きく向上する。この非常に薄い層領域の上に隣接する領域（２層の層構造若しくは３層の層構造内の第２層又は徐々に変化する層構造の中央領域若しくは表面領域）内では、その成分は、希望の緩和を実現しなければならないＧｅ含有量に急激に又は徐々に低下する。この効果は、第３領域（高いＧｅ濃度を有する３層の層構造の第３層又はＵ字状に徐々に変化する層構造の表面領域）によって増幅できる。
比較的大きい格子ひずみが基板と層構造との間の開始領域内で発生するこの実現すべき効果は、本発明の範囲内では基板に対して大きい格子パラメータ不整合を有する第１層を形成することによってだけで実現されるのではなくて、基板自体が炭素の添加によって層構造に比べて大きくなった格子パラメータ不整合を有することによっても実現される。
著しく緩和された層構造が、本発明の方法によって生成され得る。さらにこの層構造は、好ましくは一般に１mm未満の僅かな表面凹凸性を有し、成長後は106cm -2未満、特に105cm -2未満の僅かな欠陥密度しか有さない。このことは、この層構造上へのさらなるひずみ層の形成に対して特に好ましい。
この方法の好適な構成でひずみシリコンを生成するため又は層組織の保護も実現するため、もう１つの薄い層を層構造上にさらにエピタキシー形成してもよい。これに対しては、特にエピタキシャルシリコンが適している。層厚が十分小さい場合、この形成は、イオンインプランテーション及び熱処理の前又は後又は続く工程ステップの間に実施できる。
本発明の方法の請求項１によれば、欠陥領域が、イオンインプランテーションによってこのエピタキシャル層構造の真下に引き続き生成される。この場合、層厚，イオンの種類，イオンエネルギー及びイオン量に応じて、エピタキシャル層構造が傷付く。一般にエピタキシャル層構造が完全にアモルファス化せず、エピタキシャル層構造中の欠陥が十分に復元され得るように、インプランテーション条件が選択される。
次いで、欠陥領域を有する基板と形成された層構造と場合によっては別のエピタキシー形成された層とから構成されたこの連続層は、熱処理される。その結果、仮想基板である層構造が、欠陥領域の上で応力緩和する。これによって、基板上で変更されたひずみ状態を有する少なくとも１つのエピタキシャル層構造が直接得られる。インプランテーションは、インプランテーション・マスクの使用下で基板、特にウェハーの一部の領域内だけで実施してもよい。このような場合、エピタキシャル層構造のひずみ状態が、インプラントされた欠陥領域のほぼ上だけで緩和される。
異なる格子パラメータ又は異なる結晶構造を有する材料が、本発明の範囲内では異なる格子構造と解される。
基板／欠陥領域とエピタキシャル層構造とから構成された上述した連続層は、異なる方法で製造してもよい。例えば層構造が、基板上にエピタキシー形成され得る。引き続き欠陥領域（の一部）が、形成された層の境界面の真下に生成される。当然に、方法ステップのこの順序に拘束されない。例えば欠陥領域を第１エピタキシャル層の形成前又は後に基板上に形成することによって、連続層の形成が好適に変更され得る。
本発明の意味では、別の層を補足して設けてもよい。例えば実際に存在する薄い移行層を基板と第１エピタキシャル層との間に設けてもよい。この移行層は、基板と同じ材料から成る。
イオンが、エピタキシー形成されている層又はさらに形成すべき層の真下に存在する方法で、欠陥領域は、特に軽いイオン（水素，ヘリウム，フッ素，ホウ素，炭素，窒素，硫黄等）又は層材料若しくは基板材料自体、すなわちＳｉ／ＳｉＧｅヘテロ構造の場合は例えばＳｉ若しくはＧｅのイオンを用いるイオンインプランテーションによって形成される。軽いイオンのインプランテーションは、エピタキシャル層組織の強い損傷を阻止する。構造の意図しない不純物又はドーピングを阻止するイオンを使用することが好ましい。この目的では、希ガスのイオン（Ｎｅ，Ａｒ，Ｋｒ等）も使用可能である。インプランテーション・ドーピング及びインプランテーションの深さは、エピタキシャル層構造の層厚並びに質量及び選択されたイオンのエネルギーに適合される。基板上に形成された第１層の下に最大損傷を発生させることが好ましい。このことは、気泡又はクラックを作るイオン（水素，ヘリウム，フッ素，ネオン，アルゴン等）に対して特に成立する。境界面である基板／エピタキシャル層構造に沿った及びエピタキシャル層構造自体の中の気泡又は中空の形成を阻止する必要がある。非常に軽いイオン（水素又はヘリウム）によるインプランテーションに比べたＳｉインプランテーションの利点は、ドーピングが著しく（係数 100だけ）低減され得ることである。このことは、インプランテーション時間を短縮し、これによって使用される基板としてのウェハーの使用率を著しく向上させる。
「仮想基板」のインプラントされた領域が応力緩和するように、連続層が熱処理されるか又は消費熱量が少なく保持される。例えばヘリウム又はＳｉのインプランテーションによって生成された欠陥から、欠陥クラスタ及び転位が、引き続く焼戻し時に発生する。これらの欠陥クラスタ及び転位の一部が、基板からエピタキシャル層構造にかけて延在する。これらの欠陥及びエピタキシャル層構造中に発生する欠陥は、格子ひずみの緩和に作用する。一般に、僅かな格子欠陥を有する一部又は全体が応力緩和された薄いエピタキシャル層構造が形成される。この層構造は、好ましくは「仮想基板」として使用され得る。
代わりにこの緩和は、Ｏ2 又は水による酸化によっても実現され得る。したがって、緩和された領域を形成する純粋な熱処理の代わりに、処理としての酸化又は酸化と熱処理の組み合わせも使用され得る。これによって、層構造内部の素子の機能に対して重要である元素の濃度も上げることができる（例えば、ＳｉＧｅ中のＧｅのエンリッチメント）。
この方法は、シリコン技術で確立されている工程ステップを利用する。その結果、この技術は、非常に大きいウェハー（例えば、300mm のＳｉウェハー）上にも転換され得る。
これに関して、少なくとも１つの別のエピタキシャル層が、本発明にしたがってこの連続層上に形成され得る。第１エピタキシャル層構造の下の基板が、緩和状態にある。エピタキシャル層構造上の別のエピタキシー形成された層の材料が、同様にひずみ状態にある。この別に形成された層は、基板と同じ材料から構成され得る。エピタキシャル層構造は、一般に薄く、例えば約300 ナノメートルより小さく、特に200nm より小さく保持され得るので、優れた熱伝導性が全ての連続層内部で得られることが保証されている。エピタキシャル層構造とこの上に形成された別の層は、これらの層が薄いために基板とほぼ同一平面上の単一層のように機能する。それ故に用語「同一平面」は、基板の表面までの形成によって生じるステップの高さがリソグラフィの結像光学系の焦点深度の範囲より大きくないことを意味する。このとき、「仮想基板」と基板との間の平坦性がさらなる方法ステップの途中で十分であることが保証されている。仮想基板と場合によっては別の形成されている層との連続層が、例えば約100 〜400 、特に100 〜200 ナノメートルの厚さを有するか又はそれどころかさらに薄い。したがって、「システム・オン・チップ」（一平面上の異なる機能を有する異なる素子）の製造が、好ましくは本発明の範囲内で可能である。これに対して、例えばＭＯＳＦＥＴの製造に対しては、最初にゲートの誘電体（例えば、ＳｉＯ2 ），ソース及びドレイン接点，ゲート接点及び場合によってはスペーサー並びにこの下にある別のドープされたチャネル領域，ソース領域及びドレイン領域が作られ得、そしてパシベーション層又は絶縁層中に埋設され得る。この場合、特定のトランジスタの型又は部品に拘束されない。
シリコン基板の代わりに、層構造の形成用のＳＯＩ基板（ＳｉＯ2 上のＳｉ）を使用してもよい。例えば水素の気泡又はヘリウムの気泡がもはや生成され得ない程度に、酸化物上のシリコンの層厚が薄くなる場合でも、より重いイオンの使用が特に好ましい。このことは、酸化物上の本当に小さい全層厚を可能にする。このことは、例えばＳＯＩ上の特殊な素子の製造に対して特に有益である。
本発明にしたがって製造された層組織は、表面の研磨が必要であることなしに支持ウェハー上にウェハーボンディングによって移植され得る。この場合、層組織の切り離し(Abspalten) が、いわゆるＳＭＡＲＴカット工程の追加の水素インプランテーション及び／又はヘリウムインプランテーションによって実施できる。この代わりに、エッチングを使用してもよい。このとき、切り離しは、別のエピタキシャル層だけ又は層構造が新しいウェハー、一般にＳｉＯ2 上に移植されるように実施される。特に層構造としてのＳｉ−Ｇｅ層の場合、これらのＳｉ−Ｇｅ層は、好ましくは選択的にエッチングされ得る。これによって、例えばひずみシリコンが、直接ＳｉＯ2 上に形成され得る。
以下に、本発明の層組織を限定することなしに本発明の層組織を４つの図及び実施の形態に基づいて詳しく説明する。
図１は、それぞれ異なる格子構造を有する２つの単結晶層を有する仮想基板の製造を示す。層の成長が、特にガス層エピタキシー又は分子線エピタキシーによって実施される。エピタキシャル層１、例えば数ナノメートルの厚さの純粋なゲルマニウム層がエピタキシー形成される。この代わりに、高いＧｅ含有量の薄いＳｉ−Ｇｅ層又は１−２原子％の炭素を含むＳｉ−Ｃ層を使用してもよい。引き続き、特定のＧｅ濃度、例えば30原子％のＧｅを含み50-250nmの層厚ｄ2 を有するシリコン・ゲルマニウム−（ＳｉＧｅ）−層２が形成される。全層厚がより大きいことが利点である。何故なら、このことは、応力緩和仮想基板中の転位密度をより小さくするからである。
これに対して図２及び図３では、非常に不均質な濃度変化を有するＳｉ−Ｇｅ層が、この層中に形成され得る。この場合、成長が、より高いＧｅ濃度で、場合によっては純粋なゲルマニウムで開始され、次いで濃度が（例えば、30原子％まで）低下される点が重要である。対称な応力構造に関しては、図４中の層４中に示したように、Ｕ字状の濃度変化が使用され得る。もう１つの層が、層１と類似の又は同じ特性を有する場合、層組織の対称な応力構造は、このもう１つの層を層２上に形成することによっても形成され得る。全体の層厚は、全ての場合において損傷濃度（最大で103cm -2）を呈する転位が成長中に既に発生している時の層厚より下にある必要がある。
例えばシリコンから成る薄い層（図４中の層５）をオプションでさらに形成してもよい。欠陥領域が、例えばイオンインプランテーションによってこの形成された層の下に生成され得る。これに対しては、好ましくは約１×1016cm-2のドープによるＨｅインプランテーションが実施され得る。イオンのエネルギーは、イオンの平均到達距離が第１境界面の下、すなわち基板中の約 100-200nmにあるような層厚に適合され得る。Ｈｅインプランテーションの代わりに、100nm の層厚のシリコン・ゲルマニウム−（ＳｉＧｅ）−層１及び２に対する、例えば約150keVのエネルギーと約１×1014cm-2のドープとによるＳｉインプランテーションも可能である。インプラントされたイオンは、結晶欠陥をＳｉＧｅ層の中と下に生成する。
引き続き、不活性Ｎ2 雰囲気中の900 ℃の焼戻し (Temperung)が、熱処理として数分間実施される。その他の不活性ガス（例えば、アルゴン）や本発明の目的に適している気体（例えば、Ｏ2 又はフォーミングガス）が使用され得る。非常に高く選択されてはならないこの温度管理の場合、応力緩和されたシリコン・ゲルマニウム（ＳｉＧｅ）層構造が、欠陥領域の上に発生する。この焼戻し温度又は酸化温度は、全ての層組織と素子工程とに対して適合され得、著しく低い温度に低下され得る。例えば、適切なイオンインプランテーション後の層緩和が、600 度程度の温度で既に実現され得る。これらの要求を満たすため、基板上の本発明の連続層は、第１の実施の形態のように約50〜500 ナノメートル又はそれ未満の厚さを有し得る。
もう１つの層５が、緩和されたシリコン・ゲルマニウム−（ＳｉＧｅ）−層２上にエピタキシー形成され得る（図４）。このとき、この別の層５は、対応する格子不整合によってひずまれている。この別の層５は、例えばシリコン又はエピタキシャル層２と異なるゲルマニウム濃度を有するシリコン・ゲルマニウム（ＳｉＧｅ）又は多層から構成され得る。シリコンの場合、ひずみシリコンが存在する。しかしながら、層１，２及び５の薄さによって、層１，２及び５の異なる領域の上述した定義の意味での平坦性並びに基板に対する熱伝導性が保証されている。
図４からの層５（ひずみＳｉ）は、荷電キャリアのより高い移動度に起因して好ましくは高速ＭＯＳＦＥＴ、特にｎ形チャネル及びｐ形チャネルＭＯＳＦＥＴの製造に使用され得る。
層構造の歪んでいない領域も、好ましくはｐ形ＭＯＳＦＥＴに製造され得る。例えばマスクが、イオンインプランテーション中に使用された場合に、これらの領域が発生する。基板の埋設されている欠陥領域の上にある層構造の領域だけが均質に緩和しているので、マスクによって保護された基板の領域の上に配置されている層構造の領域は均質に歪んでいるままである。
さらに、別の連続層及び工程から出発することができる：
第１エピタキシャル層１及び２又は３若しくは４としてのシリコン・ゲルマニウム（ＳｉＧｅ）及びＳｉ−Ｇｅ−Ｃ及びＳｉ−Ｃに加えて、さらに一般的なＩＩＩ−Ｖ族の化合物、特にＩＩＩ−Ｖ族の窒化物（ＧａＮ，ＡＩＮ，ＩｎＮ）及び酸化物ぺロブスカイト(oxidische Perovskite)を第１エピタキシャル層として配置してもよい。どんな場合でも、適切な材料が、適切な基板上に配置される点だけが重要である。その結果、異なる格子構造を有する少なくとも１つの層（５）が、こうして生成された「仮想基板」上に形成され得る。その後、素子、例えばトランジスタを製造するため、素子が製造され得る。
第１エピタキシャル層１及び２又は３若しくは４としてのシリコン・ゲルマニウム（ＳｉＧｅ）及びＳｉ−Ｇｅ−Ｃ及びＳｉ−Ｃに加えて、さらに一般的なＩＩＩ−Ｖ族の化合物、特にＩＩＩ−Ｖ族の窒化物（ＧａＮ，ＡＩＮ，ＩｎＮ）及び酸化物ぺロブスカイト(oxidische Perovskite)を第１エピタキシャル層として配置してもよい。どんな場合でも、適切な材料が、適切な基板上に配置される点だけが重要である。その結果、異なる格子構造を有する少なくとも１つの層（５）が、こうして生成された「仮想基板」上に形成され得る。その後、素子、例えばトランジスタを製造するため、素子が製造され得る。
本発明の方法にしたがって製造された連続層は、特に金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）を製造するために利用され得る。共振トンネルダイオード、特に共振シリコン・ゲルマニウム−（ＳｉＧｅ）−トンネルダイオード又は量子カスケード・レーザを「仮想基板」上に形成することも可能である。さらに、フォト検出器をこれらの連続層のうちの１つの連続層から製造することが考えられる。さらに、シリコン・ゲルマニウム（ＳｉＧｅ）１，２から構成された「仮想基板」上の層５としてのＧａＡｓの連続層からレーザを製造することが考えられる。
１ 層の厚さがｄ1 のエピタキシャル層１，（例えば、シリコン・ゲルマニウム又は純粋なゲルマニウム又はＳｉＣ）
２ 特定のＧｅ濃度で層の厚さがｄ2 のエピタキシャル層２（例えば、Ｓｉ−Ｇｅ又はＳｉ−Ｇｅ−Ｃ）
３ Ｇｅの濃度分布が非常に低下しているＳｉ−Ｇｅのエピタキシャル層
４ Ｕ字状のＧｅ濃度分布を有するＳｉ−Ｇｅのエピタキシャル層
５ 析出されたシリコン層又はＳｉＧｅ層又は多重層、例えばひずみシリコン
６ エピタキシャル層に対する第１境界面の近くの基板中の欠陥領域
７ イオンインプランテーション用のマスク
２ 特定のＧｅ濃度で層の厚さがｄ2 のエピタキシャル層２（例えば、Ｓｉ−Ｇｅ又はＳｉ−Ｇｅ−Ｃ）
３ Ｇｅの濃度分布が非常に低下しているＳｉ−Ｇｅのエピタキシャル層
４ Ｕ字状のＧｅ濃度分布を有するＳｉ−Ｇｅのエピタキシャル層
５ 析出されたシリコン層又はＳｉＧｅ層又は多重層、例えばひずみシリコン
６ エピタキシャル層に対する第１境界面の近くの基板中の欠陥領域
７ イオンインプランテーション用のマスク
Claims (32)
- 格子整合されなかった基板上に応力緩和単結晶層構造（１，２，３，４）を形成する以下のステップを有する方法
−少なくとも１つの層を有する単結晶層構造が、基板上にエピタキシー形成され、この場合、基板に対する境界面に沿った沿う構造が、格子構造の内部より大きい基板に対する格子パラメータ不整合を有し、
−エピタキシャル層構造の全層厚は、成長後の転位密度が103cm -2未満に選択され、
−この層構造は、イオンによって貫通照射され、この場合、主に点欠陥が、層構造中に生成され、広範囲の欠陥領域が、このエピタキシャル層構造の近くの基板中に生成され、
−インプラントされるイオンのエネルギーは、平均到達距離がエピタキシャル層構造の全層厚より大きいように選択され、
−欠陥領域の上の層構造が、応力緩和し、106cm -2未満、特に105cm -2未満の欠陥密度を有し、１nm未満の表面凹凸性を呈する。 - 層構造が形成され、この層構造は、基板に対する境界面に沿って少なくとも1.5 ％、特に少なくとも２％の格子パラメータ不整合を有する請求項１に記載の方法。
- 層構造が形成され、この層構造は、基板に対する境界面に沿ってこの層構造の内部の少なくとも２倍の大きさの格子パラメータ不整合を有する請求項１又は２に記載の方法。
- 欠陥領域の上の層構造は、少なくとも60％まで、好ましくは少なくとも70％まで応力緩和する請求項１〜３のいずれか１項に記載の方法。
- シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）又はシリコン−ゲルマニウム−炭素（ＳｉＧｅＣ）又は炭化珪素（ＳｉＣ）を含む層構造が、基板上に形成される請求項１〜４のいずれか１項に記載の方法。
- 低下しているＧｅ濃度分布を有する１つの層が、層構造として基板上に形成される請求項５に記載の方法。
- Ｕ字状のＧｅ濃度分布を有する１つの層が、層構造として基板上に形成される請求項５に記載の方法。
- ＩＩＩ−Ｖ族の化合物半導体、特にＩＩＩ−Ｖ族の窒化物、ＩＩ−ＶＩ族の化合物半導体又は酸化物ぺロブスカイトを有する層構造が、基板上に形成される請求項１〜４のいずれか１項に記載の方法。
- 少なくとも２つの層を有する層構造が、形成される請求項１〜５のいずれか１項に記載の方法。
- Ｓｉ上のＧｅの仮像な成長に対する臨界層厚より薄い層厚ｄ1 の仮像な薄い第１Ｇｅ層及び厚さｄ2 ≫ｄ1 の第２Ｓｉ1-x Ｇｅx 層（２）が、層構造として基板上に形成される請求項９に記載の方法。
- 層厚ｄ1 の第１Ｓｉ1-x Ｇｅx 層と厚さｄ2 の第２Ｓｉ1-y Ｇｅy 層（２）とから構成された２つのＳｉ−Ｇｅ層が、層構造として基板上に形成され、ｘ＞ｙ及びｄ2 ≫ｄ1 である請求項９に記載の方法。
- １−２原子％の炭素含有量を有し、層厚ｄ1 の仮像な薄い第１Ｓｉ−Ｃ層（１）及び層厚ｄ2 ≫ｄ1 の第２Ｓｉ1-x Ｇｅx 層（２）が、層構造として基板上に形成される請求項９に記載の方法。
- １−２原子％の炭素含有量をさらに含む少なくとも１つの層が、形成される請求項９〜１２のいずれか１項に記載の方法。
- 少なくとも３つの層を有する層構造が、形成される請求項９〜１２のいずれか１項に記載の方法。
- それぞれの層は、層構造の第１層及び第２層として形成され、これらの層は、組成及び層厚に関して等しい請求項１４に記載の方法。
- 約１×1016cm-2のドープを有するＨｅイオンが、インプランテーションに対して欠陥領域（６）を生成するために使用される請求項１〜１５のいずれか１項に記載の方法。
- 約１×1014cm-2のドープを有するＳｉが、インプランテーションに対して欠陥領域（６）を生成するために使用される請求項１〜１５のいずれか１項に記載の方法。
- 水素イオン，炭素イオン，窒素イオン，フッ素イオン，ホウ素イオン，燐イオン，砒素イオン，シリコンイオン，ゲルマニウムイオン，アンチモンイオン，硫黄イオン，ネオンイオン，アルゴンイオン，クリプトンイオン又はキセノンイオンが、欠陥領域（６）を生成するために使用される請求項１〜１５のいずれか１項に記載の方法。
- インプランテーションは、リソグラフィーマスク（７）を使用して実施され、その結果、層構造は、インプラントされた領域だけで応力緩和する請求項１〜１８のいずれか１項に記載の方法。
- ＳＯＩ(silicon on insulator)が、層厚120nm 未満のＳｉ層を有する基板として使用される請求項１〜１９のいずれか１項に記載の方法。
- シリコン，シリコン・ゲルマニウム（ＳｉＧｅ），炭化珪素（ＳｉＣ），サファイア又は酸化物ぺロブスカイトが、基板として使用される請求項１〜１９のいずれか１項に記載の方法。
- ひずみ層が形成されるように、もう１つのエピタキシャル層が、インプランテーション及び熱処理の前又は後にエピタキシャル層構造上に形成される請求項１〜２１のいずれか１項に記載の方法。
- エピタキシャル層構造が、第２基板、特にＳｉＯ2 層を有する基板上に形成され、少なくとも第１基板は分離され、引き続き、ひずみ層が形成されるように、もう１つのエピタキシャル層が、層構造上に形成される請求項１〜２１のいずれか１項に記載の方法。
- 別のエピタキシャル層が、第２基板、特にＳｉＯ2 層を有する基板上に形成され、少なくとも第１層及び層構造が、分離される請求項２２に記載の方法。
- シリコン，シリコン・ゲルマニウム（ＳｉＧｅ）を有する層又はＳｉ−Ｇｅ−Ｃ層又はゲルマニウム層が、別のエピタキシャル層として分離される請求項２２〜２４のいずれか１項に記載の方法。
- ｎ型ＭＯＳＦＥＴ又はｐ型ＭＯＳＥＦＴが、別の層としてのひずみシリコン領域で製造される請求項２２〜２５のいずれか１項に記載の方法。
- ｐ型ＭＯＳＦＥＴが、別のエピタキシャル層又は緩和していない層構造としてのひずみシリコン・ゲルマニウム−（ＳｉＧｅ）−領域で製造される請求項２２〜２５のいずれか１項に記載の方法。
- 請求項１〜１５のいずれか１項にしたがって形成されえた層組織を素子で使用すること。
- 請求項２８に記載の層組織を素子としての変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）又は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）で使用すること。
- 請求項２８に記載の層組織を素子としてのトンネルダイオード、特にシリコン・ゲルマニウム−（ＳｉＧｅ）−トンネルダイオードで使用すること。
- 請求項２８に記載の層組織を素子としてのフォト検出器で使用すること。
- 請求項２８に記載の層組織を素子としてのレーザ、特にＳｉ−Ｇｅを母材にする量子カスケード・レーザで使用すること。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10310740.1 | 2003-03-10 | ||
| DE10310740A DE10310740A1 (de) | 2003-03-10 | 2003-03-10 | Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen |
| PCT/DE2004/000200 WO2004082001A1 (de) | 2003-03-10 | 2004-02-06 | Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006522469A true JP2006522469A (ja) | 2006-09-28 |
| JP2006522469A5 JP2006522469A5 (ja) | 2011-10-13 |
| JP5122130B2 JP5122130B2 (ja) | 2013-01-16 |
Family
ID=32920740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006504230A Expired - Lifetime JP5122130B2 (ja) | 2003-03-10 | 2004-02-06 | 格子整合されなかった基板上に応力緩和層構造を形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7442657B2 (ja) |
| EP (1) | EP1604390B9 (ja) |
| JP (1) | JP5122130B2 (ja) |
| AT (1) | ATE464651T1 (ja) |
| DE (2) | DE10310740A1 (ja) |
| WO (1) | WO2004082001A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011501437A (ja) * | 2007-10-30 | 2011-01-06 | シノプシス， インコーポレイテッド | 半導体基板における格子欠陥の抑制方法 |
| US8504969B2 (en) | 2007-10-26 | 2013-08-06 | Synopsys, Inc. | Filler cells for design optimization in a place-and-route system |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| DE10218381A1 (de) * | 2002-04-24 | 2004-02-26 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge |
| DE10318283A1 (de) * | 2003-04-22 | 2004-11-25 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur |
| DE10318284A1 (de) | 2003-04-22 | 2004-11-25 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur |
| DE102006004870A1 (de) | 2006-02-02 | 2007-08-16 | Siltronic Ag | Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur |
| US20080173895A1 (en) * | 2007-01-24 | 2008-07-24 | Sharp Laboratories Of America, Inc. | Gallium nitride on silicon with a thermal expansion transition buffer layer |
| FR2924273B1 (fr) * | 2007-11-28 | 2010-02-19 | Commissariat Energie Atomique | Procede de moderation de deformation |
| US8679959B2 (en) * | 2008-09-03 | 2014-03-25 | Sionyx, Inc. | High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation |
| US8305829B2 (en) * | 2009-02-23 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same |
| US8305790B2 (en) * | 2009-03-16 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical anti-fuse and related applications |
| US8957482B2 (en) * | 2009-03-31 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse and related applications |
| US8912602B2 (en) * | 2009-04-14 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
| US8461015B2 (en) * | 2009-07-08 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI structure and method of forming bottom void in same |
| US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US8264032B2 (en) * | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
| US8759943B2 (en) | 2010-10-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having notched fin structure and method of making the same |
| US8472227B2 (en) * | 2010-01-27 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the same |
| US8629478B2 (en) * | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
| US8623728B2 (en) | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
| US9484462B2 (en) | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
| US8980719B2 (en) | 2010-04-28 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for doping fin field-effect transistors |
| US8440517B2 (en) | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| US8497528B2 (en) | 2010-05-06 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a strained structure |
| US8482073B2 (en) * | 2010-03-25 | 2013-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including FINFETs and methods for forming the same |
| US8298925B2 (en) | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US20110097867A1 (en) * | 2009-10-22 | 2011-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of controlling gate thicknesses in forming fusi gates |
| US9040393B2 (en) | 2010-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| EP2583312A2 (en) | 2010-06-18 | 2013-04-24 | Sionyx, Inc. | High speed photosensitive devices and associated methods |
| US8685845B2 (en) * | 2010-08-20 | 2014-04-01 | International Business Machines Corporation | Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas |
| EP2628183A4 (en) | 2010-10-12 | 2014-04-02 | Alliance Sustainable Energy | III-V BAND WEAPONS IMPORTANT FOR OPTOELECTRONIC COMPONENTS OF HIGH EFFICIENCY |
| US8603924B2 (en) | 2010-10-19 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming gate dielectric material |
| US8769446B2 (en) | 2010-11-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for increasing fin device density for unaligned fins |
| US8592915B2 (en) | 2011-01-25 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped oxide for shallow trench isolation (STI) |
| US8877602B2 (en) | 2011-01-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of doping oxide for forming shallow trench isolation |
| US8431453B2 (en) | 2011-03-31 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| JP6466346B2 (ja) | 2013-02-15 | 2019-02-06 | サイオニクス、エルエルシー | アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US9269714B2 (en) | 2013-06-10 | 2016-02-23 | Globalfoundries Inc. | Device including a transistor having a stressed channel region and method for the formation thereof |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| US10516050B2 (en) | 2016-07-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming stressor, semiconductor device having stressor, and method for forming the same |
| US11211426B2 (en) * | 2019-10-01 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel junction selector MRAM |
| CN111733378B (zh) * | 2020-05-15 | 2022-12-13 | 中国兵器科学研究院宁波分院 | 一种钢表面的涂层结构及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003128494A (ja) * | 2001-10-22 | 2003-05-08 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003234289A (ja) * | 2002-02-12 | 2003-08-22 | Yoshihisa Hirose | 歪み緩和膜の製造方法、および、歪み緩和膜を有する積層体 |
| JP2003282471A (ja) * | 2002-03-20 | 2003-10-03 | Sharp Corp | 半導体基板の製造方法 |
| JP2004014856A (ja) * | 2002-06-07 | 2004-01-15 | Sharp Corp | 半導体基板の製造方法及び半導体装置の製造方法 |
| JP2004040122A (ja) * | 2002-07-16 | 2004-02-05 | Internatl Business Mach Corp <Ibm> | ＳｉＧｅオンインシュレータ基板材料及びその製造方法 |
| JP2004047978A (ja) * | 2002-07-11 | 2004-02-12 | Sharp Corp | シリコン基板上にＳｉ１−ｘＧｅｘ膜を製造する方法 |
| JP2004079912A (ja) * | 2002-08-21 | 2004-03-11 | Sharp Corp | 半導体基板改質方法およびこの方法を用いた半導体装置 |
| JP2004146472A (ja) * | 2002-10-22 | 2004-05-20 | Sharp Corp | 半導体装置及び半導体装置製造方法 |
| JP2004221543A (ja) * | 2003-01-15 | 2004-08-05 | Sharp Corp | 歪みシリコンｃｍｏｓを利用してシリコンゲルマニウム転位領域を分離するシステムおよび方法 |
| JP2004343052A (ja) * | 2003-01-29 | 2004-12-02 | Soi Tec Silicon On Insulator Technologies | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 |
| JP2006511096A (ja) * | 2002-10-30 | 2006-03-30 | アンバーウェーブ システムズ コーポレイション | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| US6039803A (en) | 1996-06-28 | 2000-03-21 | Massachusetts Institute Of Technology | Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon |
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| US5963817A (en) * | 1997-10-16 | 1999-10-05 | International Business Machines Corporation | Bulk and strained silicon on insulator using local selective oxidation |
| US6154475A (en) * | 1997-12-04 | 2000-11-28 | The United States Of America As Represented By The Secretary Of The Air Force | Silicon-based strain-symmetrized GE-SI quantum lasers |
| JP4269541B2 (ja) | 2000-08-01 | 2009-05-27 | 株式会社Ｓｕｍｃｏ | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
| US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
| US6594293B1 (en) * | 2001-02-08 | 2003-07-15 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US6589856B2 (en) * | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6515335B1 (en) * | 2002-01-04 | 2003-02-04 | International Business Machines Corporation | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same |
| US6649492B2 (en) * | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
| JP3719998B2 (ja) * | 2002-04-01 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| DE10218381A1 (de) * | 2002-04-24 | 2004-02-26 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge |
| US7169619B2 (en) * | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
-
2003
- 2003-03-10 DE DE10310740A patent/DE10310740A1/de not_active Withdrawn
-
2004
- 2004-02-06 WO PCT/DE2004/000200 patent/WO2004082001A1/de active Application Filing
- 2004-02-06 DE DE502004011040T patent/DE502004011040D1/de not_active Expired - Lifetime
- 2004-02-06 US US10/548,620 patent/US7442657B2/en not_active Expired - Fee Related
- 2004-02-06 EP EP04708713A patent/EP1604390B9/de not_active Expired - Lifetime
- 2004-02-06 AT AT04708713T patent/ATE464651T1/de active
- 2004-02-06 JP JP2006504230A patent/JP5122130B2/ja not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003128494A (ja) * | 2001-10-22 | 2003-05-08 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003234289A (ja) * | 2002-02-12 | 2003-08-22 | Yoshihisa Hirose | 歪み緩和膜の製造方法、および、歪み緩和膜を有する積層体 |
| JP2003282471A (ja) * | 2002-03-20 | 2003-10-03 | Sharp Corp | 半導体基板の製造方法 |
| JP2004014856A (ja) * | 2002-06-07 | 2004-01-15 | Sharp Corp | 半導体基板の製造方法及び半導体装置の製造方法 |
| JP2004047978A (ja) * | 2002-07-11 | 2004-02-12 | Sharp Corp | シリコン基板上にＳｉ１−ｘＧｅｘ膜を製造する方法 |
| JP2004040122A (ja) * | 2002-07-16 | 2004-02-05 | Internatl Business Mach Corp <Ibm> | ＳｉＧｅオンインシュレータ基板材料及びその製造方法 |
| JP2004079912A (ja) * | 2002-08-21 | 2004-03-11 | Sharp Corp | 半導体基板改質方法およびこの方法を用いた半導体装置 |
| JP2004146472A (ja) * | 2002-10-22 | 2004-05-20 | Sharp Corp | 半導体装置及び半導体装置製造方法 |
| JP2006511096A (ja) * | 2002-10-30 | 2006-03-30 | アンバーウェーブ システムズ コーポレイション | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 |
| JP2004221543A (ja) * | 2003-01-15 | 2004-08-05 | Sharp Corp | 歪みシリコンｃｍｏｓを利用してシリコンゲルマニウム転位領域を分離するシステムおよび方法 |
| JP2004343052A (ja) * | 2003-01-29 | 2004-12-02 | Soi Tec Silicon On Insulator Technologies | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6007016087; Ｂ． Ｈｏｌｌａｎｄｅｒ， ｅｔ ａｌ．: '"Ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｏｆ ｐｓｅｕｄｏｍｏｒｐｈｉｃ Ｓｉ１-ｘＧｅｘ／Ｓｉ（１００） ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ａｆｔｅｒ ｈｙｄｒｏｇｅｎ ｏｒ ｈｅｌｉｕｍ ｉｏｎ ｉ' ＮＵＣＬＥＡＲ ＩＮＳＴＲＵＭＥＮＴＳ ＆ ＭＥＴＨＯＤＳ ＩＮ ＰＨＹＳＩＣＳ ＲＥＳＥＡＲＣＨ ＳＥＣＴＩＯＮ Ｂ-ＢＥＡＭ ＩＮＴＥＲＡＣＴＩＯＮＳ ＷＩＴＨ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＡＴＯ １７５, 200104, ｐｐ． ３５７-３６７ * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8504969B2 (en) | 2007-10-26 | 2013-08-06 | Synopsys, Inc. | Filler cells for design optimization in a place-and-route system |
| JP2011501437A (ja) * | 2007-10-30 | 2011-01-06 | シノプシス， インコーポレイテッド | 半導体基板における格子欠陥の抑制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5122130B2 (ja) | 2013-01-16 |
| WO2004082001A1 (de) | 2004-09-23 |
| US7442657B2 (en) | 2008-10-28 |
| ATE464651T1 (de) | 2010-04-15 |
| DE10310740A1 (de) | 2004-09-30 |
| EP1604390B1 (de) | 2010-04-14 |
| DE502004011040D1 (de) | 2010-05-27 |
| EP1604390A1 (de) | 2005-12-14 |
| EP1604390B9 (de) | 2010-09-15 |
| US20060166475A1 (en) | 2006-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5122130B2 (ja) | 格子整合されなかった基板上に応力緩和層構造を形成する方法 | |
| JP2006522469A5 (ja) | ||
| JP5065676B2 (ja) | 基板上に歪層を製造する方法及び層構造 | |
| US7915148B2 (en) | Method of producing a tensioned layer on a substrate | |
| JP5144002B2 (ja) | 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法 | |
| US6515335B1 (en) | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same | |
| US7023010B2 (en) | Si/C superlattice useful for semiconductor devices | |
| JP5063594B2 (ja) | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 | |
| US6593625B2 (en) | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing | |
| US7842940B2 (en) | Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost | |
| JP7314134B2 (ja) | 加工基板上の集積デバイスのためのシステムおよび方法 | |
| KR100588708B1 (ko) | 반도체결정, 그 제조방법 및 반도체장치 | |
| WO2008054957A1 (en) | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop | |
| JP2006511096A (ja) | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 | |
| JP2005528795A (ja) | 格子整合半導体基板の形成 | |
| EP1638149A2 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée à canal à hétérostructure et transistor correspondant | |
| JPH10256169A (ja) | 半導体装置の製造方法 | |
| US20070212879A1 (en) | Formation of lattice-tuning semiconductor substrates | |
| US7202503B2 (en) | III-V and II-VI compounds as template materials for growing germanium containing film on silicon | |
| US20190027574A1 (en) | Metal Electrode With Tunable Work Functions | |
| US20050217566A1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
| JP3951134B2 (ja) | 半導体装置およびその製造方法 | |
| JP3708881B2 (ja) | 半導体結晶膜，その製造方法，半導体装置及びその製造方法 | |
| WO2023223375A1 (ja) | 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法 | |
| FR3134235A1 (fr) | Transistor a haute mobilite electronique et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110525 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110601 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110630 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110707 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110729 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110805 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20110825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
| ABAN | Cancellation due to abandonment | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |