CN109872943B - 形成用于半导体结构的方法以及由该方法制造的半导体结构 - Google Patents

形成用于半导体结构的方法以及由该方法制造的半导体结构 Download PDF

Info

Publication number
CN109872943B
CN109872943B CN201811474948.5A CN201811474948A CN109872943B CN 109872943 B CN109872943 B CN 109872943B CN 201811474948 A CN201811474948 A CN 201811474948A CN 109872943 B CN109872943 B CN 109872943B
Authority
CN
China
Prior art keywords
layer
opening
group iii
iii nitride
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811474948.5A
Other languages
English (en)
Other versions
CN109872943A (zh
Inventor
梁琥
周秀菊
G·埃内曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN109872943A publication Critical patent/CN109872943A/zh
Application granted granted Critical
Publication of CN109872943B publication Critical patent/CN109872943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

一种用于形成半导体结构的方法，所述方法包括：‑提供单晶基材，其上表面覆盖有掩模层，该掩模层包括暴露上表面的至少一个开口，‑通过在开口中外延生长包含第一III族氮化物的第一层来填充开口，‑通过外延横向过生长，第一层进一步生长到开口上方和掩模层上，其中，至少一个开口具有顶表面，所述顶表面由形成平行于所述上表面的多边形的三个或更多个直边限定，并且多边形相对于所述单晶基材的晶格以允许所述第一层沿垂直于至少一个边的方向外延横向过生长的方式取向，从而形成细长结构。

Description

形成用于半导体结构的方法以及由该方法制造的半导体结构
技术领域
本发明涉及半导体制造领域。更具体地，本发明用于制造III族-N半导体结构的方法和由其制造的III族-N半导体结构。
背景技术
在半导体制造中，使用CMOS技术。由于过去几年在密度缩放(density scaling)、芯片上功能和装置性能方面的严格要求，正在探索新装置替代方案以及新材料的集成。
在现在探索的新材料中，III-V材料备受瞩目。III-V材料具有一些特性，使其比Si更适合某些应用。在这些之中，我们可以引用直接带隙的存在，该带隙允许发光以及因此允许其在用于发光二极管(LED)和光检测中使用，以及其在光传感器中使用；其热稳定性和高介电强度，该热稳定性和高介电强度使其可用于高功率电子装置(例如，射频高电子迁移率晶体管，RF-HEMT)；以及其宽带隙，该宽带隙已在微机电系统(MEMS)中使用。然而，III-V材料与Si的集成仍是一个挑战。
沿着这些方向，最近隧道场效应晶体管(TFET)引起了极大关注，成为替代低功率应用的亚10nm范围MOSFET技术的潜在替代装置之一，III-V族材料集成为这些装置中的通道层材料是半导体工业研究和发展的重点。
由于InN和GaN之间的高带偏移及其直接能带图，III族-N隧道结(例如In(Ga)N/GaN隧道结(TJ))可能是TFET应用的潜在候选者。然而，实现In(Ga)N/GaN互补TFET装置存在若干挑战，这些挑战是用CMOS技术的III-N材料和装置的单片集成，以及在Si基材上生长时III-N的高缺陷密度，其可以显著增加TFET的栅漏。
另一方面，相对于集成III-V族通道层材料，分别为约8％和12％的InP和In(Ga)As与Si之间的晶格失配带来了挑战。尽管几种生长技术选项(例如纵横比捕获(ART))可以帮助制造基于InGaAs/InP材料系统的功能装置，但仍有一些难以克服的缺点。其中一些挑战是，例如，用于生长高质量的InP缓冲区(buffer)的高成本的TBP前体和高流量的NH3(具有高V/III比)增加了制造成本。此外，InGaAs/InP的热稳定性和化学稳定性较差，这使得很难与其它标准CMOS制造技术集成。而且，由于化学不稳定性问题，将InGaAs/InP引入CMOS加工线的污染风险高。另外，由于InGaAs/InP的低能量带隙，InGaAs/InP FINFET中存在漏极到Si缓冲区(buffer)的高泄漏。另一挑战是缩放能力和装置性能改进受限于沟槽内InGaAs/InP的材料物理限制。InGaAs FIN越窄，载体(carrier)迁移越少。
因此，本领域仍然需要用于解决上文概述的一些或所有问题的形成半导体结构的方法。
发明内容
本发明的一个目的是提供更好的半导体结构及其制造方法。上述目的通过本发明所述的方法和半导体结构来实现。
上述目的是通过本发明所述的方法和装置实现的。
在第一方面中，本发明涉及形成半导体结构的方法，所述方法包括以下步骤：
-提供单晶基材，其上表面覆盖有掩模层，该掩模层包括暴露上表面的至少一个开口，
-通过在其中外延生长包含第一III族氮化物的第一层来填充开口(通过选择性外延生长(SEG))，
-通过外延横向过生长(ELOG)，将第一层进一步生长到开口上方和掩模层上，
其中，至少一个开口具有顶表面，所述顶表面由形成平行于所述上表面的多边形的三个或更多个直边限定，并且所述多边形相对于所述单晶基材的晶格以允许所述第一层沿垂直于至少一个边的方向外延横向过生长的方式取向，从而形成细长结构。
第一方面的实施方式的优点在于，可以以预定宽度形成细长结构而无需横向引导(例如，沟槽)。
第一方面的实施方式的优点在于，通过在外延横向过生长步骤期间进行弯曲位错，细长结构可以具有少量缺陷。
第一方面的实施方式的优点在于，细长结构的生长速率随其宽度的变化不会像不同宽度的沟槽的填充速率那样多。因此，负载效应(loading effect)较小。
本发明实施方式的优点在于，其避免了使用厚缓冲区以及复杂的外延技术进行由于典型基材(如Si)上的III族氮化物的热失配大、润湿性差以及晶格失配大而通常所需要的位错和应力工程。实际上，厚缓冲区降低了布局效率。
第二方面中，本发明涉及一种半导体结构，其包括：
-单晶基材，其上表面覆盖有掩模层，该掩模层包括暴露上表面的至少一个开口，
-开口中的包含第一III族氮化物的第一层，其中第一层以一结构的形式在开口上方进一步延伸，
其中，至少一个开口具有顶表面，所述顶表面由形成平行于所述上表面的多边形的三个或更多个直边限定，并且所述多边形相对于所述单晶基材的晶格以允许所述第一层沿垂直于至少一个边的方向外延横向过生长的方式取向，并且
其中，所述结构以垂直于所述至少一个边的方向横向伸长。
第二方面的实施方式的一个优点在于，鉴于所涉及的III族氮化物，装置的热稳定性和化学稳定性高，这继而允许在随后的CMOS加工步骤中使用高温和各种化学处理。化学稳定性还确保了CMOS生产线的污染风险相对较低。
本发明特定和优选的方面在所附独立和从属权利要求中阐述。可以将从属权利要求中的特征与独立权利要求中的特征以及其它从属权利要求中的特征进行适当组合，而并不仅限于权利要求书中明确所述的情况。
本发明的上述和其它特性、特征和优点会在下文具体实施方式中结合附图变得显而易见，其通过实例说明本发明的原理。本说明书仅为了举例，而不是限制本发明的范围。下文引用的参考图是指附图。
附图简要说明
图1显示示意图，对应于用包括两个开口的掩模层覆盖的基材的俯视图，其中一个开口根据本发明的实施方式(左)取向而另一个不是(右)。
图2显示示意图，对应于根据本发明一个实施方式的方法中使用的基材的彼此垂直的两个垂直截面图((a)和(b))以及一个俯视图(c)。
图3显示了图2的三个示意图，其中，开口根据本发明一实施方式进行填充。
图4显示图3的示意图，对应于一俯视图，其中，通过根据本发明一实施方式的外延横向过生长，第一层已经进一步生长到开口上方和掩模层上。
图5显示了图3(b)的示意图，其中，根据本发明一实施方式，提供其它层用于制造鳍型(fin-type)场效应晶体管。
图6显示了图5水平旋转90°的示意图。
图7显示了图3(b)的示意图，其中，根据本发明一实施方式，提供其它层用于制造半导体装置。
图8显示示意图，对应于根据本发明一实施方式覆盖有掩模层的基材的俯视图。
图9显示了图8的示意图，其中，根据本发明一实施方式，开口填充有第一层。
图10显示了图9的示意图，其中，通过根据本发明一实施方式的外延横向过生长，第一层已经进一步生长到开口上方和掩模层上。
图11显示出对应于基材的俯视图的示意图，所述基材具有密勒指数与图1所示顶表面的密勒指数不同的顶表面，用于在根据本发明一实施方式的方法中使用。
图12显示了图11的示意图，其中，根据本发明一实施方式，开口填充有第一层。
图13显示了图12的示意图，其中，通过根据本发明一实施方式的外延横向过生长，第一层已经进一步生长到开口上方和掩模层上。
图14显示出对应于基材的俯视图的示意图，所述基材具有密勒指数与图2和图11所示顶表面的密勒指数不同的顶表面，用于在根据本发明一实施方式的方法中使用。
图15显示了图14的示意图，其中，根据本发明一实施方式，开口填充有第一层。
图16显示了图15的示意图，其中，通过根据本发明一实施方式的外延横向过生长，第一层已经进一步生长到开口上方和掩模层上。
图17显示概括根据本发明第一方面的一实施方式的方法的流程图。
在不同的图中，相同的附图标记表示相同或类似的元件。
具体实施方式
将就具体实施方式并参照某些附图对本发明进行描述，但本发明并不受此限制，仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元件的尺寸可能未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本发明实践的实际减小相对应。
此外，在说明书和权利要求书中的术语第一、第二、第三等用来区别类似的元件，而不一定是用来描述时间、空间、等级顺序或任何其它方式的顺序。应理解，如此使用的术语在合适情况下可互换使用，本发明所述的实施方式能够按照本文所述或说明的顺序以外的其它顺序进行操作。
此外，在说明书和权利要求书中，术语顶部、底部、之上、之下等用于描述目的，而不一定用于描述相对位置。应理解，如此使用的术语在合适情况下可互换使用，本发明所述的实施方式能够按照本文所述或说明的取向以外的其它取向进行操作。
应注意，权利要求中使用的术语“包含”不应解释为被限制为其后列出的部分，其不排除其它元件或步骤。因此，其应被理解为指出所述特征、集成、步骤或组分的存在，但这并不排除一种或多种其它特征、集成、步骤或组分或其组合的存在或添加。因此，表述“包括部件A和B的装置”的范围不应被限制为所述装置仅由组件A和B构成。其表示对于本发明，所述装置的相关组件仅为A和B。
说明书中提及的“一个实施方式”或“一种实施方式”是指连同实施方式描述的具体特征、结构或特性包括在本发明的至少一个实施方式中。因此，在说明书中各处出现的短语“在一个实施方式中”或“在一种实施方式中”不一定全部指同一个实施方式，但可能全部都指同一个实施方式。此外，具体特征、结构或特性可以任何合适方式在一个或多个实施方式中组合，这对于本领域普通技术人员而言是显而易见的。
类似地，应理解，在本发明的示例性实施方式的描述中，本发明的不同特征有时在单一实施方式、附图或其说明中集合在一起，这是为了简化公开内容并帮助理解本发明的一个或多个不同方面。然而，本公开内容中的方法不应被理解为反映一项发明，请求保护的本发明需要比各权利要求中明确引用的具有更多的特征。并且，如同所附权利要求所反映的那样，发明方面包括的特征可能会少于前述公开的一个单一实施方式的全部特征。因此，具体说明之后的权利要求将被明确地纳入该具体说明，并且各权利要求本身基于本发明独立的实施方式。
此外，当本文所述的一些实施方式包括一些但不包括其它实施方式中所包括的其它特征时，不同实施方式的特征的组合应意在包括在本发明范围内，并且形成不同的实施方式，这应被本领域技术人员所理解。例如，在之后的权利要求中，所请求保护的任何实施方式可以任何组合形式使用。
此外，本文中描述了某些实施方式作为通过计算机系统的处理器或通过实施功能的其它方式实施的方法、或方法元素的组合。因此，具有用于实施该方法或方法元素所需指令的处理器形成了用于进行该方法或方法元素的装置。此外，本文中描述的设备实施方式的元件是用于执行功能的装置的示例，所述功能通过用于实施本发明目的元件进行。
本文的描述中阐述了众多的具体细节。然而应理解，本发明的实施方式可不用这些具体细节进行实施。在其它情况中，为了不混淆对该说明书的理解，没有详细显示出众所周知的方法、步骤和技术。
提供以下术语，仅仅是为了有助于理解本发明。
除非另外提供，本文所用术语“细长结构”是指具有垂直于基材上表面的高度和平行于基材上表面的长度和宽度的结构，其中长度比宽度长，优选比宽度长至少两倍。
除非另外提供，本文所用术语“III族氮化物”包括二元和三元III族氮化物，例如，AlN、GaN、InN、AlGaN、AlInN、和GaInN。
现在通过对本发明若干实施方式的详细描述来描述本发明。很明显，可根据本领域技术人员的知识来构建本发明的其它实施方式，而不背离本发明的技术教示，本发明仅受所附权利要求书的限制。
参考晶体管。这些晶体管是具有第一主电极(例如漏极)、第二主电极(例如源极)以及在第一主电极和第二主电极之间用于控制电荷流动的控制电极(例如栅极)的装置。
在第一方面中，本发明涉及一种形成半导体结构的方法。该方法概括于图17。
通过本发明方法可获得的半导体结构的共同之处是它们包含细长结构。应用根据第一方面的方法的典型示例是形成鳍片，用于形成晶体管或发光装置或检测器或传感器或MEMS结构。由通过第一方面可获得的细长结构可以形成的晶体管的示例是鳍型场效应晶体管(FinFET)以及隧道场效应晶体管(TFET)和微型LED阵列和微型光检测器阵列。
根据第一方面的方法包括提供单晶基材的步骤。根据第一方面的方法可以应用于任何单晶基材。对该方法起作用重要的是基材具有晶格，并且基材上方的掩模层中所形成的开口可以相对于该晶格取向。合适的晶格的示例是立方体布拉维(Bravais)点阵。合适的立方体布拉维(Bravais)点阵的示例是面心立方体布拉维(Bravais)点阵。合适的单晶基材的示例是Si和Ge。
单晶基材具有覆盖有掩模层的上表面。
上表面通常与单晶基材的晶格的晶平面平行。例如，在单晶基材具有立方体布拉维(Bravais)点阵的情况下，上表面可以平行于属于种类{111}、{110}或{001}的晶平面。例如，上表面可以平行于密勒指数(111)、(110)或(001)的晶平面。例如，在Si基材的情况下，上表面可以平行于密勒指数(111)、(110)或(001)的晶平面。
在一些实施方式中，单晶基材还可以在其上表面上包括含有第二III族氮化物的成核层。优选地，形成成核层的材料和形成第一层的材料的固有晶格常数(intrinsiclattice constant)是匹配的。成核层的材料优选具有与形成第一层的材料相同的性质。例如，成核层可以是GaN层或AlN层。“成核”层也可以成为“第二”层。在单晶基材的上表面上存在该成核层是有利的，因为它有利于选择性外延生长工艺，从而减少ELOG之后所形成细长结构中的缺陷数量。
掩模层的材料不同于单晶基材的材料。优选地，掩模层由介电材料形成。优选地，掩模层由无定形介电材料形成。例如，掩模层可以由氧化物材料(例如，SiO2)、氮化物材料(例如，Si3N4)或者两者的组合(例如，SiO2上的Si3N4)形成。
例如，掩模层的厚度可以是100nm至500nm，例如，200nm至400nm，或者250nm至350nm。
掩模层具有暴露单晶基材上表面的至少一个开口。掩模层可以具有单一开口，但是通常具有多个开口。例如，这些开口可以通过光刻或干法蚀刻形成。典型地，单晶基材和掩模层的所获组合可以随后在开始外延生长之前进行清洁和/或表面处理典型的表面处理是在H2环境中在至少1000℃的温度下的加热步骤。
开口具有顶表面，所述顶表面由形成与上表面平行的多边形的三个或更多个直边限定。例如，多边形可以是三角形(优选等边三角形)、矩形(例如，方形)、或六边形。
多边形相对于所述单晶基材的晶格取向以允许第一层沿垂直于至少一个边的方向外延横向过生长，从而形成细长结构。
并非多边形的所有取向都允许通过第一层沿垂直于至少一个边的方向外延横向过生长来形成细长结构。通过反复试验可以容易地确定合适的取向。在立方晶格的情况下，多边形的合适取向可以使得形成多边形的三个或更多个直边中的至少一个与晶格的晶平面呈至多10°的角度，该晶格的晶平面垂直于上表面，并且属于具有密勒指数{1-10}的晶平面的种类。在图1中显示出单晶Si基材的情况，所述单晶Si基材具有平行于晶平面的顶表面，所述晶平面属于{111}种类(此处是晶平面(111])。在图1的左侧中，多边形以其两个边平行于晶格的晶平面进行取向，所述晶格的晶平面垂直于上表面，并且属于具有密勒指数{1-10}的晶平面种类(此处是晶平面(1-10))。因此，ELOG以垂直于这些边的方向进行。在图1的右侧中，多边形所有边都没有与晶格的晶平面成至多10°的角度，所述晶格的晶平面垂直于上表面，并且属于具有密勒指数{1-10}的晶平面种类。因此，任何边都不能进行ELOG。
在本发明的一些实施方式中，形成多边形的三个或更多个直边(10)中的至少一个平行于晶格的晶平面，所述晶平面垂直于上表面，并且属于以密勒指数{1-10}为特征的晶平面种类。在具有立方体晶格的基材的情况下，这是最有效的取向。
在一些实施方式中，至少一个开口包括两个或更多个共线(collinear)开口，其中，各开口的至少一个边以垂直于第一层可生长的方向取向，并且平行于并面向相邻开口的边，其以垂直于第一层可生长的方向取向。这允许形成桥接两个或更多个共线开口的细长结构。
在一些实施方式中，所述面向的边可以具有相同的长度。这允许形成桥接两个或更多个共线开口并具有单一宽度的细长结构。
在一些实施方式中，至少一个开口可以包括以规则图案形式设置的多个开口，所述多个开口包括所述两个或更多个共线开口。
图2显示了上述多个实施方式的组合。图2(a)显示了单晶基材(1)，其可以是硅基材，具有与属于种类{111}的密勒指数的晶平面平行的上表面(2)，覆盖有包括暴露上表面(2)的至少一个开口(8)的掩模层(3)，所述掩模层(3)可以是SiO2层(3)。图2(b)是图2(a)水平旋转90度。图2(c)是结构一部分的俯视图。至少一个开口(8)具有顶表面(9)，所述顶表面(9)由形成与上表面(2)平行的方形的四个直边(10)限定。这些边(10)中的两个平行于晶格的晶平面，所述晶格的晶平面垂直于上表面，并且属于以密勒指数{1-10}为特征的晶平面种类。在这种情况下，这两个边(10)都平行于晶平面(1-10)和(-110)。
图8显示了一个替代性实施方式，其中，具有与属于种类{111}的密勒指数的晶平面平行的上表面的单晶基材(其可以是硅基材)覆盖有掩模层，所述掩模层包括由三个直边限定的三角形开口。这些边中的每一个都平行于晶格的晶平面，所述晶格的晶平面垂直于上表面，并且属于晶平面种类，所述晶平面种类的密勒指数属于种类{1-10}。在这些边中存在六个取向：[01-1]、[-110]、[0-11]、[10-1]、[-101]和[1-10]。开口以包括多个共线开口的规则图案形式设置。各开口具有由三个边限定的顶表面，并且每个边以垂直于第一层可生长的方向取向，并且平行于并且面向(除了面向图案外侧并且属于形成图案外边界开口的边之外)相邻开口的边，其以垂直于第一层可生长的方向取向。
图11显示了一个替代性实施方式，其中，具有与属于种类{001}的密勒指数的晶平面平行的上表面的单晶基材(其可以是硅基材)覆盖有掩模层，所述掩模层包括由四个直边限定的方形开口。这些边中的每一个都平行于晶格的晶平面，所述晶格的晶平面垂直于上表面，并且属于晶平面种类，所述晶平面种类的密勒指数属于种类{1-10}。开口以包括多个共线开口的规则图案形式设置。各开口具有由四个边限定的顶表面，并且每个边以垂直于第一层预期生长的方向取向，并且平行于并且面向(除了面向图案外侧并且属于形成图案外边界开口的边之外)相邻开口的边，其以垂直于第一层预期生长的方向取向。
图14显示了一个替代性实施方式，其中，具有与属于种类{110}的密勒指数的晶平面平行的上表面的单晶基材(其可以是硅基材)覆盖有掩模层，所述掩模层包括由四个直边限定的方形开口。这些边中的每一个都平行于晶格的晶平面，所述晶格的晶平面垂直于上表面，并且属于晶平面种类，所述晶平面种类的密勒指数属于种类{1-10}。开口以包括多个共线开口的规则图案形式设置。各开口具有由四个边限定的顶表面，并且每个边以垂直于第一层预期生长的方向取向，并且平行于并且面向(除了面向图案外侧并且属于形成图案外边界开口的边之外)相邻开口的边，其以垂直于第一层预期生长的方向取向。
第一方面的方法包括如下步骤：通过在其中外延生长包含第一III族氮化物的第一层来填充开口。例如，该步骤可以通过金属有机化学气相沉积(MOCVD)进行。典型地，在开始外延生长之前，有利的是通过在H2环境中将结构加热至至少1000℃，在开口中制备暴露的基板表面。H2流量通常可以依赖于反应器尺寸和设计。例如，其可以是1slm至280slm。反应器中的压力通常还取决于反应器尺寸和设计，并且例如，可以是25托至500托。例如，该处理的持续时间是至少5分钟，优选至少10分钟。可以在在建结构进行旋转(例如500至2000rpm)的同时进行该处理。
如果在单晶基材上不存在成核层，则有利的是填充开口的步骤由在开口底部中生长第一III族氮化物的成核层开始。例如，该生长可以在低于900℃、优选低于800℃、更优选低于600℃的温度下进行。反应器的压力优选300托至700托。该生长优选在含有H2(例如，90至150slm)、N2(例如，30至90slm)和NH3(例如，25至75slm)的气氛和III族元素前体(例如，2至10sccm)中进行，以有利于形成III族元素的氮化物。还有利于形成成核层的是在成核层形成期间旋转基材。例如，该旋转可以在500至2000rpm的速度下进行。该成核层通常仅形成于孔底部处的单晶基材上，而不形成于掩模层上。一旦成核层覆盖了开口底部，填充开口的步骤可以在高温下继续。例如，可以使用900℃或高于900℃的温度。使用较低的压力也是有利的，例如150至250托的压力。例如，III族前体、NH3、N2和H2的流量可以与用于形成成核层的那些相同。
在一些实施方式中，第一III族氮化物可以是GaN。
图3显示出了通过在开口中外延生长包含第一III族氮化物(其可以是GaN)的第一层(4)来填充开口(8)后的图2的结构。
图9显示出了通过在开口中外延生长包含第一III族氮化物(其可以是GaN)的第一层来填充开口后的图8的结构。
图12显示出了通过在开口中外延生长包含第一III族氮化物(其可以是GaN)的第一层来填充开口后的图11的结构。
图15显示出了通过在开口中外延生长包含第一III族氮化物(其可以是GaN)的第一层来填充开口后的图14的结构。
第一方面的方法还包括：通过ELOG，第一层进一步生长到开口上方和掩模层上。为了有利于ELOG，可以降低反应器压力。例如，其可以设定在50托至100托。而且，温度可以升高至高于用于填充开口的温度。例如，可以使用高于1010℃的温度。而且，优选该步骤不使用H2。优选，该步骤N2流量增加。例如，其可以是120slm至240slm。该步骤的III族前体的流量可以增加。例如，其可以增加至少二十倍。例如，其可以达到40slm至200slm的流量。该步骤的NH3的流量可以降低。例如，其可以减少5至15倍。例如，其可以设定为2slm至8slm。
在一些实施方式中，在ELOG过程期间，NH3流量可以周期性中断。这有利于ELOG。
任选地，一旦实现细长结构的所需长度，表面形态可以通过如下改进：通过引入H2(例如，60slm到180slm)、减少N2的流量(例如，该减少可以是2到4倍；例如，流量可以设置为40到80slm)、增加NH3的流量(例如，这种增加可以是5到15倍；例如，流量可以设定为25至75slm)以及保持III族前体的流量不变或保持III族前体的流量在ELOG期间的相同范围内，在细长结构上生长250nm至750nm的未掺杂III族氮化物。
图4显示了在通过外延横向过生长，第一层(4)已经进一步生长到开口(8)上方和掩模层上，由此形成细长结构(5)之后的图3的结构。
图10显示了在通过外延横向过生长，第一层已经进一步生长到开口上方和掩模层上，由此形成细长结构之后的图9的结构。
图13显示了在通过外延横向过生长，第一层已经进一步生长到开口上方和掩模层上，由此形成细长结构之后的图12的结构。
图16显示了在通过外延横向过生长，第一层已经进一步生长到开口上方和掩模层上，由此形成细长结构之后的图15的结构。
在一些实施方式中，第一方面可涉及鳍型场效应晶体管(FinFET)的制造，其包括：
-根据针对第一方面描述的任意实施方式的方法形成细长结构，
-在所述细长结构上保形地提供包含第三III族氮化物的第三层(例如，AlN、AlGaN、InAlN、InN或InGaN层)。第三III族氮化物可以是二元或三元的III族氮化物。
在一些实施方式中，第三III族氮化物可以具有比第一III族氮化物更高的带隙。为此目的，第三III族氮化物可以包括Al。该第三层可以用作阻隔层。带隙比第一III族氮化物更高的第三层的存在允许在第一层的上部中形成二维电子气，由此允许形成高电子迁移率晶体管(HEMT)FinFET。作为第三层的InAlN对于在射频下工作的HEMT特别有用。
该实施方式产生了FinFET制造中的中间体。
在一些实施方式中，用于制造FinFET的方法还可以包括与第三层(6)原位形成包含介电材料(例如Si3N4)的第四层(7)(在第三层(6)上)。该第四层可以用作封盖层。这是对于图5和图6中实施方式的说明。图6是图5装置旋转90°的截面图。
例如，基材可以是具有(111)顶表面的Si晶片，在该顶表面上存在SiO2掩模层，该掩模层具有方形开口。各方形开口的两个边可以平行于晶格的晶平面进行取向，所述晶格的晶平面垂直于上表面，并且属于以密勒指数{1-10}为特征的晶平面种类。GaN可以通过ELOG沿垂直于各方形的两个边的方向在开口中和开口上方外延生长。可以在GaN层上保形地沉积3nm的AlN阻隔体，并且在AlN阻隔体的原位，可以在AlN阻隔层上沉积Si3N4封盖，从而形成HEMT FinFET制造中的中间体。
在一些实施方式中，用于制造FinFET的方法还可以包括：为在建结构提供源极、漏极和栅极。在一些实施方式中，源极和漏极可以通过在第一层(存在二维电子气的地方)上提供制造欧姆接触的导电材料来形成源极和漏极。
根据本发明一些实施方式获得的HEMT的优势是由于所形成的二维电子气导致的ON状态下的低通道电阻。另一个优点是，与例如GaAs相比，由于III族氮化物(如GaN)的高带隙导致高击穿电压。另一优点是高功率密度。例如，与GaAS典型的约1.5W/mm的功率密度相比，GaN获得了5至12W/mm的功率密度。除了通过使用III族氮化物赋予的高化学稳定性和热稳定性之外，这些优点结合在一起提供了高功率和高电压下的高效率。
在一些实施方式中，第一方面可涉及隧道场效应晶体管(TFET)的制造，其包括：
-根据针对第一方面描述的任意实施方式的方法形成细长结构，
在所述细长结构上保形地提供各自至少包含第三III族氮化物的层堆叠体，其中，堆叠体的底层包含n型III族氮化物，并且堆叠体的顶层包含p型III族氮化物。
例如，层堆叠体可以由夹在p掺杂GaN底层和n掺杂GaN顶层之间的InN或InGaN层组成。这显示于图7中，其中，描述了一种半导体结构，其包括具有(111)顶表面的Si晶片，在该顶表面上存在SiO2掩模层，该掩模层具有方形开口。各方形开口的两个边以平行于晶格的晶平面进行取向，所述晶格的晶平面垂直于上表面，并且属于以密勒指数{1-10}为特征的晶平面种类。GaN通过ELOG沿垂直于各方形的两个边的方向在开口中和开口上方外延生长。p掺杂GaN层(8)保形地沉积在GaN层上，InN层(9)保形地沉积在p掺杂GaN层上，并且，n掺杂GaN层(10)保形地沉积在InN层(9)上，由此形成TFET制造中的中间体。
在一些实施方式中，用于制造TFET的方法还可以包括：为在建结构提供源极、漏极和栅极。
在一些实施方式中，第一方面可涉及发光装置(LED)的制造，其包括：
-根据针对第一方面描述的任意实施方式的方法形成细长结构，
-在所述细长结构上保形地提供各自至少包含第三III族氮化物的层堆叠体，其中，堆叠体的底层包含n型III族氮化物，并且堆叠体的顶层包含p型III族氮化物。
特别是，层堆叠体可以包括两个交替层的堆叠体，两个交替层中的每一个由不同的III组氮化物制成，其中，堆叠体的底层是n掺杂的，并且堆叠体的顶层是p掺杂的。其具体示例是当堆叠体包括交替的InGaN和BaN层的堆叠体时，其中，底层是n掺杂GaN层，并且顶层是p掺杂GaN层。
在一些实施方式中，第一方面可涉及传感器(例如生物传感器)的制造，其包括：
-根据针对第一方面描述的任意实施方式的方法形成细长结构，以及
-选择性去除掩模层。
例如，选择性去除掩模层可以通过湿法蚀刻进行。这允许形成悬浮的细长结构。
通过本发明第一方面获得的细长结构可以用于固态照明(LED，激光器)、功率放大器(例如，用于CATV)、功率转换(例如，用于EV/HEV汽车、用于数据中心)、卫星通信、5G应用、生物传感器、逻辑应用(TFET)等。
在第二个方面中，本发明涉及一种半导体结构。该半导体结构可通过第一方面的实施方式获得。第二方面的特征可以如第一方面的对应特征所描述。
在一实施方式中，半导体结构可以是晶体管(例如，HEMT或TFET)、检测器(例如，光检测器或微型光检测器阵列)、传感器(例如，光传感器)、微机电系统、或发光装置(例如，微型LED阵列)。
实施例：通过选择性外延生长(SEG)和外延横向过生长(ELOG)的组合来获得GaN鳍的过程。
该过程从制备图案化模板晶片开始。300nm的介电材料(其可以是SiO2、Si3N4、或SiO2和Si3N4的组合)沉积在具有Si{111}顶表面的Si晶片上。如图2(c)所示，通过光刻和干法蚀刻在特定位置和以特定方向打开方孔，以暴露下面的基材表面用于在其上开始生长。在MOCVD系统中开始外延生长之前，进行标准的清洁和表面处理。
在该过程中使用的MOCVD系统是Veeco Maxbright MOCVD系统，能够在一次运行中在三个200mm晶片上进行生长。首先，在基材上，成核层在孔中的基材上生长。将基材装载到载体上的MOCVD反应器中；载体转速升至1000转；反应器压力升至75托；在流量为190slm的H2环境中将温度升至1050℃10分钟，用于原位表面处理；然后在H2流量120slm、N2流量64slm和NH3流量50slm的环境中将温度降至550℃。然后反应器的压力升高至500托。低温(LT)GaN用5sccm的三甲基镓(TMGa)前体流量和50slmNH3流量进行生长。沉积时间由孔的尺寸、开口面积/掩蔽面积的比率来确定。LT-GaN沉积仅在具有Si(111)表面的开孔内选择性沉积，并且不沉积在介电层上。生长温度尽可能低，以使Si表面上的Ga回蚀最小化。550℃是VeecoMaxbright MOCVD系统可以控制的最低温度，因此是所使用的温度。在该过程中使用非常低的TMGa流量以降低孔内的生长速率，作为在孔内选择性生长期间的负载效应的对策(counter solution)。
然后按如下用第一层(GaN)外延地填充开口：在相同的环境气体中温度升高至1010℃，以继续孔内的GaN SEG。反应器的压力升高至200托。TMGa流量为5sccm且NH3流量为50slm。沉积300nm的GaN层并填充开口。沉积时间由开口的尺寸、开口面积/掩模面积的比率来决定。
然后，通过ELOG，第一层(GaN)进一步生长到开口上方和掩模层上，以形成如下的细长结构。在填充开口之后，将反应器压力升高至75托，并且将温度升至1040℃，以提高ELOG，具有更好表面形态和平行于基材顶表面的{1-10}取向的垂直侧壁。环境气体为流量180slm的N2，但不含H2，以进一步提高横向过生长。TMGa流量为125sccm且NH3流量为5slm。进一步改进ELOG的可选方法是使用通过控制生长期间NH3流量的中断所调节的NH3流量。GaNELOG的生长时间由人们希望获得的细长结构的长度决定。
一旦达到鳍结构的设计长度，则随后将环境气体升高至H2 120slm，N2 64slm和NH350slm，然后用125sccm的TMGa流量在鳍结构上生长500nm未掺杂的GaN以改进表面形态。随后，所获得的结构用于形成半导体装置。
应理解，虽然针对本发明的装置已讨论了优选的实施方式、具体的构造和配置以及材料，但可以各种形式和细节做出各种改变或改进而不偏离本发明的范围和精神。可以从框图中添加或删除功能，并且可以在功能块之间交换操作。可以对所述方法增加或减少步骤而不背离本发明的范围。

Claims (19)

1.一种用于形成包括细长结构的半导体结构的方法，所述方法包括：
-提供单晶基材，其上表面覆盖有掩模层，该掩模层包括暴露上表面的至少一个开口，
-通过在开口中外延生长第一层来填充开口，该第一层包含第一III族氮化物，以及
-通过外延横向过生长，第一层进一步生长到开口上方和掩模层上以形成细长结构，
其中，至少一个开口具有顶表面，所述顶表面由形成平行于上表面的多边形的三个或更多个直边限定，并且所述多边形相对于单晶基材的晶格以允许第一层沿垂直于三个或更多个直边中至少一个的方向外延横向过生长的方式取向，从而形成细长结构
并且其中，形成多边形的三个或更多个直边中的至少一个与晶格的晶平面呈至多10°的角度，该晶格的晶平面垂直于上表面，并且属于具有密勒指数{1-10}的晶平面的种类。
2.如权利要求1所述的方法，其中，形成多边形的三个或更多个直边中的至少一个与晶格的晶平面平行，该晶格的晶平面垂直于上表面，并且属于以密勒指数{1-10}为特征的晶平面的种类。
3.如权利要求1所述的方法，其中，至少一个开口包括两个或更多个共线开口，其中，各开口的三个或更多个直边中的至少一个以垂直于第一层能够生长的方向取向，并且平行于并面向相邻开口的边，其以垂直于第一层能够生长的方向取向。
4.如权利要求3所述的方法，其中，所述面向的边具有相同的长度。
5.如权利要求1所述的方法，其中，至少一个开口包括以规则图案形式设置的多个开口，多个开口包括两个或更多个共线开口。
6.如权利要求1所述的方法，其中，所述单晶基材是硅基材。
7.如权利要求1所述的方法，其中，单晶基材的上表面平行于晶格的晶平面，所述晶格的晶平面属于以密勒指数{111}、{110}或{001}为特征的晶平面种类，其中，晶格是立方体布拉维点阵。
8.如权利要求1所述的方法，其中，单晶基材还包括：在上表面上的成核层，该成核层包含第二III族氮化物。
9.如权利要求1所述的方法，其中，第一III族氮化物选自：AlN、GaN、InN、AlGaN、AlInN、和GaInN。
10.如权利要求1所述的方法，其中，第一III族氮化物是GaN。
11.一种制造鳍型场效应晶体管的方法，所述方法包括：
-根据权利要求1所述的方法形成包括细长结构的半导体结构，
-在细长结构上保形地提供包含第三III族氮化物的第三层，以及
-与第三层原位形成在第三层上的包含介电材料的第四层。
12.如权利要求11所述的方法，其中，第三层是层堆叠体，各层至少包含第三III族氮化物。
13.如权利要求11所述的方法，其中，第一III族氮化物选自：AlN、GaN、InN、AlGaN、AlInN、和GaInN。
14.如权利要求11所述的方法，其中，第一III族氮化物是GaN。
15.一种制造隧道型场效应晶体管的方法，所述方法包括：
根据权利要求1所述的方法形成半导体结构；以及
在细长结构上保形地提供各自至少包含第三III族氮化物的层堆叠体，其中，堆叠体的底层包含n型III族氮化物，并且堆叠体的顶层包含p型III族氮化物。
16.如权利要求15所述的方法，所述方法还包括：为细长结构提供源极、漏极和栅极。
17.一种制造发光装置的方法，所述方法包括：
根据权利要求1所述的方法形成半导体结构；以及
在细长结构上保形地提供各自至少包含第三III族氮化物的层堆叠体，其中，堆叠体的底层包含n型III族氮化物，并且堆叠体的顶层包含p型III族氮化物。
18.一种半导体结构，其包括：
-单晶基材，其上表面覆盖有掩模层，该掩模层包括暴露上表面的至少一个开口，
-开口中的包含第一III族氮化物的第一层，其中第一层以细长结构的形式在开口上方进一步延伸，
其中，至少一个开口具有顶表面，所述顶表面由形成平行于所述上表面的多边形的三个或更多个直边限定，并且所述多边形相对于所述单晶基材的晶格以允许所述第一层沿垂直于至少一个边的方向外延横向过生长的方式取向，并且
其中，细长结构以垂直于所述至少一个边的方向横向伸长，
并且其中，形成多边形的三个或更多个直边中的至少一个与晶格的晶平面呈至多10°的角度，该晶格的晶平面垂直于上表面，并且属于具有密勒指数{1-10}的晶平面的种类。
19.包含如权利要求18所述半导体结构的晶体管、LED阵列、或检测器。
CN201811474948.5A 2017-12-05 2018-12-04 形成用于半导体结构的方法以及由该方法制造的半导体结构 Active CN109872943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17205577.4A EP3496131B1 (en) 2017-12-05 2017-12-05 Method for forming a semiconductor structure and a semiconductor structure manufactured thereof
EP17205577.4 2017-12-05

Publications (2)

Publication Number Publication Date
CN109872943A CN109872943A (zh) 2019-06-11
CN109872943B true CN109872943B (zh) 2021-12-07

Family

ID=60627454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811474948.5A Active CN109872943B (zh) 2017-12-05 2018-12-04 形成用于半导体结构的方法以及由该方法制造的半导体结构

Country Status (3)

Country Link
US (1) US10636882B2 (zh)
EP (1) EP3496131B1 (zh)
CN (1) CN109872943B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
CN101036237A (zh) * 2004-09-28 2007-09-12 王望南 织构化发光二极管
CN101685768A (zh) * 2008-09-23 2010-03-31 北京大学 一种制备自支撑单晶氮化镓衬底的方法
CN103378239A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体
CN103681795A (zh) * 2013-12-27 2014-03-26 苏州晶湛半导体有限公司 Iii族氮化物半导体结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
WO2007060931A1 (ja) * 2005-11-22 2007-05-31 Rohm Co., Ltd. 窒化物半導体素子
US8574968B2 (en) * 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
US8274097B2 (en) * 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
CN107667424B (zh) * 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036237A (zh) * 2004-09-28 2007-09-12 王望南 织构化发光二极管
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
CN101685768A (zh) * 2008-09-23 2010-03-31 北京大学 一种制备自支撑单晶氮化镓衬底的方法
CN103378239A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体
CN103681795A (zh) * 2013-12-27 2014-03-26 苏州晶湛半导体有限公司 Iii族氮化物半导体结构及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
INP LAYER GROWN ON (001) SILICON SUBSTRATE BY EPITAXIAL LATERAL OVERGROWTH;NARITSUKA S ET AL;《JAPANESE JOUNAL OF APPLIED PHYSICS ,JAPAN SOCIETY OF APPLIED PHYSICS, JP》;19951101;第34卷(第11A期);全文 *
lateral epitaxy and dislocation density reduction in selectively grown gaN structures;TSVETANKA S ZHELEVA ET AL;《JOURNAL OF CRYSTAL GR, ELSEVIER, AMSTERDAM,NL》;20010101;第222卷(第1期);全文 *

Also Published As

Publication number Publication date
CN109872943A (zh) 2019-06-11
US10636882B2 (en) 2020-04-28
US20190172913A1 (en) 2019-06-06
EP3496131B1 (en) 2023-06-21
EP3496131A1 (en) 2019-06-12

Similar Documents

Publication Publication Date Title
US9847424B2 (en) Semiconductor devices and FinFETS
US9397169B2 (en) Epitaxial structures
US11342442B2 (en) Semiconductor product comprising a heteroepitaxial layer grown on a seed area of a nanostructured pedestal
US10388777B2 (en) Heteroepitaxial structures with high temperature stable substrate interface material
US10971626B2 (en) Interface charge reduction for SiGe surface
US20200027745A1 (en) Control of current collapse in thin patterned gan
US20230327009A1 (en) Semiconductor layer structure
US9443940B1 (en) Defect reduction with rotated double aspect ratio trapping
TW201904018A (zh) 在磊晶膜生長期間晶圓彎曲的減少
KR101587430B1 (ko) 실리콘(001) 기판 상에 반도체 에피층 성장방법
CN109872943B (zh) 形成用于半导体结构的方法以及由该方法制造的半导体结构
KR101556090B1 (ko) 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
KR101193594B1 (ko) 반도체 소자 및 그 제작 방법
US9287122B2 (en) Method for growing epitaxies of a chemical compound semiconductor
KR101531870B1 (ko) 계단형 트렌치를 이용하여 실리콘 기판 상에 대면적 화합물 반도체 소자를 제조하는 방법
KR101547535B1 (ko) Soi(001) 기판 상에 다종의 반도체 에피층 성장방법
KR101256465B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2011108724A (ja) ヘテロ接合電界効果型トランジスタ用基板、ヘテロ接合電界効果型トランジスタの製造方法およびヘテロ接合電界効果型トランジスタ
KR101556089B1 (ko) Soi(001) 기판 상에 반도체 에피층 성장방법
US20110068368A1 (en) Semiconductor device comprising a honeycomb heteroepitaxy
KR20170079438A (ko) 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant