JPH0449251B2 - - Google Patents

Info

Publication number
JPH0449251B2
JPH0449251B2 JP59167244A JP16724484A JPH0449251B2 JP H0449251 B2 JPH0449251 B2 JP H0449251B2 JP 59167244 A JP59167244 A JP 59167244A JP 16724484 A JP16724484 A JP 16724484A JP H0449251 B2 JPH0449251 B2 JP H0449251B2
Authority
JP
Japan
Prior art keywords
silicon
growth
oxide
flow rate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59167244A
Other languages
English (en)
Other versions
JPS6052016A (ja
Inventor
Aaru Buradoburii Donarudo
Tsuao Chiuingu
Ai Kaminsu Seodore
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPS6052016A publication Critical patent/JPS6052016A/ja
Publication of JPH0449251B2 publication Critical patent/JPH0449251B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は化学蒸着法（CVD）によつて形成す
る半導体膜の形成方法に関する。
〔従来技術〕
絶縁体上で成長させた単結晶シリコン薄膜
（SOI）には数多くの潜在的用途がある。例えば、
垂直方向に集積化することにより実装密度が大幅
に高い３次元回路を作り得る可能性がある。
また、高圧スイツチ素子やCMOS回路におけ
るように、MOS素子の絶縁性能を向上させる可
能性もあり、この場合にはＰチヤンネルトランジ
スタをSOI薄膜中に配置してトレンチ酸化物でｎ
チヤンネルトランジスタから完全に隔離して素子
相互間のラツチ・アツプ（latch up）を除去す
る。これらの目標を実現するために、レーザ・ビ
ーム、電子ビーム、ストリツプ・ヒータ再結晶法
などのように様々なSOI技術が開発されて来た。
又、別の方法として、1980年４月の電気化学学会
（Electrochemical Society）の会合でラスマン
（D.D.Rathman）氏が述べているように、シリコ
ン層を化学蒸着している間にシリコン・ウエーハ
の上の酸化物の線条の上にシリコンを横方向に成
長させる方法がある。
同じような基板をこれらのすべての方法に用い
ることができる。この基板は例えば二酸化ケイ素
で被覆された〈100〉シリコン・ウエーハより成
り、二酸化ケイ素は次に一般的な写真印刷技術で
エツチング処理し、シリコン・シード領域が酸化
物の線条に隣接するようにこれら酸化物線条を
〈100〉方向に形成する。レーザ・ビーム法、電子
ビーム法およびストリツプ・ヒータ法では、ポリ
シリコンの均一な膜を酸化物線条の付いた基板の
上に被着させる。次に、被着したポリシリコンの
表面をビームまたは熱線（ストリツプ・ヒータ
法）で走査することによつてこのポリシリコンを
溶解する。シード領域の上の溶解したシリコンが
凝固するにつれてその結晶構造は基板の結晶構造
に続くようになる。理想的には、シリコンが凝固
するにつれてこの同じ結晶構造が酸化物表面上の
シリコン膜の中まで延びることになる。
〔発明の概要〕
本発明は、酸化物の上に被着されたシリコン層
を化学蒸着法（CVD）で形成する間、基板の上
の酸化物の線条の上でシリコンを横方向に成長さ
せる技術を開示するものである。このシリコン層
は、酸化物の線条の上にポリシリコンの核が形成
するのを防止するためにHClガスのような反応性
ガスを加えて、シランの熱分解を用いた、多少修
正したエピタキシヤル法によつて被着される。シ
リコンは酸化物のの上端に達するまでシード領域
内で垂直方向に成長させられ、次に２つの互いに
隣接する横成長前面が合体して滑らかな平坦面を
形成するまで横方向と垂直方向に成長させる。垂
直成長過程、横方向成長過程、合体過程、および
平面形成過程にそれぞれ異なるHCl分圧を利用す
ることによつて平坦度を制御する。
〔実施例〕
以下、本発明の実施例を用いて説明する。
第１図は本発明によつて製造された半導体素子
の側断面図である。
第１図はHCl等の反応性物質を使用することな
く、二酸化ケイ素層１２０と互いに隣接するシー
ド領域１２５，１２５′の上でのエピタキシヤル
層１１０の横方向成長が示されている。領域１３
０に示されているように酸化物の線条が十分に狭
い（５ミクロン以下）と、エピタキシヤル・シリ
コン成長の間に酸化物表面上に核は全く形成され
ない。むしろ、シリコンは隣接のシード領域１２
５と１２５′に向かつて選択的に移動する。これ
らシード領域１２５，１２５′は通常酸化物表面
に核を形成するシリコン原子を求めて競争する。
横方向の拡散は、核形成を引き起こす臨界値以下
に表面過飽和レベルを引き下げると考えられる。
この成長過程を続行するとエピタキシヤル層１１
０はシード領域から酸化物線条のを越えて横方向
に成長し、ついには隣接のエピタキシヤル層に合
体する。これとは対照的に、領域１３５に示され
ているように、幅広い（５ミクロン以上）酸化物
線条の上の中心領域でポリシリコンの核が形成さ
れる。従つてこの横方向成長から、通常のシリコ
ンを含むガスと共に反応性ガスを使用することな
く、酸化物表面上にごく限られた幅の横方向エピ
タキシヤル・シリコンを成長させることができ
る。成長過程の間にHClのような反応性ハロゲン
化水素を加えることによつて前記の幅広い酸化物
線条１３５の上に核が形成されることが阻止さ
れ、従つて幅広の核のない領域が得られる。そし
てさらに広い横方向エピタキシヤル成長が起こ
る。このように、シリコンを含むガスと不活性キ
ヤリヤガス（例えば水素）を組合わせて反応性物
質を制御して使用することによつて、一般的なト
ランジスタの用途に適する幅広い酸化物線条１３
５の上に高品質のSOI膜を形成することができ
る。
SiO2の上でのポリシリコンの核形成の抑制に
加えて、反応性ガスを使用することによつて
〈100〉平面に対してシリコンの〈110〉平面の成
長速度比を変化させる。第２図は横方向成長の間
に反応性物質を大量に使用してSi基板４０の上の
二酸化シリコン層６０の上で成長させられて部分
的に完成させられたエピタキシヤル層２００の断
面図であり、第３図は反応性物質の流量が小さい
場合の結果を示すものである。第２図に示すよう
にHClの分圧を高くするとエピタキシヤル層２０
０の〈100〉面の成長速度に対する〈110〉平面の
成長速度が高くなるので、成長が遅い〈100〉面
はエピタキシヤル層の境界２１５として残る。逆
にHClの分圧を第３図に示すように低くすると、
〈100〉面はより速く成長し、エピタキシヤル層３
００の〈110〉面が境界面３１０として残る。
第４図は従来の方法によつて製造された半導体
素子の側断面図である。
反応性ガス流量を大きな一定値、例えば0.5リ
ツトル／分、とし、シリコンを含むガスを100ミ
リリツトル分とし、不活性キヤリヤガスを100リ
ツトル／分として横方向成長させると、２つの横
成長面が垂直面〈100〉の上端で出会つて合体し、
第４図に示すように空所３９０を残す。横方向成
長の間に反応性ガスの流量を低下させて垂直面
〈100〉の高さを下げることによつて空所３９０は
小さくすることができる。さらに、酸化物６０上
でのポリシリコンの核形成を阻止するために最小
限のHClの流量を維持しなければならない。しか
し、すでに説明したように、成長面相互間の距離
が５ミクロン以下であると、横方向の拡散が核形
成より有利となり、反応性物質は必要としない。
従つて、横方向成長の最後の合体過程の間、反応
性物質の流量をゼロとすることができる。これら
を考慮し、シリコンを含むガスの流量を成長の間
ほぼ一定に保ちながらHClガスの流量を逐次変え
ることによつて横方向成長についての条件を最適
化することができる。さらに、この横方向成長に
ついて条件を最適化すために成長の間にシリコン
を含むガスの流量も変えることができる。
例えば、第５図に示すように、１ミクロンの厚
さの二酸化シリコン部分６０でおおわれ、10ミク
ロンの幅のシード領域５５が隣接したシリコン基
板５０より成る構造を横方向成長についての４つ
の層の被着によつて成長させる。典型的に0.1リ
ツトル／分の流量との組合せで例えば0.1ないし
0.3リツトル／分の範囲の流量である中程度の反
応性物質HClを用いてエピタキシヤル層４００を
垂直方向に成長させ、このとき二酸化シリコン６
０上にポリシリコンの核が形成されるのを阻止す
るためにシランを使用する。次に、〈110〉面の成
長速度に対する横方向に成長する〈100〉面の成
長速度を最大にすると共に、二酸化シリコン６０
の上にポリシリコンの核が形成されるのを阻止す
るのに十分な反応性物質の流量を維持しながら、
空所４１５の大きさを最小限にとどめるように反
応性物質の流量を例えば0.05ないし0.2リツト
ル／分の範囲に下げることによつてエピタキシヤ
ル層４１０の横方向の成長を開始する。エピタキ
シヤル層４２０の被着の間、HClを使用しないで
横方向成長面の合体の間に空所が形成されないよ
うにする。最後のエピタキシヤル層４３０の成長
には〈110〉の成長速度を最大にし、垂直な
〈100〉方向の成長を最小にすると共に残つた溝４
３５を満たして平坦面４４０を形成するために
HClの流量を大きく、例えば0.5リツトル／分な
いし0.7リツトル／分の範囲にする必要がある。
HClガスの流量を逐次制御することによつて境
界の空所４１５と溝４３５が除去され、シード領
域５５と酸化物線条６０の双方の上に滑らかで平
坦な表面４４０が形成される。
〔発明の効果〕
本発明によれば、以下の効果が得られる。
(i) 横方向エピタキシヤル膜は単結晶であつて大
きな粒子の多結晶シリコンではない。
(ii) ウエーハ全体を被着温度に加熱するので、ウ
エーハを中心にした温度こう配は存在せず、膜
に生ずる応力は小さい。
(iii) この形成過程は他のSOI技術ほど複雑ではな
く、標準的なエピタキシヤル処理装置が使用さ
れる。
【図面の簡単な説明】
第１図は本発明の形成方法によつて造られた半
導体素子の側断面図。第２図、第３図は本発明の
形成方法によつて造られた半導体素子の部分側断
面図。第４図は従来の形成法によつて造られる半
導体素子の側断面図。第５図は本発明の形成方法
によつて製造される半導体素子の側断面図。 １１０，２００……エピタキシヤル層、１２０
……二酸化ケイ素層、１２５，１２５′……シー
ド領域、１３０，１３５……領域、４０……シリ
コン基板。

Claims (1)

  1. 【特許請求の範囲】 １ (イ) シリコン基板の表面の一部分に絶縁層を
    形成するステツプと、 (ロ) シリコン含有ガスに対するハロゲン化水素ガ
    スの流量比が第一の値を有する環境下で、前記
    シリコン基板の表面に第一のシリコン層をエピ
    タキシヤル形成して、該第一のシリコン層の表
    面と前記絶縁層の表面とが実質的に平面を形成
    するようにするステツプと、 (ハ) シリコン含有ガスに対するハロゲン化水素ガ
    スの流量比が前記第一の値より小さい第二の値
    を有する環境下で、第二のシリコン層を前記第
    一のシリコン層上にエピタキシヤル形成して、
    該第二のシリコン層の横成長により前記絶縁層
    を被覆するステツプとから成り、 前記第一の値と前記第二の値とを３以下とした
    半導体膜の形成方法。
JP59167244A 1983-08-12 1984-08-09 半導体素子の製造方法 Granted JPS6052016A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US522804 1983-08-12
US06/522,804 US4522662A (en) 1983-08-12 1983-08-12 CVD lateral epitaxial growth of silicon over insulators

Publications (2)

Publication Number Publication Date
JPS6052016A JPS6052016A (ja) 1985-03-23
JPH0449251B2 true JPH0449251B2 (ja) 1992-08-11

Family

ID=24082422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59167244A Granted JPS6052016A (ja) 1983-08-12 1984-08-09 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US4522662A (ja)
JP (1) JPS6052016A (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4557794A (en) * 1984-05-07 1985-12-10 Rca Corporation Method for forming a void-free monocrystalline epitaxial layer on a mask
US4698316A (en) * 1985-01-23 1987-10-06 Rca Corporation Method of depositing uniformly thick selective epitaxial silicon
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JP2566914B2 (ja) * 1985-12-28 1996-12-25 キヤノン株式会社 薄膜半導体素子及びその形成法
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JP2670442B2 (ja) * 1986-03-31 1997-10-29 キヤノン株式会社 結晶の形成方法
EP0241317B1 (en) * 1986-04-11 1993-03-10 Canon Kabushiki Kaisha Process for forming deposited film
US5135607A (en) * 1986-04-11 1992-08-04 Canon Kabushiki Kaisha Process for forming deposited film
DE3786364T2 (de) * 1986-04-14 1993-11-18 Canon Kk Verfahren zur Herstellung einer niedergeschlagenen Schicht.
JPH0639702B2 (ja) * 1986-04-14 1994-05-25 キヤノン株式会社 堆積膜形成法
US4918028A (en) * 1986-04-14 1990-04-17 Canon Kabushiki Kaisha Process for photo-assisted epitaxial growth using remote plasma with in-situ etching
JPH0639703B2 (ja) * 1986-04-15 1994-05-25 キヤノン株式会社 堆積膜形成法
US4685199A (en) * 1986-04-29 1987-08-11 Rca Corporation Method for forming dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
AU588700B2 (en) * 1986-06-30 1989-09-21 Canon Kabushiki Kaisha Semiconductor device and method for producing the same
JPH0639357B2 (ja) * 1986-09-08 1994-05-25 新技術開発事業団 元素半導体単結晶薄膜の成長方法
KR900007686B1 (ko) * 1986-10-08 1990-10-18 후지쓰 가부시끼가이샤 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
US4749441A (en) * 1986-12-11 1988-06-07 General Motors Corporation Semiconductor mushroom structure fabrication
JP2651146B2 (ja) * 1987-03-02 1997-09-10 キヤノン株式会社 結晶の製造方法
AU623863B2 (en) * 1987-08-24 1992-05-28 Canon Kabushiki Kaisha Method of forming crystals
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
US5059544A (en) * 1988-07-14 1991-10-22 International Business Machines Corp. Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
FR2640428B1 (fr) * 1988-12-09 1992-10-30 Thomson Csf Procede de durcissement vis-a-vis des rayonnements ionisants de composants electroniques actifs, et composants durcis de grandes dimensions
US5146304A (en) * 1988-12-22 1992-09-08 Honeywell Inc. Self-aligned semiconductor device
US5061644A (en) * 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
US4897366A (en) * 1989-01-18 1990-01-30 Harris Corporation Method of making silicon-on-insulator islands
US5168089A (en) * 1989-11-27 1992-12-01 At&T Bell Laboratories Substantially facet-free selective epitaxial growth process
EP0430514B1 (en) * 1989-11-27 1996-01-31 AT&T Corp. Substantially facet free selective epitaxial growth process
DE4119531A1 (de) * 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JPH10242557A (ja) * 1997-02-21 1998-09-11 Sony Corp 半導体発光装置の製造方法
US6046465A (en) * 1998-04-17 2000-04-04 Hewlett-Packard Company Buried reflectors for light emitters in epitaxial material and method for producing same
KR100510996B1 (ko) * 1999-12-30 2005-08-31 주식회사 하이닉스반도체 선택적 에피텍셜 성장 공정의 최적화 방법
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US20020163688A1 (en) * 2001-03-26 2002-11-07 Zuhua Zhu Optical communications system and vertical cavity surface emitting laser therefor
US6878958B2 (en) * 2001-03-26 2005-04-12 Gazillion Bits, Inc. Vertical cavity surface emitting laser with buried dielectric distributed Bragg reflector
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6946371B2 (en) 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
KR100728173B1 (ko) 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US20040175893A1 (en) * 2003-03-07 2004-09-09 Applied Materials, Inc. Apparatuses and methods for forming a substantially facet-free epitaxial film
WO2004081986A2 (en) * 2003-03-12 2004-09-23 Asm America Inc. Method to planarize and reduce defect density of silicon germanium
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
US6831350B1 (en) 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
DE102005041879A1 (de) * 2005-09-02 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit einer Isolationsschicht zwischen Body-Zone und Driftzone und IGBT
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
JP5081394B2 (ja) * 2006-05-19 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5066936B2 (ja) * 2007-02-22 2012-11-07 信越半導体株式会社 Ｓｏｉウエーハの製造方法
EP2384816B1 (en) * 2010-05-04 2018-04-04 IMEC vzw Method of manufacturing a nanochannel device
KR101554932B1 (ko) 2011-05-17 2015-09-22 맥마스터 유니버시티 측면 확산 액상 에피택시에 의한 반도체 형성
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US11183514B2 (en) 2019-09-05 2021-11-23 Globalfoundries U.S. Inc. Vertically stacked field effect transistors
US11515158B2 (en) 2020-03-11 2022-11-29 Globalfoundries U.S. Inc. Semiconductor structure with semiconductor-on-insulator region and method
US11195715B2 (en) 2020-03-17 2021-12-07 Globalfoundries U.S. Inc. Epitaxial growth constrained by a template
US11862511B2 (en) 2021-11-16 2024-01-02 Globalfoundries U.S. Inc. Field-effect transistors with a crystalline body embedded in a trench isolation region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3511702A (en) * 1965-08-20 1970-05-12 Motorola Inc Epitaxial growth process from an atmosphere composed of a hydrogen halide,semiconductor halide and hydrogen
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
US3661636A (en) * 1970-04-22 1972-05-09 Ibm Process for forming uniform and smooth surfaces
US3746908A (en) * 1970-08-03 1973-07-17 Gen Electric Solid state light sensitive storage array
US3943622A (en) * 1972-12-26 1976-03-16 Westinghouse Electric Corporation Application of facet-growth to self-aligned Shottky barrier gate field effect transistors
US4210470A (en) * 1979-03-05 1980-07-01 International Business Machines Corporation Epitaxial tunnels from intersecting growth planes
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.ELECTROCHEM.SOC=1982 *

Also Published As

Publication number Publication date
JPS6052016A (ja) 1985-03-23
US4522662A (en) 1985-06-11

Similar Documents

Publication Publication Date Title
JPH0449251B2 (ja)
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
JP2516604B2 (ja) 相補性ｍｏｓ集積回路装置の製造方法
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
US5236546A (en) Process for producing crystal article
US5580381A (en) Method of forming crystal
Bradbury et al. Control of lateral epitaxial chemical vapor deposition of silicon over insulators
JPH02191320A (ja) 結晶物品及びその形成方法
JPH0563439B2 (ja)
JP2690412B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JP2900588B2 (ja) 結晶物品の形成方法
JPS5856322A (ja) 半導体基板の製造方法
JPS60193324A (ja) 半導体基板の製造方法
JP2527016B2 (ja) 半導体膜の製造方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPH04373121A (ja) 結晶基材の製造方法
JP2527015B2 (ja) 半導体膜の製造方法
JPS63239932A (ja) 結晶の形成方法
US5463975A (en) Process for producing crystal
JPS5945996A (ja) 半導体の気相成長方法
JPH0113210B2 (ja)
JPS6060716A (ja) 半導体基板の製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JPH0529214A (ja) 半導体基板の製造方法