JPS6052016A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS6052016A
JPS6052016A JP59167244A JP16724484A JPS6052016A JP S6052016 A JPS6052016 A JP S6052016A JP 59167244 A JP59167244 A JP 59167244A JP 16724484 A JP16724484 A JP 16724484A JP S6052016 A JPS6052016 A JP S6052016A
Authority
JP
Japan
Prior art keywords
oxide
silicon
growth
stripe
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59167244A
Other languages
English (en)
Other versions
JPH0449251B2 (ja
Inventor
Aaru Buradoburii Donarudo
ドナルド・アール・ブラドブリイ
Tsuao Chiuingu
チウイング・ツアオ
Ai Kaminsu Seodore
セオドレ・アイ・カミンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Publication of JPS6052016A publication Critical patent/JPS6052016A/ja
Publication of JPH0449251B2 publication Critical patent/JPH0449251B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は化学蒸着法（ＣＶＴ））によって形成する半導
体素子の製造方法に関する。
〔従来技術〕
絶縁体−ヒで成長させた単結晶シリコン薄膜（ＳＯＩ）
には数多くの潜在的用途がある。例えば、垂直方向に集
漬化することにより実装密度が大幅に高い３次元回路を
作り得る可能性がある。
また、高圧スイッチ水子やＣＭＯ８回路におけるように
、ＭＯ８素子の絶縁性能を向上させる可能性もあり、こ
の場合にはＰチャンネルトランジスタをＳＯＩ薄膜中に
配置してトレンチ酸化物でｎチャンネルトランジスタか
ら完全に隔離して素子相互間のラッチ・アップ（ｌａｔ
ｃｈ　ｕｐ）を除去する。
コレラの目標を実現するために、レーザ・ビーム、電子
ビーム、ストリップ・ヒーク丙結晶法などのように様々
なＳＯＩ技術が開発されて来た。又、別の方法として、
１９８０年４月の電１気化学学会（Ｅｌｅｃｔｒｏｃｈ
ｅｍｉｃａｌ　５ｏｃｉｅｔｙ）の会合でラスマン（Ｄ
。
ｐ、Ｒ３ｔｈｍａｎ）氏が述べているように、シリコン
層を化学蒸着している間にシリコン・ウェーハの一ヒの
酸化物の線条の上にシリコンを横方向に成長させる方法
がある。
同じような基板をこれらのすべての方法に用いることが
できる。この基板は例えば二酸化ケイ素で被覆された（
１００）シリコン・ウェーハより成り、二酸化ケイ素は
次に一般的な写真印刷技術でエツチング処理し、シリコ
ン・シード領域が酸化物の線条に隣接するようにこれら
酸化物線条を〈１００〉方向に形成する。レーザ・ビー
ム法、電子ビーム法およびストリップ・ヒータ法では、
ポリシリコンの均一な膜を酸化物線条の付いた基板の上
に被着させる。次に、被着したポリシリコンの表面をビ
ームまたは熱線（ストリップ・ヒータ法）で走査するこ
とによつ′にのポリシリコンを溶解する。シード領域の
上の溶解したシリコンが凝固するにつれてその結晶構造
は基板の結晶構造に続くようになる。理想的には、シリ
コンが凝固するにつれてこの同じ結晶構造が酸化物表面
上のシリコン膜の中まで延びることになる。
〔発明の概要〕
本発明は、上にあるシリコン層を化学蒸着法（ＣＶＤ）
で形成する間、基板の上の酸化物の線条の上でシリコン
を横方向に成長させる技術を開示するものである。この
シリコン層は、酸化物の線条の上にポリシリコンの核が
形成するのを防止するためにＨＣｌ　ガスのような反応
性ガスを加えて、７ランの熱分解を用いた、多少修正し
たエピタキシャル法によって被着する。シリコンは酸化
物のの上端に達するまでシード領域内で垂直方向に成長
させられ、次に２つの互いに隣接する構成長前面が合体
して滑らかな平坦面を形成するまで横方向と垂直方向に
成長させる。垂直成長過程、横方向成長６程、合体過程
、および平面形成過程にそれぞれ異なるｌ−ＩＣ／　分
圧な利用することによって平坦度を制御する。
〔実施例〕
以下、本発明の実施例を用いて説明する。
第１図は本発明によって製造された半導体素子の側断面
図である。
第１図は１−ＩＣ／’等の反応性物質を使用することな
く、二酸化ケイ素層１２０と互いに隣接するシード領域
１２５，１２５’の上でのエピタキシャル層１１０の横
方向成長が示されている。領域１３０に示されているよ
うに酸化物の線条が十分に狭い（５ミクロン以下）と、
エピタキシャル・シリコン成長の間に酸化物表面上に核
は全（形成されない。むしろ、シリコンは隣接のシード
領域１２５と１２５′に向かって選択的に移動する。こ
れらシード領域１２５゜■２５′は、通常酸化物表面に
核を形成するシリコン原子をめて競争する。横方向の拡
散は、核形成を引き起こす臨界値以下に表面１Ｍ飽和レ
ベルを引き下げると考えられる。この成長過程を続行す
るとエピタキシャル層１１０はシード領域から酸化物線
条の端の上まで横方向に成長し、ついには隣接のエピタ
キシャル層に合体する。これとは対照的に、領域１３５
に示されているように、幅広い（５ミクロン以上）酸化
物線条の上で中心領域でポリシリコンの核が形成される
。従ってこの横方向の連晶成長から、通常のシリコンを
含むガスと共に反応性ガスを使用することなく、酸化物
表面上にと（限られた幅の横方向エピタキシャル・シリ
コンを成長させることができる。成長過程の間にＨＣＩ
！のような反応性ハロゲン化水素を加えることによって
前記の幅広い酸化物線条１３５の一ヒに核が形成される
ことが阻止され、従って幅広の核のない領゛　域が得ら
れる。そしてさらに広い横方向エピタキシャル連晶成長
が起こる。このように、シリコンを含むガスと不活性キ
ャリヤガス（例えば水素）に組合わせて反応１生物質を
制御して使用することによって、一般的なトランジスタ
の用途に適する幅広い酸化物線条１３５の一ヒに高品質
のＳＯＩ膜を形成することができる。
５ｉｎ２の上でのポリシリコンの核形成の抑制に加えて
、反応性ガスを使用量ることによって（１００）平面に
対してシリコンのく１１０〉平面の成長速度比を変化さ
せる。第２図は横方向の連晶成長の間に反応性物質を大
破に使用してＳｉ基板４０のヒの二酸化シリコン層６０
の上で連晶成長させられて部分的に完成させられたエピ
タキシャル層２００の断面図であり、第３図は反応性物
質の流量が小さい場合の結果を示すものである。第２図
に示すようにＨＣ／　の分圧を高くするとエピタキシャ
ル層２００の＜１００＞面の成長速度に対する（１００
）平面の成長速度が高（なるので、成長が遅い（１００
）面はエピタキシャル層の境界２１５として残る。逆に
ＤＣ／　の分圧を第３図に示すように低くすると、〈１
００〉　面はより速く成長し、エピタキシャル層３００
の＜１１０＞面が境界面３１０として残る。
第４図は従来の方法によって製造された半導体素子の側
断面図である。
反応性ガス流針を大きな一定値、例えば０．５１Ｊット
ル／分、とし、シリコンを含むガスを１００ミリリツト
ルとし、不活性キャリヤガスｉ’ｋ　１００リツトル／
分として横方向に連結成長させると、２つの構成長面が
垂直面＜１００＞の上端で出会って合体し、第４図に示
すように空所３９０を残す。横方向連結成長の間に反応
性ガスの流量を低下させて垂直面〈１００〉の高さを下
げることによって空所３９０は小さくすることができる
。さらに、酸化物６゜上でのポリシリコンの核形成を阻
止する六二めに最小限のＨＣ／の流量を維持しなければ
ならない。しかし、すでに説明したように、成長面相互
間の距離が５ミクロン以下であると、横方向の拡散が核
形成より有利となり１反応性物質は必要としない。
従って、横方向連結成長の最後の合体過程の間、反応性
物質の流Ｎ：をゼロとすることができる。これらを考慮
し、シリコンを含むガスの流量を成長の間はぼ一定に保
ちなからＨＣ／’ガスの流量を逐次変えることによって
横方向連結成長についての条件を最適化することができ
る。さらに、この横方向連結成長についての条件を最適
化するために成長の間にシリコンを含むガスの流量も変
えることができる。
例えば、第５図に示すように、１ミクロンの厚さの二酸
化シリコン部分６０でおおわれ、１０ミクロンの幅のシ
ード領域５５が隣接したシリコン基板５０より成る構造
を横方向連結成長についての４つの層の被着によって連
結成長させる。典型的に０．１リツトル／分の流量との
組合せで例えば０．１ないし０．３リツトル／分の範囲
の流量である中程度の反応性物質ＨＣｔを用いてエピタ
キシャル＋（ｉ４００を垂直方向に成長させ、このとき
二酸緩シリコン６０上にポリシリコンの核が形成される
のを阻止するために７ランを使用する。次に、〈１１０
〉面の成長速度に対する横方向に成長する＜１００＞面
の成長速度を最大にすると共に、二酸化シリコン６０の
上にポリシリコンの核が形成されるのを阻止するのに十
分な反応性物質の流量を維持しながら、空所４１５の大
きさを最小限にとどめるように反応性物質の流１を例え
ば０．０５ないしり、２リツトル／分の範囲に下げるこ
とによってエピタキシャル層４１０の横方向の成長を開
始する。エピタキシャル膜４２０の被着の間、ＨＣ７？
を使用しないで横方向成長面の合体の間に空所が形成さ
れないようにする。最後のエピタキシャル層４３０の成
長には＜１１０＞の成長速度を最大にし、垂直なく１０
０＞方向の成長を最小にすると共に残った溝４３５を満
たして平坦面４４０を形成するためにＨＣ／の流量を大
きく、例えばＱ、５１Ｊットル／分ないし０．７リツト
ル／分の範囲にする必要がある。
ＨＣｔ　ガスの流量を逐次制御することによって境界の
空所４１５と溝４３５が除去され、シード領域５５と酸
化物線条６０の双方の上に滑らかで平面な表面４４０が
形成される。
〔発明の効果〕
本発明によれば、以下の効果が得られる。
（ｉ）横方向エピタキシャル膜は単結晶であって大きな
粒子の多結晶シリコンではない。
６°ｉ）ウェーハ全体な被着温度に加熱するので、ウェ
ーハを中心にした温度こう配は存在せず、膜に生ずる応
力は小さい。
（ｉ’ｔｉ）この製造過程は他のＳＯＩ技術はど複雑で
はな（、標準的なエピタキシャル処理装置が使用される
。
【図面の簡単な説明】
第１図は本発明の製造方法によって造られた半導体素子
の側断面図。 第２図、第３図は本発明の製造方法によって造られた半
導体素子の部分側断面図。 第４図は従来の製造法によって造られる半導体素子の側
断面図。 第５図は本発明の製造方法によって製造さＪする半導体
素子の側断面図。 １１０．２００　：エピタキシャル層 １２０：二酸化ケイ素層 １２５．１２５’　：シード領域 １３０．１３５　：領域、４０：シリコン基板。 出願人　横筒化ニーレット・パッカード株式会社代理人
　弁理士　長　谷　川　次　男 −〒范−４ ゴ范−−２ ７Ｈで−−５ 寸ＩＧ　３

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に絶縁ｌ―を形成１５、第１濃度の反応ガ
    スの下で、前記半導体基板の露出部に第１半導体層を形
    成Ｌ、第２濃度の前記反応ガスの下で、前記第１半導体
    層″ｔ６よび絶縁層上に第２半導体層な形成する半導体
    素子の製造方法。
JP59167244A 1983-08-12 1984-08-09 半導体素子の製造方法 Granted JPS6052016A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US522804 1983-08-12
US06/522,804 US4522662A (en) 1983-08-12 1983-08-12 CVD lateral epitaxial growth of silicon over insulators

Publications (2)

Publication Number Publication Date
JPS6052016A true JPS6052016A (ja) 1985-03-23
JPH0449251B2 JPH0449251B2 (ja) 1992-08-11

Family

ID=24082422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59167244A Granted JPS6052016A (ja) 1983-08-12 1984-08-09 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US4522662A (ja)
JP (1) JPS6052016A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6478873B1 (en) * 1999-12-30 2002-11-12 Hyundai Electronics Industries Co., Ltd. Method of optimizing process of selective epitaxial growth
JP2006521015A (ja) * 2003-03-12 2006-09-14 エーエスエム アメリカ インコーポレイテッド シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
JP2007311607A (ja) * 2006-05-19 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
JP2008205358A (ja) * 2007-02-22 2008-09-04 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2016105457A (ja) * 2014-11-19 2016-06-09 株式会社日立国際電気 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US9824892B2 (en) 2011-05-17 2017-11-21 Mcmaster University Semiconductor formation by lateral diffusion liquid phase epitaxy

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4557794A (en) * 1984-05-07 1985-12-10 Rca Corporation Method for forming a void-free monocrystalline epitaxial layer on a mask
US4698316A (en) * 1985-01-23 1987-10-06 Rca Corporation Method of depositing uniformly thick selective epitaxial silicon
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JP2566914B2 (ja) * 1985-12-28 1996-12-25 キヤノン株式会社 薄膜半導体素子及びその形成法
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JPH08973B2 (ja) * 1986-03-31 1996-01-10 キヤノン株式会社 堆積膜形成法
US5135607A (en) * 1986-04-11 1992-08-04 Canon Kabushiki Kaisha Process for forming deposited film
EP0241317B1 (en) * 1986-04-11 1993-03-10 Canon Kabushiki Kaisha Process for forming deposited film
US4918028A (en) * 1986-04-14 1990-04-17 Canon Kabushiki Kaisha Process for photo-assisted epitaxial growth using remote plasma with in-situ etching
JPH0639702B2 (ja) * 1986-04-14 1994-05-25 キヤノン株式会社 堆積膜形成法
DE3786364T2 (de) * 1986-04-14 1993-11-18 Canon Kk Verfahren zur Herstellung einer niedergeschlagenen Schicht.
JPH0639703B2 (ja) * 1986-04-15 1994-05-25 キヤノン株式会社 堆積膜形成法
US4685199A (en) * 1986-04-29 1987-08-11 Rca Corporation Method for forming dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
CA1290077C (en) * 1986-06-30 1991-10-01 Takao Yonehara Semiconductor device with single crystal layer grown from single nucleus
JPH0639357B2 (ja) * 1986-09-08 1994-05-25 新技術開発事業団 元素半導体単結晶薄膜の成長方法
KR900007686B1 (ko) * 1986-10-08 1990-10-18 후지쓰 가부시끼가이샤 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
US4749441A (en) * 1986-12-11 1988-06-07 General Motors Corporation Semiconductor mushroom structure fabrication
JP2651146B2 (ja) * 1987-03-02 1997-09-10 キヤノン株式会社 結晶の製造方法
EP0307108A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method of forming crystal
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
US5059544A (en) * 1988-07-14 1991-10-22 International Business Machines Corp. Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
FR2640428B1 (fr) * 1988-12-09 1992-10-30 Thomson Csf Procede de durcissement vis-a-vis des rayonnements ionisants de composants electroniques actifs, et composants durcis de grandes dimensions
US5061644A (en) * 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
US5146304A (en) * 1988-12-22 1992-09-08 Honeywell Inc. Self-aligned semiconductor device
US4897366A (en) * 1989-01-18 1990-01-30 Harris Corporation Method of making silicon-on-insulator islands
DE69025140T2 (de) * 1989-11-27 1996-09-05 At & T Corp Verfahren zum selektiven epitaxialen Wachstum, das hauptsächlich keine Seitenfläche aufweist
US5168089A (en) * 1989-11-27 1992-12-01 At&T Bell Laboratories Substantially facet-free selective epitaxial growth process
DE4119531A1 (de) * 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JPH10242557A (ja) * 1997-02-21 1998-09-11 Sony Corp 半導体発光装置の製造方法
US6046465A (en) * 1998-04-17 2000-04-04 Hewlett-Packard Company Buried reflectors for light emitters in epitaxial material and method for producing same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US20020163688A1 (en) * 2001-03-26 2002-11-07 Zuhua Zhu Optical communications system and vertical cavity surface emitting laser therefor
US6878958B2 (en) * 2001-03-26 2005-04-12 Gazillion Bits, Inc. Vertical cavity surface emitting laser with buried dielectric distributed Bragg reflector
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
WO2003105206A1 (en) 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
WO2004081982A2 (en) 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
US20040175893A1 (en) * 2003-03-07 2004-09-09 Applied Materials, Inc. Apparatuses and methods for forming a substantially facet-free epitaxial film
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
US6831350B1 (en) 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
DE102005041879A1 (de) * 2005-09-02 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit einer Isolationsschicht zwischen Body-Zone und Driftzone und IGBT
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
EP2384816B1 (en) * 2010-05-04 2018-04-04 IMEC vzw Method of manufacturing a nanochannel device
US11183514B2 (en) 2019-09-05 2021-11-23 Globalfoundries U.S. Inc. Vertically stacked field effect transistors
US11515158B2 (en) 2020-03-11 2022-11-29 Globalfoundries U.S. Inc. Semiconductor structure with semiconductor-on-insulator region and method
US11195715B2 (en) 2020-03-17 2021-12-07 Globalfoundries U.S. Inc. Epitaxial growth constrained by a template
US11862511B2 (en) 2021-11-16 2024-01-02 Globalfoundries U.S. Inc. Field-effect transistors with a crystalline body embedded in a trench isolation region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3511702A (en) * 1965-08-20 1970-05-12 Motorola Inc Epitaxial growth process from an atmosphere composed of a hydrogen halide,semiconductor halide and hydrogen
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
US3661636A (en) * 1970-04-22 1972-05-09 Ibm Process for forming uniform and smooth surfaces
US3746908A (en) * 1970-08-03 1973-07-17 Gen Electric Solid state light sensitive storage array
US3943622A (en) * 1972-12-26 1976-03-16 Westinghouse Electric Corporation Application of facet-growth to self-aligned Shottky barrier gate field effect transistors
US4210470A (en) * 1979-03-05 1980-07-01 International Business Machines Corporation Epitaxial tunnels from intersecting growth planes
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.ELECTROCHEM.SOC=1982 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6478873B1 (en) * 1999-12-30 2002-11-12 Hyundai Electronics Industries Co., Ltd. Method of optimizing process of selective epitaxial growth
JP2006521015A (ja) * 2003-03-12 2006-09-14 エーエスエム アメリカ インコーポレイテッド シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
JP2007311607A (ja) * 2006-05-19 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
JP2008205358A (ja) * 2007-02-22 2008-09-04 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US9824892B2 (en) 2011-05-17 2017-11-21 Mcmaster University Semiconductor formation by lateral diffusion liquid phase epitaxy
JP2016105457A (ja) * 2014-11-19 2016-06-09 株式会社日立国際電気 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Also Published As

Publication number Publication date
JPH0449251B2 (ja) 1992-08-11
US4522662A (en) 1985-06-11

Similar Documents

Publication Publication Date Title
JPS6052016A (ja) 半導体素子の製造方法
Jastrzebski SOI by CVD: Epitaxial lateral overgrowth (ELO) process
JP4845314B2 (ja) 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
US6602764B2 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers
US4786615A (en) Method for improved surface planarity in selective epitaxial silicon
JPH0210825A (ja) 単結晶半導体材料層及び絶縁材料層の交互層製造方法
EP0241204B1 (en) Method for forming crystalline deposited film
JPH02191320A (ja) 結晶物品及びその形成方法
Celler et al. Seeded recrystallization of thick polysilicon films on oxidized 3‐in. wafers
JPH04180219A (ja) 結晶の形成方法
JPS60257541A (ja) 半導体装置の製造方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPS60193324A (ja) 半導体基板の製造方法
JPH03125458A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
US5463975A (en) Process for producing crystal
JPS59121823A (ja) 単結晶シリコン膜形成法
Leamy et al. Nucleation‐controlled overgrowth of silicon on silica
JPS6060716A (ja) 半導体基板の製造方法
JPH03125459A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPS584810B2 (ja) 半導体装置の製造方法
JPS6091622A (ja) 半導体基板の製造方法
JPH04290423A (ja) 半導体基板の製造方法および半導体装置
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法