JPH04506587A - 薄い絶縁体上シリコン層の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 薄い絶縁体上シリコン層の製造方法 発明の背景 本発明は、絶縁体上シリコン構造を製造する方法、及び特にシリコン−ゲルマニ ウム合金を含む新規なエッチストップ（ｅｔｃｈ　５ｔａｐ）を使用したそのよ うな構造の製造に関する。

背景の説明 超高密度集積回路（ＶＬＳＩ）の現段階において、トランジスター及び半導体構 造の寸法は１マイクロメーター以下に小さくなり、多くの新しい問題に取り組ま なければならない。一般に、より大きな分離がデバイス間で必要とされる。ＣＭ ＯＳを適用するため、この分離はラッチアップ（ｌａｔｃｈ−ｕｐ）を防止しな ければならない。同時に、この増加された分離は、可能なチップ空間を犠牲にし て提供されるべきではない。

絶縁体上シリコン（Ｓｏｌ）技術は、この問題に取り組んだうちの特に見込みが ある方法であることが明らかである。絶縁体上シリコン基板は、高速度、耐ラフ チアツブ性であり、放射透過能が大きいデバイスの製造に使用される。注入され た酸素原子による分離（ＳＩＭＯＸ）は、現在のところ、シリコンをサファイア に置き換えるために最も十分に研究されたＳＯＩシステムである。

この技術の一般的実施例は、Ｒ，Ｊ、　Ｌｉｎｅｂａｃｋ、　”　Ｓ　ＯＩチッ プへの埋設酸化物の標準経路（Ｂｕｒｉｅｄ　０ｘｉｄｅ　ＭａｒｋｓＲｏｕｔ ｅ　ｔｏ　ＳＯＩ　Ｃｈｉｐｓ）’、　Ｅｌｅｃｔｏｒｎｉｃｓ　Ｗｅｅｋ、　 Ｏｃｔ、　１゜１９８４、　ｐｐ、１１−１２による論文に示されている。

この論文に示されているように、酸素イオンは基板シリコン中に埋設酸化物層を 形成するため、基板シリコン中に注入される。その後、注入物は２時間アニール 化され、そのため、埋設酸化物上に横たわるシリコン部分は単結晶シリコンとな る。その後、種々の半導体デバイスは単結晶層上に形成される。下張りされた埋 設酸化物は、隣接するデバイス及び基板部分の間に分離を提供する。

ＳＩＭＯＸが見込みのある技術であるにもかかわらず、活性デバイス領域中の注 入により発生した連続転位は、材料の性能を制限する。さらに、粗悪な品質の埋 設酸化物は裏側のチャネル漏電をもたらす。

ＳＩＭＯＸの代わりとして、絶縁体上シリコンの結合およびｘ−）チバック（Ｂ ｏｎｄ　ａｎｄ　ｅｔｃｈ　ｂａｃｋ　５ｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔ ｏｒ（ＢＥ！５ＯＩ）］は、埋設酸化物における欠陥および電荷トラッピング状 態の少ない、よりきれいな酸化物／シリコンインターフェースの利点を有する。

この材料はシードおよび／またはバンドルウェーバを酸化することにより発生し 、２個のウェーハを結合することが引続き行われる。活性デバイス領域は、望ま しいフィルム厚さに折り重ね、及びエツチングによりシードウェーハ上に発生す る。この技術は６００ｎｍのＳｏｌの製造に適当であるにもかかわらず、エッチ ストップの存在は５００ｎｍまたはそれ以下の呼び厚みを持つＳＯｌウェー八を へ成するために必須である。

シリコン中へ拡散または注入により配置された大量のドープされた硼素領域は、 有効なエッチストップを作ると報告されており、そしてこれらの材料から製造さ れたＣＭＯＳデバイスが報告されている。シリコン族技術はこれらの材料を製造 するため同種の技術を使用する。硼素の利用における固有の限定は、硼素がシリ コン中でｐ型ドーパントであるということである。硼素の注入及び拡散の両方は シリコンフィルムの残余のｐドーピングを生じる。また、イオン注入およびアニ ール化による硼素導入は、デバイス領域中、連続転位の発生を結果として生じる 。これは、これらの材料から製造されたデバイスの性能を制限する。

発明の要約 従って、本発明の目的は改普された絶縁体上シリコン（Ｓｏｌ）の製造方法であ る。

本発明のその他の目的は、最終シリコン層が実質的に均一で欠陥が無い絶縁体上 シリコン方法を提供することである。

さらに本発明のその他の目的は、改普された絶縁体上シリコンの製造方法を提供 することであり、該方法に於いては最終シリコン層のエツチングは最終シリコン 層中の残存のドーパントおよび欠陥を残すことなく、より正確に調節することが できる。

本発明の他の目的は、５００ｎｍまたはそれ以下の呼び厚みを存するＳＯＩウェ ーハを生じることである。

これら、及び本発明の他の目的は、欠陥の無いデバイス領域を持つ薄い絶縁体上 シリコン構造を形成する方法で実現される。ストレイドエッチストップ層はシリ コン基板上に形成され、該エッチストップ層はシリコン−ゲルマニウム合金から なる。ケイ素キャップ層がストレイドエッチストップ層上に形成された後、ケイ 素キャップ層は機械的基板に結合される。最終的に、シリコンキャップ層の基礎 となる部分を除去することな（、シリコン基板およびストレイドエッチストップ 層は除去され、該ケイ素キャップ層の下の部分は薄い半導体層を形成するため機 械的基板上に残る。

古い方法に対する本発明の利点は、分子線エピタキシーまたは化学蒸着のような 技術を使用し、それによって欠陥の混入を最小限にして、エッチストップがウェ ーハ中で成長することである。

エッチストップ層を生じる代替方法がゲルマニウムのイオン注入によるにもかか わらず、注入段階は必要ではない。さらに、ゲルマニウムがシリコン中で電気的 に活性なドーパントでないので、残存ｐ°またはｎ′　ドーピングが引き続く工 程の後に残らない。

本発明の他の目的、特徴及び利点は以下に記載され、請求項に列挙された好まし い実施例の詳細から当業者に明らかであろう。

図面の簡単な説明 添付の図面に関して考慮するとき以下の詳細を参照することにより、より良く理 解されるのと同様に本発明のより完全な評価、及びその付随する利点の多くは容 易に得られるだろう。

図１はシードウェーハ（ｓｅｅｄ　ｗａｆｅｒ）の説明図である。

図２はバンドルウェーバ（ｈａｎｄｌｅ　ｗａｆｅｒ）の説明図である。

図３は一緒に結合されたシード及びバンドルウェーバの説明図である。

図４は、ラップ仕上げ及び磨きの後の図３の構造の説明図である。

図５は、シリコン−ゲルマニウム合金層に選択的にエツチングした後の図４の構 造の説明図である。

５ｇ６は野ましい具体例のＳｏｌ構造の説明図である。

図７は本発明の第二の具体例の説明図である。

図８は本発明の第二の具体例の結果として得られたＳＯ１構造の説明図である。

図９及び１０は本発明の第三の具体例のシード及びバンドルウェーバの説明図で ある。

図１１は、−緒に結合した後の第三の具体例のシード及びバンドルウェーバの説 明図である。

図１２は、第三の具体例の結果として得られたＳｏ！構造の説明図である。

図１３は、本発明の第四の具体例のシードウェーハの説明図である。

、／ 特表平４−５０６５８７　（４） 好ましい具体例の説明 発明の背景で述べた諸問題への解決は、“縁体上シリコンの結合及びエッチバッ ク（ＢＥＳＯＩ）技術”を使用する薄いフィルムシリコンの組立品中のエッチス トップとして、成長様Ｓｆ＋−ｘＧｅ工合金ストレインド層（ａｎ　ａｓ　−ｇ ｒｏｗｎ　５ｉｒ−ｘＧｅｘ　ａｌｌｏｙ　５ｔｒａｉｎｅｄ　１ａｙｅｒ）を 使用することである。

このプロセスにおいて、シリコン基板上にストレインイ素キャップが成長する。

このキャップはデバイスが組立てられ、続いて結合され、薄くされ、そしてエッ チバックされる領域であるので、キャップは欠陥を持たず不純でないことが重要 である。

次に図面について特にＩＩＩについて説明すると、組み込まれた（ｉｎｃｏｒｐ ｏｒａｔｅｄ）エッチストップを備えるシリコンシードウェーハは次のように製 造される。先ず、ｐ又はｎドープ化シリコンウェーハ２ｏが標準的なりリーニン グ操作をを用いて清掃される。清掃されたウェーハ２゜は、次いでエピタキシャ ルシリコン又はゲルマニウムを成長させ得る系に入れられる。両分子ビームエピ タキシー（ＭＢＥ）及び化学蒸着（ＣＶＤ）は、電流的に可変のエピタキシャル 成長手段である。簡単に脱ガスし、ウェーハを成長チャンバに入れ、続いて７０ ０〜１１００℃、より好ましくは７５０〜９５０℃、そして最も好ましくは８０ ０〜９００℃に加熱することにより、そのシリコン酸化物をその場で除去される 。酸化物除去はシリコンフラックス中の加熱、又は希ガスイオンの衝撃（ボンバ ード）によっても可能である。

シリコン緩衝層２２は次いでウェーハ２０上で成長する。本発明にとって必要で はないけれども、緩衝層２２はピッチング又はホールの無い平滑シリコン表面を 得ることを助ける。この緩衝層２２は約６５０℃の温度で、１００人〜１μｍ厚 の厚さに成長する。緩衝層２２にとって好ましい厚さは３００〜５００人である 。エッチストップ層２４は次いで緩衝層２２上で成長する。エッチストップ層２ ４は分子ビームエピタキシー又は化学蒸着のような技術によりシードウェーハ中 に成長させることができる。これらの成長技術は良（開発されており、シャープ なシリコン／合金インターフェースを発生させる。エッチストップ層２４は５ｉ ｒ−ｘ　Ｇｅ、合金（Ｘ＝０．１〜０．５）であってよい。より好ましくはＸ＝ ０．２〜０．４である。好ましい具体例においてエッチストップ層２４はＳｉ＊ 、ｘＧｅｘ、ｓ合金であり、緩衝層２２上に４００〜９００℃より好ましくは５ ００〜８００℃で成長させられる。エッチストップ層２４の厚さは１００〜５０ ００人の閏である。より好ましい厚さは２００〜７００℃である。エッチストッ プ層２４はケイ素と錫及び鉛のような他の第ｎ族元素からなる合金で構成されて いてもよい。

ケイ素キャップ層２６は次いで厚さ２００人〜１μｍ厚さのシリコンゲルマニウ ム合金上で成長する。ケイ素キャップ層は、より好ましくは５００〜８００℃で 成長する。このエピタキシャルキャップ層２６のドーピングタイプ及びドーピン グ濃度は、組立てられるデバイスにより決定される。この発明でケイ素キャップ 層２６は１０人の小ささまで成長させ得る。しかしながら、最近の技術で、４〜 Ａμｍが実際の限度である。沈着に続いて図１のシトウェーハは室温まで冷却さ れ、成長系から除去される。

図２に示されているバンドルウェーバは、シリコンウェーハ２０の表面を熱酸化 して５ｉｆｔのＳｏ　ＩＪｅ縁層３２を生じさせることにより作られる。ウェー ハ３０上のＡ　（１００）フェースは５ｉｎｓに良好なインターフェースを、そ して良好なアニソトロピックエッチ性質を提供する。シードウェーハのエピタキ シャル層２６もまた酸化されてその上に絶縁層を生じる。シードウェーハ及びバ ンドルウェーバは次いで図８に示すように互いに表面を重ねられ、そのため絶縁 層２８及び３２が接触して絶縁層２９を生じる。一方、図１のシードウェーハ又 は図２のバンドルウェーハのどちらかのみが酸化されても図３の絶縁層２９が生 じる。酸化物層２８及び３２の厚さは、バンドルウェーバとケイ素キャップ層２ ６間の分離を達成するのに必要とされる厚さに依存して変わり得る。

これはＳ、ＯＩ物質から組立てられる最終デバイスに依存するであろう。

表面のシード及びバンドルウェーバのいずれかは無形である。シードウェーハ及 び基板ウェーハは次いで、湿気又は乾燥酸素のどちらかの酸化雰囲気巾約７００ ’Ｃよりも高い温度で、接触しているウェーハをアニール化することにより結合 される。スチーム中７００〜１０００℃での結合は強い結合対を生じるであろう 。代わりの結合技術はケニ−（Ｋｅｎｎｙ）への米国特許第３．３３２．１３７ 号及びアンティパス（Ａｎｔｙｐａｓ）への米国特許第３．９５９．０４５号に 記載されている。

結合対（ｂｏｎｄｅｄ　ｐａｉｒ）のＳｉ領域２ｏは今となっては不必要である 。その最初の用途はエビタ牛シャル層２６の形成及び維持のためでありだ。余分 なＳｉ領域２ｏは様々な方法の一つにより除去される。例えばそれは摩擦により 機械的に及び／又は化学研磨に続くフッ化水素−硝酸−酢酸（ＨＮＡ）溶液中で のエツチングにより除去される。ＨＮＡの使用は、書籍「セミコンダクター　シ リコン（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　５ｉｌｉｃｏｎ　）　１９７３Ｊ　（エ レクトロケミカル　ソサイエティ（Ｅ！ｌｅｃｔｒｏｃｈｅｍｉｃａｌ　５ｏｃ ｉｅｔｙ）、プリン七トン（Ｐｒｉｎｃｅｔｏｎ）、ニュージャーシイ（ＮＪ） 、　ハフ（Ｈｕｆｆ）及びバージニス（Ｂｕｒｇｅｓｓ）編〕に著しである“コ ンドロールド　ブリファレンシャル　エツチング　テクノロジー（Ｃｏｎｔｒｏ ｌｌｅｄ　Ｐｒｅｆｅｒｅｎｔｉａｌ　Ｅｔｃｈｉｎｇ　Ｔｅｃｈｎｏｌｏ−ｇ ｙ）　”という表題中、第３２６頁にムラ才力ら（Ｍｕｒａｏｋａｅｔ　ａｌ、 ）により討論されている。このように大部分の余分な５ｉｆｌ域２０は、ケイ素 −ゲルマニウム合金エッチ−ストップ層２４上に約１〜２μｍのケイ素を残して 除去特表千４−５０６５８７　（５） され、図４に示されているようにキャップ層２６及びバルク領域３０は絶縁層２ ９により分離される。緩衝層２２が使用されない場合、エツチング及び研磨後に １〜２μｍのＳｉ層２０が残るであろう。研磨後、図４のウェーハは清掃され、 そしてストレイン感受性エツチング浴中に置かれる。図４に示されているように 緩衝層２２を含む残留シリコン（１〜２μｍ）は、ストレイン感受性又は選択エ ツチング液、例えば水酸化カリウム１００ｇ。

ＫＩＣｒ　＊Ｏｖ　４　ｇ及び水４００ｍ１中のプロパツール１００ｍ１からな るものを用いて、温度制御ロータリエツチングシステム中２５℃でエツチングす ることにより除去される。

例えば非ドープ化シリコン層２０と緩衝層２２は１７〜２０ｎｍ／分の速度でエ ツチングすることを示していた。成長様ＳＬ、　？　Ｇｅｍ、　＊合金は、１７ ：１よりも良い選択性でｌｎｍ／分の速度でエツチングすることを示していた。

従って、エツチングがストレイン感受性層２４の表面に到達した時、かなりのエ ツチング速度を示す。それは８０ｎｍストレインド合金層２４でエッチストップ 領域２４の突破のために約１時間を要する。従って、その時間間隔中、ウェーハ はそれがキャップ層２６にまでエツチングされる前に選択的エツチングから外さ れなければならない。

次に図５の構造は、ケイ素−ゲルマニウム合金層２４を攻撃し選択的に除去する 第二エツチングを被る。例えば第二エツチングは、比率１：１：４のアンモニア 、過酸化水素及び水からなっていてよい。

その後、図６のＳＯＩ構造が様々な半導体構造物を形成すべく更に加工されるた めに残る。

示されたエツチング速度及びこのエッチストップ／エツチング液系の洗濯性は、 ２μｍシリコンの除去と２０ｎｍの均一厚さを要請される薄化プロセスのために 効果的である。本発明で使用され得る種々のエツチングについてもっと詳述する ために、その他の結合方法及びその他の機械的基板の代わりに、アバーナゼイ（ Ａｂｅｒｎａｔｈｅｙｅｔａｌ、）に発行された米国特許第４．６０１．７７９ 号（１９８６年７月２２日）が参考文献として本明細書に組み入れられる。

図７に示した第２の実施態様では、Ｓｏｌ・ウェーハは、増加した密度を持つ３ 次元集積回路を製造するために積み重ねることができる。第１のシードウェーハ は。

その上に、緩衝層４２、シリコン−ゲルマニウム・エッチ−ストップ層４４、次 いでシリコンキャップ層４６を成長させた５ｉｌｌ域４０を包含する。第２のシ ードウェーハはその上に緩衝層５２、シリコン−ゲルマニウム・エッチ−ストッ プ層５４、次いでシリコンキャップ層５６を成長させたＳｉ領域５０を包含する 。基板ウェーハは、シリコンウェーハ６０を包含しそれは酸化されてその両側の 表面上にＳｉｎ、の絶縁領域６１と６３を形成する。第１のシードウェーハは基 板ウェーハの絶縁領域６１に結合しておりそして第２のシードウェーハは基板ウ ェーハの絶縁領域６３に結合している。その構造物を製造するのに使用される工 程は、好ましい実施態様で使用されたものと同じものである。異なるのは、第２ のシードウェーハの形成とその次の、基板ウェーハの第２の酸化された領域への 結合のみである。上述の結合工程が終了した後、図７の構造は、次に、好ましい 実施態様の図１−６に関して上述のようにエツチングされて層４゜、４２．４４ ．５０，５２．５４が除去されそしてさらに加工するための図８の構造を残す。

図９に示しであるように、第３の実施態様では、シリコン基板７０中へゲルマニ ウムイオンを埋没することにより、シリコン−ゲルマニウム・エッチ−ストップ 層７２が形成される。埋没したイオンは、シリコン−スズまたはシリコン−鉛合 金を形成するためにスズまたは鉛であってもよい。ゲルマニウムイオンの使用量 は、第１の実施態様で記載したような割合の合金が得られるのに充分な量である べきであり、そしてゲルマニウムイオン−エネルギーは、所望のエビ層の厚みを 得るのに必要な適当な浸透厚みのために選択されるべきである。図１０ないし１ ２で示した加工工程は、図１−６中で示しそして説明したような第１の実施態様 のそれらと同様である。

従って、これらの加工工程の説明をここでは繰り返さない。

図１３に説明しである第４の実施態様では、２個の分離しているエッチストップ 層の組み合わせをシリコン基板中に成長せしめることができるだろう。例えば、 ホウ素はシリコン基板９０中に埋没でき第１のエッチストップ７１９２を形成し 、次にゲルマニウムイオンの埋没により限定されたシリコン−ゲルマニウム合金 の第２のエッチストップ層９４を形成できるだろう。ホウ素イオンは、シリコン −ゲルマニウムエッチストップ層９４の下側に第１のエッチストップ層９２を形 成するのに充分なエネルギーで埋没されるであろう。ホウ素とゲルマニウムイオ ンは酸化物層９６の形成の前後に埋没してよい。別の方法としては、分離してい るエッチストップ層９２と９４は、二つのエッチストップ層を分離している間隙 層９３と共に、ＭＢＥまたはＣＶＤにより配向成長的（ｅｐｉｔａｘｉａｌｌｙ ）に成長させてもよい。

別の方法としては、一つのエッチストップ層は配向成長的（ｅｐｉｔａｘｉａｌ ｌｙ）に成長させそして他のエッチストップ層を埋没してもよく、またはその逆 にしてもよい。

二つのエッチストップ層の使用は、そのホウ素エッチストップ層９２により、換 言すればシリコン層９ｏとエッチストップ層９２のエツチング速度の比率により 、驚く程の高い選択性をもたらす。また、間隙層９３とシリコン−ゲルマニウム エッチストップ層９４を使用することにより、いかなるホウ素のテール（ｔａｉ ｌ）も最少になるであろう。図１３の構造を加工した後、シリコン層９０とエッ チストップ層９２は、アバーナセイ（Ａｂｅｒｎａｔｈｅｙ）の米国特許第４， ６０１，７７９号中に示しであるように除去されるであろう。層９３と９４は、 本発明の第１の実施態様中に示しそして記述しであるようにして除去されるであ ろう。

ここまで述べたのは、シリコン−ゲルマニウム合金を、ボンド−アンド−エッチ バック・シリコン−オン−インシュレイター（ｂｏｎｄ−ａｎｄ−ｅｔｃｈｂａ ｃｋ　５ｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）技術におけるエッチストッ プとして使用することによる薄層・シリコン−オン−インシュレイター・ウェー ハ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ　ｗａｆｅｒｓ）の作製方法で ある。

好ましい実施態様で記述したこの工程により、シリコンフィルムは、エッチスト ップ５ｉｒ−＊Ｇｅヨを利用することにより所望する程度に薄く成長させること ができる。エッチストップは、その材料中に成長し、それによって、エッチスト ップの埋没が不要なので、欠点のないデバイス領域の成長が可能になる。

ゲルマニウムはシリコン中では電気的に活性なドーパント（ｄｏｐａｎｔ）では ないので、デバイスの性能はイオン化したドーパントからのキャリヤー分散中心 の存在により制限されるものではない。従って、相補デバイスは補償なしに組み 立てられる。その上、バックチャンネル（ｂａｃｋ　ｃｈａｎｎｅｌ）は、宇宙 および防衛技術の現存技術により簡単な方法で放射硬化できる。

この技術の別の用途は、Ｘ線マスクとして使用するためのシリコン膜の作製も包 含する。

本発明の多数の変更と変形は、上記の教示を考慮に入れれば可能である。従って 、付属の請求の範囲内で、本発明はここに特定的に記述がなくとも実施できるも のとＦＩｏ、７ ＦＩｏ、８ ＦＩＧ、　／Ｉ ＦＩＧ、／３ 国際調査報告 噛−−−・−・−−＾烏自ム＋、１．．．１．６．１ｓｅｔ１１′＋Ｔ／＋ＴＳ ＩＸ１１０５４３２

Claims (20)

【特許請求の範囲】
1. １．以下の段階： １つまたはそれ以上のケイ素基板を選択し；該１つまたはそれ以上のケイ素基板 の少なくとも１つの上にケイ素とその他のＩＶ族元素との合金からなるエッチス トップ層を形成し； 該エッチストップ層の上にケイ素キャップ層を形成し； 該ケイ素キャップ層を機械的基板に結合し；そして前記１つまたはそれ以上のケ イ素基板の少なくとも１つおよび前記エッチストップ層を、前記ケイ素キャップ 層の下層部分を除去することなく除去し、それにより前記ケイ素キャップ層の下 層部分を前記機械的基板上に残し、半導体薄層を形成する からなる、半導体構造物が引続き形成され得る半導体薄層を形成する方法。
2. ２．前記エッチストップ層がケイ素−スズ合金からなる請求項１記載の方法。
3. ３．前記エッチストップ層がケイ素−鉛合金からなる請求項１記載の方法。
4. ４．前記エッチストップ層がケイ素−ゲルマニウム合金からなる請求項１記載の 方法。
5. ５．前記ケイ素−ゲルマニウム合金が次式：Ｓｉ１−ｘＧｅｘ（ｘ＝０，１−０ ，５）の組成を有する請求項４記載の方法。
6. ６．前記エッチストップ層を形成する段階がケイ素ともう１つ別のＩＶ族元素と の合金の層を付着させることからなる請求項１記載の方法。
7. ７．前記合金がケイ素−ゲルマニウム合金からなる請求項６記載の方法。
8. ８．前記合金がケイ素−スズ合金からなる請求項６記載の方法。
9. ９．前記合金がケイ素−鉛合金からなる請求項６記載の方法。
10. １０．ケイ素キャップ層を機械的基板に結合する前記段階が以下のその他の段階 ： 前記ケイ素キャップ層の露出面に二酸化ケイ素の層を形成し； 前記機械的基板の露出面に二酸化ケイ素の層を形成し； 上記二酸化ケイ素の両層を接触させ；そして上記二酸化ケイ素の両層間に結合を 形成するためにそれらの両層を加熱する からなる請求項１記載の方法。
11. １１．ケイ素キャップ層を機械的基板に結合する前記段階が以下の段階： 前記ケイ素キャップ層の露出面に二酸化ケイ素の層を形成し； 二酸化ケイ素の前記層と前記機械的基板を接触させ；そして 二酸化ケイ素の前記層と前記機械的基板との間に結合を形成するためにそれらを 加熱する からなる請求項１記載の方法。
12. １２．ケイ素キャップ層を機械的基板に結合する前記段階が以下の段階： 前記機械的基板の露出面に二酸化ケイ素の層を形成し； 二酸化ケイ素の前記層と前記ケイ素キャップ層を接触させ； 二酸化ケイ素の前記層と前記ケイ素キャップ層との間に結合を形成するためにそ れらを加熱するからなる請求項１記載の方法。
13. １３．１つまたはそれ以上のケイ素基板の少なくとも１つおよびエッチストップ 層を除去する前記段階が以下の段階： 前記１つまたはそれ以上のケイ素基板の少なくとも１つの一部を機械的に除去し ； 前記１つまたはそれ以上のケイ素基板の少なくとも１つの残部および前記エッチ ストップ層の一部を選択的エッチング剤で選択的エッチングを行い；そして前記 エッチストップ層の残部を、該エッチストップ層を選択的に除去する第２のエッ チング剤でエッチングを行う からなる請求項１記載の方法。
14. １４．前記１つまたはそれ以上の基板が少なくとも第１および第２基板であり、 該第１基板が前記１つまたはそれ以上のケイ素基板の少なくとも１つであり、前 記エッチストップ層が第１エッチストップ層であり、前記ケイ素キャップ層が第 １ケイ素キャップ層であり、そして以下の段階： 前記第２基板の上にケイ素−ゲルマニウム合金からなる追加のエッチストップ層 を形成し；該追加のエッチストップ層の上に追加のケイ素キャップ層を形成し； 前記機械的基板の、前記第１ケイ素基板側とは反対の面に前記第２ケイ素基板を 結合し；そして前記第１および第２ケイ素基板ならびに前記第１および第２の歪 んだエッチストップ層を、前記第１および第２ケイ素キャップ層の下層部分を除 去することなく像去し、それにより前記第１および第２ケイ素キャツプ層の下層 部分を前記機械的基板の両表面上に残し、半導体薄層を形成する をさらに含む請求項１記載の方法。
15. １５．前記エッチストップ層を形成する段階が、前記ケイ素層中に埋設されたケ イ素−ＩＶ族元素合金層を形成するために、ケイ素以外のＩＶ族元素イオンを前 記ケイ素層中に埋め込むことからなる請求項１記載の方法。
16. １６．前記埋設層がケイ素−スズ合金から構成されるように、前記イオンがスズ イオンからなる請求項１５記載の方法。
17. １７．前記埋設層がケイ素−鉛合金から構成されるように、前記イオンが鉛イオ ンからなる請求項１５記載の方法。
18. １８．前記埋設層がケイ素−ゲルマニウム合金から構成されるように、前記イオ ンがゲルマニウムイオンからなる請求項１５記載の方法。
19. １９．前記エッチストップ層が第１エッチストップ層であり、そして該エッチス トップ層を形成する段階が以下の段階： 前記第１エッチストップ層の上にスペーサー層を形成し； 該スペーサー層の上にケイ素−ゲルマニウム合金からなる第２エッチストップ層 を形成し；そして該第２エッチストップ層の上にケイ素キャップ層を形成する からなり、そして 前記除去段階が、前記ケイ素キャップ層の下層部分を除去することなく、前記ケ イ素基板ならびに前記第１および第２エッチストップ層を除去する、請求項１記 載の方法。
20. ２０．前記埋設層がケイ素−ゲルマニウム合金から構成されるように、前記イオ ンがゲルマニウムイオンからなる請求項１９記載の方法。