KR20030058571A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20030058571A
KR20030058571A KR1020010089085A KR20010089085A KR20030058571A KR 20030058571 A KR20030058571 A KR 20030058571A KR 1020010089085 A KR1020010089085 A KR 1020010089085A KR 20010089085 A KR20010089085 A KR 20010089085A KR 20030058571 A KR20030058571 A KR 20030058571A
Authority
KR
South Korea
Prior art keywords
silicon
film
grown
semiconductor device
buffer
Prior art date
Application number
KR1020010089085A
Other languages
English (en)
Inventor
주성재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010089085A priority Critical patent/KR20030058571A/ko
Publication of KR20030058571A publication Critical patent/KR20030058571A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체소자의 고속화에 따른 채널 영역의 이동도를 증가시키기 위하여, 실리콘 기판 상부에 실리콘 카본이나 실리콘 게르마늄을 SEG 방법으로 성장시켜 완충막을 형성하고 상기 완충막 상의 채널 영역에 에피막을 형성하는 공정으로 채널 영역의 정공이나 전자의 이동도를 증가시키고 그에 따른 소자의 동작 특성을 향상시키며 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 제조방법{A method for manufacturing a semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 실리콘 카본 ( SiC ), 실리콘 게르마늄 ( SiGe ) 완충막 ( buffer layer ) 과 선택적 에피택셜 성장법 ( selective epitaxial growth, 이하에서 SEG 라 함 )을 이용하여 채널에 압축응력이나 인장응력을 가함으로써 전자 및 정공의 이동도를 증가시키는 방법에 관한 것이다.
논리 회로 및 메모리 등에 사용되는 반도체소자의 동작 속도는 여러 가지 변수에 의해 좌우된다.
특히, 소오스/드레인 사이의 채널 부위를 전자 또는 정공이 이동하는 속도, 즉 이동도 ( mobility ) 이다.
상기 이동도는 물질 자체의 고유한 값으로 마음대로 바꿀 수가 없다.
한편, 최근에 반도체소자의 고성능화가 진행되면서 반도체소자의 동작 속도를 증가시키기 위한 노력이 다방면으로 진행되고 있다.
상기한 바와같이 종래기술에 따른 반도체소자의 제조방법은, 채널 부분 물질 자체의 고유한 값인 이동도로 인하여 반도체소자의 고집적화에 충분한 이동도를 확보할 수 없으므로 반도체소자의 고속화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 압축응력 ( compressive stress ) 나 인장응력 ( tensile stress ) 로 물질 자체의 이동도를 증가시켜 반도체소자의 고속화를 가능하게 하는 반도체소자의 제조방법을 제공하는 데 그 목적이 있다.
도 1 및 도 2 는 본 발명의 원리를 설명하기 위해 박막의 격자구조를 도시한 개략도.
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 제조방법은,
실리콘 기판 상부에 실리콘 카본이나 실리콘 게르마늄을 SEG 방법으로 성장시켜 완충막을 형성하는 공정과,
상기 완충막 상의 채널 영역에 에피막을 형성하는 공정을 포함하는 것과,
상기 완충막은 1 ∼ 10 ㎛ 두께로 형성하는 것과,
상기 완충막은 B, P, As 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지를 사용하는 인-시튜 공정으로 성장시키거나, 불순물의 도핑없이 성장시키는 것과,
상기 에피막은 실리콘 에피막, 실리콘 카본 에피막 또는 실리콘 게르마늄 에피막 중에서 선택된 임의의 한가지로 형성하는 것과,
상기 에피막은 10 ∼ 1000 Å 두께로 형성하는 것과,
상기 에피막은 B, P, As 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지를 사용하는 인-시튜 공정으로 성장시키거나, 불순물의 도핑없이 성장시키는 것을 특징으로 한다.
한편, 실리콘 카본 ( Si1-xCx) 이나 실리콘 게르마늄 ( Si1-yGey) 완충막과 SEG 방법으로 실리콘 채널에 압축응력이나 인장응력을 가함으로써 전자 및 정공의 이동도를 증가시키는 것이다.
실리콘 및 실리콘 게르마늄 단결정에서의 전자 및 정공의 이동도는 응력이 인가되지 않았을 때에 비하여 인장응력이나 압축응력이 인가되었을 때 더 큰 값을 갖게 된다. {F.Schaffer, "Electron and hole mobilities in Si/SiGe heterostructures", in Properties of silicon germanium and SiGe:Carbon, by E.Kasper and K.Lyutovich ( EMIS Datareviews series No. 23, Published By inspec, 2000 )}
한편, 실리콘 카본과 실리콘 게르마늄은 실리콘에 탄소 원자와 게르마늄 원자가 각각 x, y 몰분률 ( mole fraction ) 만큼 첨가된 ( 단, 0>X, Y<1 ) 일종의 합금으로서, 실리콘에 탄소원자가 첨가되면 실리콘의 격자상수 ( lattice constant ) 에 비해 작은 값의 격자상수를 갖게 되며, 게르마늄이 첨가되는 경우에는 실리콘보다 큰 격자 상수를 갖게된다.
이와같은 현상을 응용하여 실리콘 카본 완충막을 실리콘 기판에 성장시킨 후 상기 실리콘 카본 완충막 상에 실리콘 에피막을 SEG 방법으로 성장시키면 실리콘 에피막에 압축응력이 인가되어 이동도를 증가시킬 수 있다.
그리고, 실리콘 게르마늄 완충막을 사용할 경우에는 상기 실리콘 게르마늄 완충막 상에 실리콘 에피막을 SEG 방법으로 성장시켜 인장응력이 인가됨으로써 이동도를 증가시킬 수 있다.
또한, 실리콘 카본 완충막 상에 실리콘 에피막을 성장시키는 대신 실리콘 게르마늄 에피막을 성장시키거나,
실리콘 게르마늄 완충막 위에 실리콘 에피막을 성장시키는 대신 실리콘 카본 에피막을 성장시켜 채널에 인가되는 응력의 크기를 더욱 크게 함으로써 전자나 정공의 이동도를 더욱 증가시킬 수도 있다.
도 1 및 도 2를 참고로 하여 본 발명을 보다 상세히 설명하면 다음과 같다.
도 1a 및 도 1b 는 실리콘 기판 상에 실리콘 카본 완충막을 형성하고 그 상부에 실리콘 에피막을 SEG 시키는 경우를 도시한 것이고, 도 2a 및 도 2b 는 실리콘기판 상에 실리콘 게르마늄 완충막을 형성하고 그 상부에 실리콘 에피막을 SEG 시키는 경우를 도시한 것이다. 여기서, 도 1a 및 도 2a 는 실리콘 카본, 실리콘 게르마늄 완충막과 실리콘 에피막의 격자 상수를 비교한 것이고, 도 1b 및 도 2b 는 상기 실리콘 카본, 실리콘 게르마늄 완충막 상부에 실리콘 에피막을 성장시킨 경우의 격자상수 변화를 도시한 것이다.
일반적으로, 단결정 실리콘 기판에 격자상수가 다른 물질을 SEG 시키는 경우, 실리콘 에피막의 두께가 일정 값 이하이면 도 1b와 도 2b 에 도시된 바와 같이 계면에 평행한 방향으로 상기 실리콘 에피막의 격자상수가 실리콘 기판의 격자상수와 동일하게 맞춰지고, 상기 계면에 수직한 방향으로 에피막의 격자상수가 d1과 d2와 같이 변하게 된다.
상기 완충막은, 실리콘 기판 위에 1∼10 ㎛ 정도의 두껍게 성장되어 기판의 역할을 대신하는 막으로서, 실리콘 기판 위에 실리콘 에피막을 성장시키게 되면 서로 동일한 물질이므로 실리콘 에피막에 응력을 인가할 수 없기 때문에 상기 실리콘 기판 상부에 실리콘 카본이나 실리콘 게르마늄 에피막을 두껍게 성장하여 완충막으로 사용함으로써 상기 실리콘 기판과 격자상수가 다른 완충막 상에 성장될 실리콘 에피막에 자유롭게 응력을 인가할 수 있도록 하는 것이다.
여기서, 상기 실리콘 카본 완충막 위에 실리콘 에피막을 성장하는 경우는 실리콘 카본의 격자상수가 실리콘보다 작으므로 실리콘 에피막에 압축응력이 걸리게 되며, 압축응력의 크기는 실리콘 카본의 함유량이 증가할수록 커지게 된다. 이때, 실리콘 카본 완충막 위에 실리콘 에피막 대신에 실리콘 게르마늄 에피막을 성장시키면 실리콘 게르마늄 에피막에 인가되는 압축응력의 크기는 더욱 증가한다.
그리고, 상기 실리콘 게르마늄 완충막 상부에 실리콘 에피막을 성장시키는 경우에는 실리콘 게르마늄의 격자상수가 실리콘보다 크기 때문에 실리콘 에피막에 인장응력이 걸리게 된다. 이때, 상기 실리콘 에피막 대신 실리콘 카본 에피막을 성장시키게 되면 인장응력의 크기를 더욱 증가시킬 수 있다.
참고로, 실리콘 카본과 실리콘 게르마늄은 실리콘에 탄소원자와 게르마늄 원자가 첨가된 합금으로서, 화합물과 다르며, 상기 실리콘 카본은 화합물인 실리콘 카바이드(SiC)와는 완전히 다른 물질이다.
도시되지 않았으나, 본 발명에 따른 반도체소자의 제조방법을 설명하면 다음과 같다.
먼저, 실리콘 기판 상부에 1∼10 ㎛ 두께로 완충막을 형성한다.
이때, 상기 완충막은 실리콘 카본 ( Si1-xCx) 이나 실리콘 게르마늄 ( Si1-yGey) 에피막으로 형성한다.
그리고, 상기 실리콘 카본 완충막 및 실리콘 게르마늄 완충막에 함유되는 카본이나 게르마늄은 채널 부분에 인가하고자 하는 응력의 크기에 맞추어 조절한다.
그리고, 상기 실리콘 카본 완충막 및 실리콘 게르마늄 완충막 형성공정을 붕소 ( Boron ), 인 ( Phosphorus ), 비소 ( Arsenic ) 등의 불순물을 이용하여 인-시튜 ( in-situ ) 공정으로 실시할 수도 있고, 도핑이 전혀 안된 완충막을 성장시킬 수도 있다.
또한, 상기 완충막의 형성공정후 소정의 열처리 공정을 추가할 수도 있다.
그 다음, 상기 실리콘 기판의 채널 영역 상의 상기 완충막 상부에 에피막을 10 ∼ 1000 Å 두께로 형성한다.
이때, 상기 에피막은 실리콘 에피막, 실리콘 카본 에피막 또는 실리콘 게르마늄 에피막 중에서 선택된 임의의 한가지로 형성한다.
그리고, 상기 에피막의 성장 공정시 붕소, 인, 비소 등의 불순물을 이용하여 인-시튜 ( in-situ ) 공정으로 실시할 수도 있고, 도핑이 전혀 안된 완충막을 성장시킬 수도 있다.
상기한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 실리콘 기판 상에 실리콘 카본이나 실리콘 게르마늄으로 완충막을 형성하고 그 상부에 SEG 방법으로 실리콘 에피막, 실리콘 카본 에피막 또는 실리콘 게르마늄 에피막을 형성하여 채널 영역에서 전자 및 정공의 이동도를 증가시킴으로써 소자의 동작 특성을 향상시킬 수 있는 효과를 제공한다.

Claims (6)

  1. 실리콘 기판 상부에 실리콘 카본이나 실리콘 게르마늄을 SEG 방법으로 성장시켜 완충막을 형성하는 공정과,
    상기 완충막 상의 채널 영역에 에피막을 형성하는 공정을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 완충막은 1 ∼ 10 ㎛ 두께로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 완충막은 B, P, As 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지를 사용하는 인-시튜 공정으로 성장시키거나, 불순물의 도핑없이 성장시키는 것을 특징으로하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 에피막은 실리콘 에피막, 실리콘 카본 에피막 또는 실리콘 게르마늄 에피막 중에서 선택된 임의의 한가지로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 에피막은 10 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 에피막은 B, P, As 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지를 사용하는 인-시튜 공정으로 성장시키거나, 불순물의 도핑없이 성장시키는 것을 특징으로하는 반도체소자의 제조방법.
KR1020010089085A 2001-12-31 2001-12-31 반도체소자의 제조방법 KR20030058571A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089085A KR20030058571A (ko) 2001-12-31 2001-12-31 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089085A KR20030058571A (ko) 2001-12-31 2001-12-31 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20030058571A true KR20030058571A (ko) 2003-07-07

Family

ID=32216472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089085A KR20030058571A (ko) 2001-12-31 2001-12-31 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20030058571A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818899B1 (ko) * 2003-11-19 2008-04-04 인터내셔널 비지네스 머신즈 코포레이션 ＳｉＣ－ＯＩ 및 ＳＧＯＩ상의 실리콘 장치 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372680A (ja) * 1989-05-26 1991-03-27 Mitsubishi Cable Ind Ltd 半導体材料、光電子集積回路素子並びに材料の結晶成長法
KR920704334A (ko) * 1989-09-29 1992-12-19 원본미기재 박막 실리콘-위-절연체 층의 제조방법
KR950003484A (ko) * 1993-07-01 1995-02-17 노만 에드워드 루이스 결정상 탄화규소 피막의 형성방법
KR950006035A (ko) * 1993-08-16 1995-03-20 노만 에드워드 루이스 저온에서 결정성 탄화규소 피막을 형성시킨 방법
JPH08274027A (ja) * 1995-03-29 1996-10-18 Hokuriku Electric Ind Co Ltd 半導体薄膜素子
KR19980081556A (ko) * 1997-04-30 1998-11-25 포만제프리엘 절연체상의 변형층 형성 방법 및 전자 디바이스 형성 구조
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372680A (ja) * 1989-05-26 1991-03-27 Mitsubishi Cable Ind Ltd 半導体材料、光電子集積回路素子並びに材料の結晶成長法
KR920704334A (ko) * 1989-09-29 1992-12-19 원본미기재 박막 실리콘-위-절연체 층의 제조방법
KR950003484A (ko) * 1993-07-01 1995-02-17 노만 에드워드 루이스 결정상 탄화규소 피막의 형성방법
KR950006035A (ko) * 1993-08-16 1995-03-20 노만 에드워드 루이스 저온에서 결정성 탄화규소 피막을 형성시킨 방법
JPH08274027A (ja) * 1995-03-29 1996-10-18 Hokuriku Electric Ind Co Ltd 半導体薄膜素子
KR19980081556A (ko) * 1997-04-30 1998-11-25 포만제프리엘 절연체상의 변형층 형성 방법 및 전자 디바이스 형성 구조
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818899B1 (ko) * 2003-11-19 2008-04-04 인터내셔널 비지네스 머신즈 코포레이션 ＳｉＣ－ＯＩ 및 ＳＧＯＩ상의 실리콘 장치 및 그 제조 방법
US8633071B2 (en) 2003-11-19 2014-01-21 International Business Machines Corporation Silicon device on Si: C-oi and Sgoi and method of manufacture
US9040373B2 (en) 2003-11-19 2015-05-26 International Business Machines Corporation Silicon device on SI:C-OI and SGOI and method of manufacture

Similar Documents

Publication Publication Date Title
KR102656770B1 (ko) 도핑된 게르마늄 주석 반도체 증착 방법 및 관련된 반도체 소자 구조
US6936869B2 (en) Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
US7662689B2 (en) Strained transistor integration for CMOS
US7442967B2 (en) Strained channel complementary field-effect transistors
US7915148B2 (en) Method of producing a tensioned layer on a substrate
US6872625B2 (en) Field-effect transistor based on embedded cluster structures and process for its production
JP2694120B2 (ja) 疑似基板構造体
US7605407B2 (en) Composite stressors with variable element atomic concentrations in MOS devices
US7670934B1 (en) Methods for fabricating MOS devices having epitaxially grown stress-inducing source and drain regions
US7485524B2 (en) MOSFETs comprising source/drain regions with slanted upper surfaces, and method for fabricating the same
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
DE102006060886B4 (de) SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren
US20070249142A1 (en) Semiconductor devices and method of manufacturing them
US7416965B2 (en) Method for producing a strained layer on a substrate and corresponding layer structure
KR19980081556A (ko) 절연체상의 변형층 형성 방법 및 전자 디바이스 형성 구조
US9576793B2 (en) Semiconductor wafer and method for manufacturing the same
EP1315199A1 (en) Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition
US7700420B2 (en) Integrated circuit with different channel materials for P and N channel transistors and method therefor
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
US7138650B2 (en) Semiconductor substrate, field-effect transistor, and their manufacturing method of the same
Quinones et al. Enhanced mobility PMOSFETs using tensile-strained Si/sub 1-y/C y layers
KR20030058571A (ko) 반도체소자의 제조방법
US20080206965A1 (en) STRAINED SILICON MADE BY PRECIPITATING CARBON FROM Si(1-x-y)GexCy ALLOY
US5516589A (en) Silicon carbide thin film circuit element and method of manufacturing the same
KR100460201B1 (ko) ＳｉＧｅ/Ｓｉ 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application