TW201501212A - 具有空乏層之玻璃以及建置於其上之多晶矽薄膜電晶體 - Google Patents

具有空乏層之玻璃以及建置於其上之多晶矽薄膜電晶體 Download PDF

Info

Publication number
TW201501212A
TW201501212A TW103115556A TW103115556A TW201501212A TW 201501212 A TW201501212 A TW 201501212A TW 103115556 A TW103115556 A TW 103115556A TW 103115556 A TW103115556 A TW 103115556A TW 201501212 A TW201501212 A TW 201501212A
Authority
TW
Taiwan
Prior art keywords
glass
glass substrate
layer
leaching
substrate
Prior art date
Application number
TW103115556A
Other languages
English (en)
Other versions
TWI628718B (zh
Inventor
Ta-Ko Chuang
Yunfeng Gu
Robert George Manley
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW201501212A publication Critical patent/TW201501212A/zh
Application granted granted Critical
Publication of TWI628718B publication Critical patent/TWI628718B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/008—Other surface treatment of glass not in the form of fibres or filaments comprising a lixiviation step
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C25/00—Surface treatment of fibres or filaments made from glass, minerals or slags
    • C03C25/66—Chemical treatment, e.g. leaching, acid or alkali treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C25/00—Surface treatment of fibres or filaments made from glass, minerals or slags
    • C03C25/70—Cleaning, e.g. for reuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本文揭示一種化學處理顯示玻璃基板之方法，該方法藉由使用含有HCl之經加熱溶液處理玻璃基板之至少一個表面以在玻璃基板之表面處及表面下方形成空乏層。本揭示案亦係關於含有藉由揭示之製程製成之空乏層的顯示玻璃基板。另外，本揭示案係關於藉由直接在玻璃基板之經化學處理表面上沉積Si層且對該Si層進行退火以形成多晶矽而在此等顯示玻璃基板上製造薄膜電晶體(「TFT」)之方法。

Description

具有空乏層之玻璃以及建置於其上之多晶矽薄膜電晶體 【相關申請案之交叉引用】
本申請案根據專利法規定主張2013年4月30日申請之美國臨時申請案第61/817536號之優先權權益，該申請案之內容為本文之依據並且全文以引用之方式併入本文中。
本揭示案大體而言係關於具有某些材料之空乏表面層的玻璃基板及建置於此等玻璃基板中的裝置(例如薄膜電晶體)。本文亦揭示化學處理此等玻璃基板以獲得空乏表面層之方法。示例性方法包括使用含有HCl之經加熱溶液處理玻璃基板以在玻璃基板之表面處及/或表面下方形成空乏層。
現今的顯示玻璃基板遞交至消費者時只有很少的處理，或有時根本沒有處理。大多數玻璃基板經切割至一定尺寸，隨後使用表面活性劑水溶液進行清洗。該溶液經設計以幫助移除玻璃及磨料顆粒，玻璃及磨料顆粒在玻璃之切割及邊緣研磨期間沉積於玻璃表面上。此清洗不向薄膜電晶體(「TFT」)提供任何進一步益處。
玻璃基板之頂面層處或頂面層內的金屬雜質可降低 基板上製造的薄膜電晶體(TFT)及其他電子裝置的效能。舉例而言，存在於玻璃/半導體介面處的金屬雜質可導致源極與汲極電極之間洩漏電流的增加。若金屬雜質變為在接近經設計自由載子濃度之水平處併入半導體薄膜內，則可能發生閘控制減少、電流洩漏增加及其他不穩定的操作特性。該等金屬雜質之濃度超過經設計自由載子濃度可能導致歸因於開路或短路條件之整個裝置失效。金屬雜質污染閘極絕緣體亦可導致不穩定的臨界電壓變化及/或過早的介電擊穿以及電晶體之破壞。
在各種實施例中，本揭示案係關於具有某些材料之空乏表面層的玻璃基板，以及諸如視覺顯示裝置之電子裝置，視覺顯示裝置包括使用具有空乏表面層之此等玻璃基板製造的薄膜電晶體。本文亦揭示化學處理玻璃基板之方法，該方法例如藉由瀝濾以在玻璃表面上形成空乏層或富氧化矽障壁層，而不會負面地影響對於諸如薄膜電晶體(「TFT」)製造之電子製造來說重要的表面粗糙度及/或其他特性。
因此，一個實施例揭示化學處理玻璃基板之表面層的方法，該方法包括以下步驟：使玻璃基板之至少一個表面與含有HCl之經加熱溶液接觸達足以自玻璃基板之表面及/或表面以下瀝濾至少一個元素的時間。
當玻璃基板包含諸如鹼土金屬硼鋁矽酸鹽玻璃之典型顯示玻璃時，瀝濾期間自基板移除之元素可包括鹼土金屬、硼、鋁或金屬污染物，例如Na、K、Mg、Ca、Sr、Ba、 Fe、Cu、B、Al、Sn、P、As或Sb。
本揭示案亦係關於一種顯示玻璃基板，該顯示玻璃基板包括具有深度範圍為約1奈米(nm)至約200奈米之經化學處理表面層的鹼土金屬硼鋁矽酸鹽。在一個實施例中，經化學處理表面層實質上耗乏選自鹼土金屬、硼、鋁或金屬污染物之至少一個元素。
本文亦揭示一種製造TFT之方法，該方法藉由在顯示玻璃基板之經化學處理表面層上直接沉積Si層及沉積熟習此項技術者已知的額外導電、半導電及/或絕緣層。
將在以下詳細描述中闡述額外特徵及優點，且額外特徵及優點將部分地對於熟習此項技術者顯而易見或藉由實踐書面描述及申請專利範圍中描述的實施例以及所附圖示來瞭解。應理解，前述一般描述及以下詳細描述兩者僅為示例性的，且意欲提供綜述或框架以理解申請專利範圍之性質及特性。
101‧‧‧傳統頂部閘極TFT裝置
102‧‧‧新型頂部閘極TFT裝置
105‧‧‧金屬層
110‧‧‧閘極絕緣體
115‧‧‧源極
120‧‧‧汲極
125‧‧‧半導體層
135‧‧‧金屬雜質
140‧‧‧玻璃基板
145‧‧‧玻璃基板
150‧‧‧空乏層
包括隨附圖式以提供對本揭示案之進一步瞭解且併入本文中並形成本說明書之一部分。圖式圖示一或多個示例性實施例，且連同描述用以解釋各種實施例之原理及操作。
第1A圖為製造於未經處理顯示玻璃上的頂部閘極薄膜電晶體(「TFT」)之示意圖。
第1B圖為製造於具有瀝濾層之經處理玻璃上的頂部閘極TFT之示意圖。
第2圖為圖示在不同時間及不同溫度下瀝濾之玻璃 晶圓之表面的氧化矽富集的條形圖。
第3A圖及第3B圖為將二氧化矽與對照(未瀝濾)之其他元素之表面比與在不同瀝濾溫度及時間瀝濾之玻璃晶圓的表面比進行對比的條形圖。第3A圖圖示矽與鋁之比，而第3B圖圖示矽與鋇之比。
第4圖為圖示未處理(虛線)及已處理(實線)Corning LotusTM玻璃上的TFT ID-VG轉移特性的圖表。
第5圖為圖示在非循環浴中在75℃下根據處理時間1：7 HCl：H2O瀝濾溶液對TFT洩漏電流之影響的盒形圖。
第6圖為圖示在非循環浴中在75℃下根據處理時間1：7 HCl：H2O瀝濾溶液對TFT亞臨界值擺幅(mV/dec)電流之影響的盒形圖。
第7圖為圖示針對各種瀝濾時間及溫度相較於沒有金屬雜質之石英基板經處理及未經處理Corning LotusTM玻璃之亞臨界值擺幅的盒形圖。
術語「空乏層」及其他變體使用於本文中以描述基板之區域，在該區域中，已藉由瀝濾移除多數載流子。根據本揭示案，自空乏層移除之此等載流子之非限制實例包括Al、B、鹼土金屬及諸如Na、K、Mg、Ca、Sr、Ba、Fe、Cu、B、Al、Sn、P、As或Sb之金屬污染物。當空乏層經耗乏及/或實質上無載流子以運載電流時，空乏層有時被稱為「絕緣層」。
術語「氧化矽富集」及其變體使用於本文中以表示 自空乏層移除玻璃成分之製程導致的二氧化矽與玻璃成分之比的增加。
術語「FET」及其變體使用於本文中以表示場效電晶體。
術語「環FET」及其變體使用於本文中以表示環場效電晶體，環場效電晶體為具有三個同軸同平面電極的FET裝置，三個同軸同平面電極包括環場效電晶體之源極、閘極及汲極。
術語「TFT」及其變體使用於本文中以表示薄膜電晶體。
片語「高溫」及其變體使用於本文中以表示高於室溫之溫度，諸如高於21℃，例如高於40℃。
術語「瀝濾深度」及其變體使用於本文中以表示低於基板表面的深度，在基板表面處發生雜質之瀝濾。
術語「頂部閘極」及其變體使用於本文中以表示裝置，在該裝置內金屬閘在頂部且源極汲極半導體區域與基板相接觸。
玻璃基板之特性對於薄膜電晶體及光電電池之效能及可靠性是極其重要的。(Ellison及Cornejo,Int.J Appl.Glass Sci 1[1](2010)87)。自含鹼金屬之玻璃遷移的鈉經發現污染液晶且使主動矩陣液晶顯示器(AMLCD)面板中使用的ITO層降解，且導致沉積在玻璃上的光電電池分流。即使有低鹼金屬玻璃，發現重複的開關循環可能導致鈉遷移。
各種方法經形成以減輕鹼金屬之不利影響，要麼藉 由自基礎玻璃或玻璃表面移除鹼，要麼藉由使用障壁層以防止鹼金屬遷移。Alpha及Dumbaugh在US4180618中描述使用於多晶矽光電之鹼土金屬鋁矽酸鹽玻璃。Hecq等人在US5093196中描述具有脫鹼層之較低反應鈉鈣玻璃及藉由與酸氣之高溫反應產生此脫鹼層之方法。鹼金屬空乏區域延伸超過100奈米進入玻璃。Mizuhashi等人在US4485146中教示可使用沉積在含鹼金屬玻璃上的氧化矽障壁層防止自玻璃至半導體層之鈉的擴散，前提是若氧化矽障壁層含有與矽結合的氫氣。Couillard等人在SPIE 3014 166中描述沉積在Corning code 1737玻璃上的p-Si TFT之洩漏電流隨著障壁層厚度的增加而增加。此違反直覺的結果之明顯原因由Araujo等人在US5578103中作出解釋。在具有氧化矽、氧化鋁或鉭酸鹽障壁層之玻璃內的鹼金屬流的方向取決於玻璃組合物。對於具有可改變配位之高場強度離子的玻璃，經配位的能量改變驅動，可自障壁流動至玻璃。
自玻璃擴散之雜質同樣影響矽TFT之效能，特別是用於處理溫度通常高於600℃的多晶矽(pSi)電晶體。在US5985700中，Moore提出不使用額外障壁層瀝濾玻璃表面以使斷開狀態洩漏電流降低2數量級之方法，該方法僅藉由在無氫氟酸(HF)浸漬之情況下使用RCA清潔製程(1965年由RCA公司開發，作為在高溫處理之前半導體晶圓之清潔方法)。二次離子質譜法(SIMS)及電感耦合電漿質譜法(ICP-MS)顯示基礎RCA移除大部分鋁及一些鈣，而酸性RCA2自Corning code 1737玻璃移除鈣、鋇及鋁。Couillard 等人在J.Non-Cryst.Solid 222(1997)429中描述Corning code 1737玻璃之RCA清潔如何形成約6奈米厚度之富氧化矽層。使用X射線光電子能譜(XPS)量測以顯示RCA處理增加氧化矽含量約17%，同時減少了氧化鋁50%、硼20%及鋇67%。Tian等人在J.Appl.Phys.90(8)(2001)3810中描述Na22示蹤劑擴散實驗，示蹤劑擴散實驗顯示藉由在650℃下濕式氧化法之1737之RCA清潔及表面改質兩者皆作為低壓化學氣相沉積(LPCVD)SiO2，作為對鈉擴散之有效的障壁層。
如上述之描述，減少影響TFT裝置之來自玻璃的雜質的努力集中於鹼金屬，主要為鈉遷移。然而，除鹼金屬之污染可對TFT效能具有不利影響，且污染比較高洩漏電流影響更大。經併入半導體之雜質產生陷阱狀態，其中一些將為供體或受體。對於矽，併入三價基團3、8及13個元素產生受體，且併入五價基團5及15個元素產生供體。半導體之本底摻雜的該增加不僅將增加薄膜電晶體之截止電流，而且將轉移臨界電壓。污染水平之空間及逐次變化可對AMLCD顯示面板生產之產率具有直接影響，因為諸如臨界電壓及開關電流之一致的電晶體特性對於與簡單驅動電路之整合是至關重要的。在p-Si TFT中尤為如此，在p-Si TFT中歸因於粒度分佈已有大量變化。此影響在p-Si TFT驅動有機發光二極體(OLED)之情況下進一步擴大。由於OLED為電流驅動裝置，臨界電壓之變化將導致像素強度之變化。其他雜質將產生更深水平陷阱狀態。此等陷阱大多數影響載子輸送。由於除矽之外的所有元素可在矽內產生陷阱狀態，可能看出石英或高 純度熔融氧化矽可能是薄膜電晶體的理想基板。然而，價格令人望而卻步，且諸如與矽及氧化矽障壁之熱膨脹失配之其他特性使得高純度熔融氧化矽不切實際。要實現熱膨脹、價格及形成目標要求可對薄膜電晶體具有不利影響之諸如鋁、硼及鹼土金屬之元素必須經併入用於平板顯示之平板玻璃基板中。
相應地，形成對玻璃基板中的薄膜電晶體效能空乏層具有不利影響的元素空乏表面層的方法已經開發。此等處理可包括或可不包括熱處理之前的玻璃瀝濾或其他手段。此等處理將使得用於顯示應用的玻璃板正常處理期間的強度及耐刮傷性將不會受損。有益地，採用的處理使得一個玻璃表面材料組合物之所有以上屬性將得到改良。
在瀝濾期間，來自安置有玻璃之流體介質的入侵離子經由間隙進入玻璃結構且基於無淨電荷轉移與玻璃內基質離子交換位置。依次地，玻璃之基質離子逐漸前進至玻璃表面。鹼金屬離子之瀝濾是最主要的耐用性問題。瀝濾製程是相互擴散受控的，且瀝取液中成分之量可能根據t0.5增加，其中t為時間。認為在酸性條件下會發生此情況。在鹼性溶液中，認為玻璃結構會破壞架橋氧，導致網路逐漸溶解。認為此腐蝕反應之速率成直線適時發生。當溶解均勻時，攻擊介質中各種物種的比率與在玻璃中是一樣的。由於玻璃之相微結構，發生優先溶解。玻璃的一些區域含有比其他更易於受介質攻擊的組合物。在此情況下，介質中溶解物種之比率可能與基準玻璃不同。在所有上述情況下，提及到攻擊速率為 熱活性化製程，在此製程中，在溫度T下萃取之材料的量遵照Arrhenius型表達。對於大多數矽酸鈉玻璃，溫度每上升10℃比率增加1.5至2倍。
尚未完全開發以此方式改質之玻璃表面上的TFT製造。表面處理亦經Belscher等人在US5792327及US5851366中描述。該等專利描述如何藉由使用氫氟酸及鹽酸混合物化學處理表面可改良直接在玻璃基板上之金屬薄膜之附著力。藉由RCA處理之富氧化矽障壁的產生已由上述提及之Moore、Couilard及Tian描述。Moore在US 5,985,700中揭示使用瀝濾以在玻璃表面提供富氧化矽邊界區域，隨後源極汲極半導體區域在無障壁層之情況下直接沉積在玻璃表面上。專利論述使用具有在0與6之間及/或8至14之pH的液體或氣體以形成經瀝濾表面，直接形成矽塗層至該經瀝濾玻璃表面，圖案化該矽塗層以形成該TFT之基底及塗裝TFT裝置。在Wang等人之微電子學可靠性(Microelectronics Reliability)38(1998)1835中研究此RCA清潔產生之障壁對薄膜電晶體之特性的影響。歸因於緩衝層之存在，界定為依次在75℃下將玻璃暴露至NH4/H2O2/H2O達10分鐘及在75℃下將玻璃暴露至HCl/H2O2/H2O達10分鐘之RCA清潔導致熱載子移動性之效能增強。對比藉由常壓化學氣相沉積(APCVD)與LPCVD使Corning code 1737玻璃經RCA清潔或經SiO2塗佈至各種厚度，經SiO2塗佈之1737上n-TFT的效能及熱載子應力可靠性優於未經塗佈1737玻璃。熱載子應力可靠性效能再次取決於SiO2塗層厚度。雜質陷阱受塗層之不存在或存在控制， 而提出晶粒界陷阱對塗層中的壓縮或拉伸應力敏感，認為此取決於塗層厚度。
TFT裝置之玻璃污染之機制未用文件很好證明。發行的作品集中於擴散，主要為p-Si之高溫沉積、摻雜物活化或非晶矽(a-Si)至p-Si之重結晶。然而，其他機制很可能促成污染。電漿沉積期間的濺射、CVD製程期間的化學氣相傳輸、濕法處理中的溶解及再沉積以及表面接觸都是似真機制，玻璃藉由該等似真機制可污染薄膜電晶體製程。由於裝置效能增加，已揭示不會直接影響自基板之擴散的額外製程及結構以減少污染的影響。Yamazaki等人在US6849872中描述改良之薄膜電晶體，在薄膜電晶體處TFT形成於基板上，基板具有氮化矽、氮化鋁或氧化鋁障壁層且在TFT上方包覆有第二障壁層。該等障壁層之目的在於防止移動離子自基板之輸送。Kadono等人在US7402467及US7871936中描述藉由用含稀釋氟之溶液蝕刻來移除每個介面處的污染從而改良TFT裝置之可靠性的方法。
在一個實施例中，揭示化學處理基板之表面層的方法，諸如包括用於顯示應用之鹼土金屬硼鋁矽酸鹽玻璃的玻璃基板。該方法包括將基板之至少一個表面與含有HCl之經加熱溶液接觸達足以自玻璃基板之表面及/或表面以下瀝濾至少一個元素的時間。在一個實施例中，玻璃基板之表面粗糙度實質上與接觸經加熱HCl溶液前及後相同。實驗證據表明在瀝濾前使用稀釋氫氟酸(HF)之水溶液處理玻璃基板之表面導致瀝濾製程之功效增強。
在蝕刻製程中，自基板移除外部層，且矽與電荷載子之比在蝕刻製程前後不改變。與此相反，瀝濾製程選擇性地自玻璃基板之外部表面移除電荷載子，且矽與電荷載子之比在瀝濾製程後增加。
當玻璃基板包含鹼土金屬硼鋁矽酸鹽玻璃時，藉由瀝濾自基板移除之元素可包括鹼土金屬、硼、鋁或金屬污染物，例如Na、K、Mg、Ca、Sr、Ba、Fe、Cu、B、Al、Sn、P、As或Sb。此導致經化學處理玻璃基板具有範圍為4%至15%之氧化矽富集。在一個實施例中，經化學處理之玻璃基板在接觸經加熱HCl溶液後具有比接觸前高至少20%之Si：Al比。在一個實施例中，Si：Al比之範圍為約80：20至約100：0。
在一個實施例中，揭示之方法用於移除基板之表面上及基板之某深度(被稱為「瀝濾深度」)內兩者之污染物。瀝濾深度可延伸至基板內達約200奈米，且在某些實施例中達約500奈米。在一個實施例中，瀝濾深度之範圍為約1奈米至約200奈米。在特定實施例中，瀝濾深度之範圍為約2奈米至約5奈米。
使用於揭示之方法中的HCl溶液典型地具有範圍為約0.1莫耳/公升至約2.0莫耳/公升之濃度。在一些實施例中，HCl溶液用選自H2O或H2O2之稀釋劑稀釋以獲得範圍為1：2至1：10之HCl溶液與稀釋劑之比。在特定實施例中，該比率為1：5至1：7。
本文中所揭示之HCl溶液在高溫下典型地應用於基板。在一個實施例中，HCl溶液溫度在約40℃至約80℃之範 圍內下降，例如約60℃至約75℃之範圍內。
在一個實施例中，HCl與基板接觸之時間(稱為「接觸時間」)範圍可為約1分鐘至約30分鐘。在一個實施例中，接觸時間在從5分鐘增至30分鐘之五分鐘增量內量測。可採用各種形式之接觸，包括但不限於停滯浸泡或攪拌浸泡，包括，例如藉由機械攪拌或起泡之攪拌。接觸步驟亦可包括噴射製程，諸如水平或垂直噴射製程。
不要求時，可在接觸步驟前使用熟習此項技術者已知的用於顯示玻璃之傳統的清洗及清潔步驟對基板進行清洗及清潔。例如，典型的玻璃清潔使用任何以下步驟之組合：清潔劑噴洗、刷洗、超音波清洗、兆聲波清洗、高壓清洗、氣刀乾燥及IPA乾燥。可依據特定應用之最佳實踐改變清洗步驟之次序。一種清潔劑清洗使用諸如KOH之基於清潔劑的鹼性溶液。
同樣地，不要求時，可使用經加熱的去離子水在使基板與前述HCl溶液接觸後對基板進行清洗。在各種實施例中，可將去離水加熱至範圍至約40℃至約80℃的溫度。此清洗步驟亦可在超音波或兆聲波條件下執行，諸如在範圍為約70kHz至大於1000kHz之頻率下執行範圍為約1分鐘至約30分鐘的時間。在一個實施例中，此製程為使用超音波及/或兆聲波轉換器在停滯或循環浴內執行。在另一實施例中，此製程為使用具有超音波及/或兆聲波噴嘴之輸送工具進行。最後，經瀝濾及清潔玻璃可使用已知技術進行乾燥，包括使用旋轉沖洗乾燥(「SRD」)、異丙醇(「IPA」)乾燥(「Marangoni 乾燥」)或以上之組合以形成顯示玻璃基板。
在一個實施例中，前述方法可用來製造顯示玻璃基板，顯示玻璃基板包含具有深度範圍為約1奈米至約200奈米之經化學處理表面層的鹼土金屬硼鋁矽酸鹽，該經化學處理表面層實質上耗乏選自鹼土金屬、硼、鋁或金屬污染物之至少一個元素，該金屬污染物例如Na、K、Mg、Ca、Sr、Ba、Fe、Cu、B、Al、Sn、P、As或Sb。
在另一實施例中，揭示藉由製程在揭示之基板上形成薄膜電晶體(「TFT」)之方法，該製程包括以下步驟：在玻璃基板之經化學處理表面上直接沉積Si層；對Si層進行退火以形成多晶矽；在多晶矽上沉積電極，及圖案化電極以形成通道區域；在通道區域及電極上方沉積電介質層，例如SiO2層；在SiO2層上沉積金屬閘極，例如Al閘極，及圖案化該閘極；經由SiO2層及在電極上蝕刻通孔；及對樣本進行退火。
上述製程概括TFT形成製程之一個實例。可以不同順序執行概括之步驟且仍允許電晶體之形成。上述概括之製程之其他變化包括使用一或多種不同介電材料形成電介質層，及/或使用一或多種不同金屬形成金屬閘極。
如所示，且根據本揭示案之各種實施例，揭示顯示玻璃基板之化學處理，該方法對TFT效能具有直接積極影 響。此特別影響TFT之斷開狀態操作或低於臨界電壓之操作，從而減少電流洩漏且改良有機發光二極體(OLED)之電晶體控制及其他高效能顯示(「HPD」)技術。TFT之斷開狀態操作的改良亦可降低裝置之總體電力消耗。
在另一實施例中，揭示例如化學濕法工作臺、RCA濕法工作臺或化學浴之設備以化學處理諸如EAGLE XG®及Corning LotusTM之顯示玻璃基板。化學溶液為HCl，可使用H2O或H2O2進行稀釋以控制表面處理之水平。亦可使用溶液處理時間及溫度以控制處理水平。HCl可與許多金屬反應且自玻璃表面移除金屬。HCl亦具有瀝濾效應，如此可移除玻璃表面以下的金屬雜質。自玻璃表面以下之金屬雜質移除的水平(稱為瀝濾深度)可受處理時間、溶液溫度及/或溶液濃度控制。
藉由瀝濾區域以形成自玻璃基板表面延伸至玻璃基板之空乏層，金屬雜質將存在於玻璃基板表面或玻璃基板表面附近以與隨後沉積在玻璃表面上的薄膜材料相互作用的可能性較小。此等雜質可停留在玻璃/薄膜介面或經併入至薄膜內。此對於半導體薄膜來說特別重要，因為眾所周知金屬雜質在矽及其他半導體之帶隙內形成陷阱狀態。因此，此等金屬雜質可藉由導致不穩定的裝置行為、增加之洩漏電流、減少之亞臨界值擺幅及減少之閘極控制降低薄膜及諸如TFT之用薄膜製造之電子裝置的效能，此情形最終導致裝置可靠性之降低。
HCl在維持融合拉製表面之粗糙度的同時攻擊金屬 雜質，從而獲得許多優勢。例如於LotusTM玻璃之表面粗糙度可在約0.2奈米至約0.3奈米之範圍內。表面粗糙度的增加對於隨後沉積之薄膜可具有不利影響，例如脫層。另外，維持足夠低的表面粗糙度可避免粗糙度擴散至裝置層。裝置層內的粗糙度可導致裝置特性或裝置故障之偏移。
與揭示之方法相關聯之示例性非限制優勢包括玻璃基板上顆粒之減少。更具體而言，自玻璃表面之(中性的及離子的兩者)金屬雜質可減少。事實上，藉由使用揭示之方法，可能實現在約1奈米至數百奈米之範圍內自玻璃之頂面層及自表面以下延伸之空乏層或瀝濾層之(中性的及離子的兩者)金屬雜質的減少。
如前述，揭示之方法藉由使用與玻璃處理、薄膜電晶體處理及半導體處理相容的化學反應導致空乏層之形成。在一個示例性實施例中，揭示之方法與所有薄膜電晶體設計方案相容，包括頂部閘極、底部閘極、共面及交錯方案。由於同樣原因，玻璃瀝濾設備可改型為當前玻璃清潔設備。
一些顯示玻璃基板在遞交至消費者前經化學處理。一項該處理包括NaF及H3PO4之化學溶液。該處理將蝕刻玻璃表面，產生奈米級粗糙度。如此幫助改良某些薄膜之黏附力且藉由增加摩擦允許玻璃之更好處理。在某些實施例中，用此方式處理之顯示玻璃可改良消費者TFT製造製程中的靜電放電(「ESD」)，且該處理在改良消費者TFT陣列均勻性時可具有一些益處。
在某些實施例中，設計用於顯示蓋板之玻璃經化學 處理以改良顯示蓋板之機械效能。為改良顯示玻璃之強度，化學處理製程包括使玻璃經受HF與H2SO4之化學溶液。由於HF在高速率下攻擊SiO2，此化學溶液攻擊存在於玻璃表面上的機械瑕疵，從而基本上消除該等機械瑕疵。此降低玻璃表面上的瑕疵的嚴重性並增加玻璃之強度。然而，該處理不會自玻璃選擇性地移除金屬雜質。
在第5,985,700號美國專利中描述用於直接在玻璃表面上形成頂部閘極TFT之方法的描述，本專利以引用方式併入本文中，其中玻璃表面首先充分地瀝濾以在玻璃表面處提供富氧化矽邊界區域。第5,985,700號美國專利描述使用溫(75℃)浴之兩步式瀝濾製程，涉及使用NH4OH、H2O及H2O2之第一鹼清潔及使用HCl、H2O及H2O2之第二酸清潔。鹼清潔經發現以移除有機材料、鋁及鈣，而酸清潔經發現以移除鈣、鋇及殘留鋁。使用低溫(約600℃)TFT製造製程製備頂部閘極多晶矽TFT，包括以下步驟：自矽烷使用低壓CVD在經瀝濾基板表面上直接沉積多晶矽。頂部閘極TFT形成於使用兩步式瀝濾製程處理之基板上及在兩步式瀝濾製程結束時經歷進一步HF蝕刻之經瀝濾基板上。
第1A圖及第1B圖分別圖示根據本文揭示之化學處理製程未處理之顯示玻璃上及已經如此處理的且包含經瀝濾空乏層150的玻璃上製造的傳統頂部閘極TFT裝置101及發明的頂部閘極TFT裝置102。如第1A圖所示，在傳統的頂部閘極TFT裝置101中，典型地由本征矽組成之半導體層125之半導體區域的主動源極115及汲極120與玻璃基板直接接 觸。因此，存在於整塊玻璃基板140中的金屬雜質135可與經沉積半導體層125相互作用且併入經沉積半導體層125中。玻璃/半導體介面處的金屬雜質135可導致源極115與汲極120之間的電流洩漏增加。經併入半導體層125之金屬雜質135可減少閘極控制且產生不可預期行為。此外，經併入閘極絕緣體110之金屬雜質135可導致裝置之過早擊穿。
自頂面之此等雜質的移除極大地減少了發生此等降級機制的機會。參照第1B圖，形成於根據本揭示案處理之玻璃基板上的頂部閘極TFT 102具有與空乏/經瀝濾玻璃層150直接接觸之半導體層125之半導體區域的主動源極115及汲極120，空乏/經瀝濾玻璃層150耗乏及/或實質上不含金屬雜質。該空乏/經瀝濾層150提供防止整塊玻璃基板145中的金屬雜質相互作用及併入經沉積半導體層125中的障壁。金屬層105為閘極電極。
已顯示空乏/經瀝濾層提供所得裝置效能之直接益處，包括薄膜電晶體之較低洩漏電流水平，從而改良斷開狀態效能並降低裝置電力消耗。相似地，已顯示使用揭示之方法處理之基板導致薄膜電晶體之較低亞臨界值擺幅水平，從而改良斷開狀態效能、增加轉換速率及降低裝置電力消耗。所得裝置內的其他經改良特性包括經改良薄膜電晶體臨界電壓穩定性。所有上述提及之益處可導致改良之顯示及其他電子裝置效能以及改良之薄膜電晶體及其他電子裝置可靠性。最後，揭示之方法可導致薄膜電晶體陣列之樣本間均勻性的直接改良，此可採用薄膜電晶體改良消費者產品之產率。
本揭示案將藉由以下非限制實例進一步澄清，意欲僅為本發明之示例性。
實例
該實例描述用於形成具有空乏表面層之鹼土金屬硼鋁矽酸鹽玻璃(Corning LotusTM低鐵晶圓)之HCl瀝濾製程及條件。使用於該實例中的玻璃晶圓基板具有150毫米之直徑。在瀝濾前，晶圓經清洗及乾燥。
藉由將晶圓浸漬於聚四氟乙烯(「PTFE」)槽內之1.5M HCl溶液中及在不同溫度及時間內將晶圓浸泡於溶液中來執行瀝濾。實驗結果列示於如下表1中，顯示使用恆定1.5M HCl溶液(HCl：H2O=1：7)瀝濾Corning LotusTM低鐵晶圓的不同瀝濾溫度及時間。瀝濾溫度及時間之五個不同組合之每一個與四個晶圓之群組一起使用。對於每一群組，針對環FET製造及TET效能量測使用三個晶圓，且使用一個晶圓用於玻璃表面特徵化。使用四個未經處理晶圓作為對照。在瀝濾前，一個酸性槽依次裝入7公升18MΩ去離子水及1公升具有34%至37%之濃度的Trace Metal級HCl以形成1.5M HCl溶液。隨後將HCl溶液加熱至40℃。
在不同狹槽內加載有四個前述玻璃晶圓的槽式 PTFE載體浸漬於槽內。在1分鐘停滯浸泡後，將具有晶圓之載體帶出該槽且放置於沖洗槽中立即進行三個快速傾卸沖洗循環。經沖洗載體及晶圓隨後在含有18MΩ去離子水之超音波浴內經歷兩步式後清洗製程。第一清洗步驟在50℃之溫度及72kHz之超音波頻率下執行10分鐘，且第二清洗步驟在50℃之溫度及104kHz之超音波頻率下執行另一10分鐘。在後清洗後，藉由旋轉沖洗及乾燥製程(「SRD」)在N2環境中乾燥晶圓。使用同樣程序，另一組四個Corning LotusTM晶圓在40℃下於同樣的1.5M HCl溶液中浸泡5分鐘。在5分鐘停滯浸泡後，將具有晶圓之載體帶出該槽且放置於沖洗槽中立即進行三個快速傾卸沖洗循環。經沖洗載體及晶圓隨後在含有18MΩ去離子水之超音波浴內經歷兩步式後清洗製程。第一清洗步驟在50℃之溫度及72kHz之超音波頻率下執行10分鐘，且第二清洗步驟在50℃及104kHz之超音波頻率下執行另一10分鐘。在後清洗後，藉由SRD在N2環境中乾燥晶圓。
之後，溶液進一步加熱至75℃。隨後，同樣的程序用於使用同樣的1.5M HCl溶液分別瀝濾另三組Corning LotusTM晶圓1分鐘、5分鐘及20分鐘，隨後進行同樣的沖洗、後清洗及乾燥。
四個對照晶圓僅經歷後清洗及乾燥製程。
在瀝濾及後清洗前後使用Candela® CS10光學面分析儀(KLA-Tencor,Milpitas,California)對晶圓進行顆粒計數分析。在每個晶圓上未觀察到明顯的顆粒數量增加。瀝濾 及後清洗製程典型地未產生顆粒，這是由於表面經瀝濾而不是蝕刻且導致金屬之選擇性移除。
藉由X射線光電子能譜法(XPS)分析經瀝濾玻璃之表面組合物。針對每一個晶圓量測兩個區域。空乏層深度為約2奈米至約5奈米。結果顯示於表2中。相較於對照，所有經瀝濾玻璃晶圓顯示氧化矽之富集及其他元素之空乏。
第2圖為對比使用不同處理溫度及時間製造之五個經瀝濾樣本之表面處的氧化矽富集的條形圖。結果基於如下表2中提供的XPS資料計算。在不希望受理論約束之情況下，咸信更高的溫度及更長的瀝濾時間之兩者增加表面處的氧化矽富集，而似乎溫度比時間更有影響力。在一分鐘之恆定瀝濾時間內，藉由將溫度自40℃升高至75℃，氧化矽富集自5.1%增至10.7%。在75℃之恆定瀝濾溫度下，藉由將瀝濾時間自1分鐘延長至5分鐘，氧化矽富集自10.7%增至11.1%。
第3A圖及第3B圖將未瀝濾對照玻璃晶圓之空乏層內的矽與鋁及矽與鋇之比率與在不同溫度及時間使用HCl溶液處理之五個經瀝濾玻璃晶圓之比率進行對比。比率隨著瀝濾溫度及時間增加，這是其他元素之空乏與氧化矽富集之組合的結果。第3A圖顯示矽與鋁之比，而第3B圖顯示矽與鋇之比。基於顯示根據時間及溫度而變化之使用1.5M HCl瀝濾Corning LotusTM低Fe玻璃之經XPS判定表面組合物(原子%)的如下表2中的XPS資料計算比率。組合物經標準化以排除表面污染。相較於未經瀝濾對照晶圓之比率更高的矽與經瀝濾晶圓中的其他元素之比率表明玻璃表面上的氧化矽富集及/ 或其他元素之空乏。
在處理前，晶圓之原子力顯微術(「AFM」)表面粗糙度(「Ra」)量測為0.25奈米。在50℃下於0.1M HCl中瀝濾1.5小時後，晶圓之量測Ra為0.27奈米。Ra之此差異在量測誤差範圍內，且因此，表面粗糙度量測表明表面粗糙度在瀝濾前後無變化。
為表徵經處理玻璃基板之電衝擊，使用環場效電晶體(「環FET」，具有同心電極之TFT)裝置。
環FET裝置提供直接評估包含玻璃上半導體基板之組分材料的電氣性質及提供材料回授及製造製程最佳化的能力。提供純料之快速直接評估的現有偽FET裝置僅用於由半導體/絕緣體/半導體堆疊組成之絕緣體上矽(「SOI」)材料，在此處可接觸絕緣體之兩面上的半導體。此可能不用於玻璃 基板上的半導體，在玻璃基板上無可施加接觸之第二半導體。環FET設計及製程特定地把表徵具有相對厚(數十奈米至數百奈米)的玻璃層之基板之現有技術的限制作為目標。環FET裝置具有三個同心共面電極，三個同心共面電極包含環場效電晶體之源極、閘極及汲極。
環FET允許在不進行完整TFT電晶體製造製程之情況下量測及表徵所有典型的TFT參數，如製造時發現之彼等參數。針對此分析，環FET製造於經瀝濾玻璃表面上。
藉由首先在電漿增強化學氣相沉積(「PECVD」)反應器中將非晶矽(「a-Si」)在400℃下直接沉積在Corning LotusTM玻璃上來製造用於收集第4圖至第7圖中的資料的電晶體。隨後在N2氣氛中將a-Si層在630℃下進行12小時退火以形成多晶矽(「p-Si」)層。250nm Al經由濺射沉積、使用光刻圖案化以及蝕刻以形成源極/汲極電極。100nm包層SiO2層隨後在390℃下自PECVD腔室內的原矽酸四乙酯(「TEOS」)氣體前驅物沉積在通道區域及源極/汲極電極上方。250nm Al經由濺射沉積、使用光刻圖案化以及蝕刻以形成閘極電極。通孔經由源極及汲極電極上方的SiO2閘極氧化物進行蝕刻以允許進行電接觸。樣本隨後在200毫托N2環境中在450℃下進行1小時退火。此情況導致Al源極/汲極電極與矽發生反應，從而形成電晶體之p型摻雜源極/汲極區域。
在室溫下量測所有TFT特性。量測每一個晶圓上的52個位置，在該等位置上，晶圓經受特定化學處理。每個處理有多個(≧3)晶圓，以使得晶圓內及晶圓間的變化可量測， 此幫助計量TFT製造期間產生的製程雜訊且產生可經由統計方法提取之實驗處理條件的更強信號。圖示於第4圖至第7圖中的電晶體資料顯示使用HCl酸處理玻璃以形成經瀝濾層幫助改良TFT斷開狀態特性。
例如，第4圖顯示未處理(虛線)及經處理(實線)Corning LotusTM玻璃上的TFT ID-VG轉移特性。對於每種情況，曲線數目為45(n=45)。可清晰看出經處理樣本顯示更小變化性。
第5圖圖示顯示在非循環浴中在75℃下根據處理時間變化之1：7 HCl：H2O瀝濾溶液對TFT洩漏電流之影響的盒形圖。使用Corning LotusTM玻璃。未經處理對照樣本藉由時間=0來表示。未經處理玻璃(時間=0分鐘)顯示隨著洩漏電流之更大變化而變化之高中值。處理時間大於0時，中值洩漏電流下降且變化降低。在更長處理時間內，變化及中值洩漏電流增加，大部分是歸因於由於溶液未再循環而造成表面上的污染物的再沉積。
第6圖圖示顯示在非循環浴中在75℃下根據處理時間變化之1：7 HCl：H2O瀝濾溶液對TFT亞臨界值擺幅(「SS」)電流(mV/dec)之影響的盒形圖。使用Corning LotusTM玻璃。未經處理對照樣本藉由時間=0來表示。一般而言，亞臨界值擺幅變化在任何處理時間量後減小。
第7圖為顯示在各種瀝濾時間及溫度內相比沒有金屬雜質之石英基材經處理及未經處理Corning LotusTM玻璃之亞臨界值擺幅(SS)的圖表。未處理之Corning LotusTM玻璃 相較於石英具有較高SS。在40℃下處理Corning LotusTM玻璃較短時間使得SS效能接近於石英之效能，同時亦減小變化。未經處理對照藉由時間=0且溫度=40℃及75℃來表示。
除非另有明確規定，否則本文中所闡述之任何方法決不意欲解釋為要求以特定次序執行方法之步驟。相應地，方法請求項未實質上陳述步驟所遵循之次序或未在申請專利範圍或描述中另明確規定步驟限於特定次序時，決不意欲推斷任何特定次序。
應理解，前述描述僅為示例性及說明性的，且不解釋為本揭示案之限制。此外，應理解本文中的不同實施例之各種特徵及/或特性可彼此組合。因此，在不脫離本發明之精神或範疇的情況下，可對說明性實施例進行修改及變化且可對其他配置進行修改。由於對熟習此項技術者來說，可想到併入本發明之精神及實質的所揭示之實施例的修改組合、子組合及變化，本發明應解釋為將所有事物包括在所附申請專利範圍及其等效物之範疇內。
102‧‧‧新型頂部閘極TFT裝置
105‧‧‧金屬層
110‧‧‧閘極絕緣體
115‧‧‧源極
120‧‧‧汲極
125‧‧‧半導體層
145‧‧‧玻璃基板
150‧‧‧空乏層

Claims (10)

  1. 一種化學處理一玻璃基板之表面層的方法，該方法包含以下步驟：使該基板之至少一個表面與含有HCl之一經加熱溶液在足以自該玻璃基板之該表面及該表面以下瀝濾至少一個元素之一溫度下接觸一定時間；以及其中該玻璃基板之該表面粗糙度在該接觸步驟之前及之後為實質上相同。
  2. 如請求項1所述之方法，其中該玻璃基板包含一鹼土金屬硼鋁矽酸鹽玻璃。
  3. 如請求項2所述之方法，其中該至少一個元素為一鹼土金屬、硼、鋁或金屬污染物。
  4. 如請求項2所述之方法，其中該經化學處理玻璃基板在該接觸步驟之後具有範圍為4%至15%之一氧化矽富集。
  5. 如請求項2所述之方法，其中該經化學處理玻璃基板在該接觸步驟之後具有至少高出20%之一Si：Al比。
  6. 如請求項1所述之方法，其中該接觸產生範圍為1奈米至200奈米之一瀝濾深度。
  7. 如請求項1所述之方法，其中該HCl溶液具有在0.1莫耳/公升至2.0莫耳/公升之一範圍內之一濃度。
  8. 如請求項1所述之方法，其中該溶液溫度在40℃至80℃之一範圍內。
  9. 如請求項1所述之方法，其中該接觸時間範圍為1分鐘至30分鐘。
  10. 一種玻璃基板，該玻璃基板包含：一鹼土金屬硼鋁矽酸鹽，該鹼土金屬硼鋁矽酸鹽包含具有範圍為1奈米至200奈米之一深度的一經化學處理表面層，該經化學處理表面層耗乏選自一鹼土金屬、硼、鋁或一金屬污染物之至少一個元素。
TW103115556A 2013-04-30 2014-04-30 具有空乏層之玻璃以及建置於其上之多晶矽薄膜電晶體 TWI628718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361817536P 2013-04-30 2013-04-30
US61/817,536 2013-04-30

Publications (2)

Publication Number Publication Date
TW201501212A true TW201501212A (zh) 2015-01-01
TWI628718B TWI628718B (zh) 2018-07-01

Family

ID=51843867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115556A TWI628718B (zh) 2013-04-30 2014-04-30 具有空乏層之玻璃以及建置於其上之多晶矽薄膜電晶體

Country Status (6)

Country Link
US (1) US9722084B2 (zh)
JP (1) JP6463341B2 (zh)
KR (1) KR102166947B1 (zh)
CN (1) CN105164795B (zh)
TW (1) TWI628718B (zh)
WO (1) WO2014179163A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771375B (zh) * 2017-02-24 2022-07-21 美商康寧公司 高寬高比玻璃晶圓
CN110582470A (zh) * 2017-03-09 2019-12-17 康宁股份有限公司 通过表面化学处理降低玻璃的静电荷的方法
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180618A (en) 1977-07-27 1979-12-25 Corning Glass Works Thin silicon film electronic device
JPS5826052A (ja) 1981-08-06 1983-02-16 Asahi Glass Co Ltd アルカリ拡散防止酸化ケイ素膜付ガラス体
GB2199318B (en) 1986-12-04 1990-11-14 Glaverbel Dealkalised sheet glass and method of producing same
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US5792327A (en) 1994-07-19 1998-08-11 Corning Incorporated Adhering metal to glass
US5851366A (en) 1994-07-19 1998-12-22 Corning Incorporated Adhering metal to glass
US5578103A (en) 1994-08-17 1996-11-26 Corning Incorporated Alkali metal ion migration control
JP2951571B2 (ja) * 1995-07-04 1999-09-20 ホーヤ株式会社 磁気ディスク用ガラス基板の製造方法及び磁気ディスクの製造方法
US5985700A (en) 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
JP3025654B2 (ja) * 1997-02-09 2000-03-27 ホーヤ株式会社 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
US6430965B2 (en) * 1996-12-30 2002-08-13 Hoya Corporation Process for producing glass substrate for information recording medium and process for producing recording medium using said glass substrate
JP3023429B2 (ja) * 1997-02-09 2000-03-21 ホーヤ株式会社 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
JPH1125454A (ja) * 1997-06-30 1999-01-29 Hoya Corp 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002255588A (ja) * 2001-02-28 2002-09-11 Iljin Diamond Co Ltd ガラスの表面からのナトリウム元素の除去方法
JP4795614B2 (ja) * 2002-10-23 2011-10-19 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板及びその製造方法
DE102006035797B3 (de) * 2006-07-28 2007-08-16 Heraeus Quarzglas Gmbh & Co. Kg Verfahren zum Reinigen von Quarzglasoberflächen
JP2008094641A (ja) * 2006-10-06 2008-04-24 Ohara Inc 基板の製造方法
EP2020658B1 (en) * 2007-06-29 2014-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
JP4117018B2 (ja) * 2007-09-27 2008-07-09 富士フイルム株式会社 熱現像感光材料を用いた画像形成方法
EP2501494A1 (en) * 2009-11-18 2012-09-26 Reckitt Benckiser LLC Surface treatment device and method
JP5693265B2 (ja) * 2010-07-07 2015-04-01 ナミックス株式会社 太陽電池及びその電極形成用導電性ペースト
SG183091A1 (en) * 2011-01-07 2012-09-27 Asahi Glass Co Ltd Glass substrate for information recording media, process for its production, and magnetic recording medium
JP5391220B2 (ja) * 2011-03-22 2014-01-15 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板の製造方法
US9315412B2 (en) 2011-07-07 2016-04-19 Corning Incorporated Surface flaw modification for strengthening of glass articles

Also Published As

Publication number Publication date
CN105164795B (zh) 2020-07-14
JP2016525996A (ja) 2016-09-01
KR20160003119A (ko) 2016-01-08
KR102166947B1 (ko) 2020-10-19
JP6463341B2 (ja) 2019-01-30
CN105164795A (zh) 2015-12-16
TWI628718B (zh) 2018-07-01
US9722084B2 (en) 2017-08-01
US20160071981A1 (en) 2016-03-10
WO2014179163A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
KR101028346B1 (ko) 질화 규소막 및 반도체 장치
CN101887842B (zh) Soi衬底的制造方法及soi衬底
TWI628718B (zh) 具有空乏層之玻璃以及建置於其上之多晶矽薄膜電晶體
Meuris et al. Implementation of the IMEC-cleaning in advanced CMOS manufacturing
KR20110000519A (ko) Ｓｏｉ 기판의 제작 방법 및 ｓｏｉ 기판
KR20020048938A (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
JP4245086B2 (ja) ガラス上薄膜トランジスタの製造方法
CN105529265A (zh) Mos晶体管的制作方法及mos晶体管
CN113097134B (zh) 一种阵列基板的制备方法及阵列基板
JP2004056099A (ja) 窒化珪素膜、並びに半導体装置及びその作製方法
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
CN110473775A (zh) 改善薄膜剥离的方法
US8728941B2 (en) Semiconductor apparatus and manufacturing method of same
CN105009297A (zh) 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法
US9231062B2 (en) Method for treating the surface of a silicon substrate
EP1122788A1 (en) Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate
WO2009084284A1 (ja) 半導体装置用の絶縁基板、半導体装置、及び、半導体装置の製造方法
JP2002110997A (ja) 多結晶薄膜トランジスタの製造方法
TWI381437B (zh) 半導體層之表面處理方法及半導體裝置之製造方法
Hwang et al. A Study on Germanium as a Contaminant Source in Semiconductor Fabrication Process
TWI539487B (zh) 一種ltps產品中製造緩衝層的方法
Chae A Study on Germanium as a Contaminant Source in Semiconductor Fabrication Process Dong Won Hwang, Jae Seok Lee, Pil Kwon Jun, Yang Ku Lee, and Seung
JP2002131777A (ja) 液晶表示装置の製造方法
Broussous et al. Single backside cleaning on silicon, silicon nitride and silicon oxide
Abe et al. High-Performance Polycrystalline Silicon Thin-Film Transistors with Low Trap Density at the Gate-SiO2/Si Interface Fabricated by Low-Temperature Process

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees