JP3862615B2 - シリコン系薄膜形成装置およびシリコン系薄膜形成方法 - Google Patents

シリコン系薄膜形成装置およびシリコン系薄膜形成方法 Download PDF

Info

Publication number
JP3862615B2
JP3862615B2 JP2002168554A JP2002168554A JP3862615B2 JP 3862615 B2 JP3862615 B2 JP 3862615B2 JP 2002168554 A JP2002168554 A JP 2002168554A JP 2002168554 A JP2002168554 A JP 2002168554A JP 3862615 B2 JP3862615 B2 JP 3862615B2
Authority
JP
Japan
Prior art keywords
forming
substrate
frequency
silicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002168554A
Other languages
English (en)
Other versions
JP2004031371A (ja
Inventor
隆治 近藤
高一 松田
明 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002168554A priority Critical patent/JP3862615B2/ja
Priority to US10/455,300 priority patent/US6897559B2/en
Publication of JP2004031371A publication Critical patent/JP2004031371A/ja
Application granted granted Critical
Publication of JP3862615B2 publication Critical patent/JP3862615B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波プラズマＣＶＤを用いてシリコン系薄膜を形成する装置及び方法に関するものである。
【０００２】
【従来の技術】
シリコン系薄膜を形成する方法として、高周波プラズマ法は、大面積化や低温形成が容易であり、プロセススループットが向上する点から、量産化に対して有力な手段の一つである。
【０００３】
シリコン系薄膜を含む半導体素子の一例として、太陽電池を製造する例について考えてみると、化石燃料を利用した既存のエネルギーに比べて、シリコン系薄膜を用いた太陽電池は、エネルギー源が無尽蔵であること、発電過程がクリーンであるという利点があるものの、普及を進めるためには、発電電力量あたりの単価をさらに下げることが必要となっている。それを実現するためには、高周波プラズマＣＶＤ法による製造工程のスループットを向上し、光電変換効率を高め、同時に、大面積化したときに高い均一性を確保するための技術の確立は重要な技術課題の一つとなっている。
【０００４】
以上のことを背景に近年、高周波プラズマ法の製造技術の改善に関する技術について、さまざまな取り組みが行なわれている。
【０００５】
非晶質シリコン半導体素子の形成方法としては、特公平５−５６８５０では、膜厚の厚い非晶質層を形成するときの電極間距離を、膜厚の薄い非晶質層を形成するときの電極間距離よりも短く設定し、基板温度および真空度をより高く設定するものが開示されている。
【０００６】
また、特開２０００−２５２４８４では、ｐｉｎの積層構造を有する非晶質シリコン系薄膜光電変換装置を製造する方法において、電極間距離を８ｍｍ以上１５ｍｍ以下とするなどの限定した条件下で、少なくとも１層を形成するものが開示されている。
【０００７】
【発明が解決しようとする課題】
基板上に高周波プラズマＣＶＤ法を用いてシリコン系薄膜を形成する方法において、電極間距離を限定した条件で行なうことについては、上記の従来技術で開示されている。ところが、形成するシリコン系薄膜に応じて、複数の周波数を用いてシリコン系薄膜を形成することや、その場合の周波数と電極間距離の関係、さらには形成するシリコン系薄膜の導電型との関係については、開示されていない。
【０００８】
本発明は、複数の異なった導電型のシリコン系薄膜からなる複数のシリコン系薄膜の形成装置において、形成する膜に応じて複数の周波数を用い、電極間距離を限定し、さらには形成するシリコン系薄膜の導電型との関係を規定することによって、さらなる高品質のシリコン系薄膜を均一に形成することが可能なシリコン系薄膜の形成装置、およびシリコン系薄膜形成方法、およびシリコン系薄膜を含む半導体素子を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明は、複数の堆積膜形成容器を用いて基板上に高周波プラズマ法によりシリコン系薄膜を形成する装置であって、前記堆積膜形成容器内には、前記基板と高周波印加電極とが対向して配置されており、前記基板との間隔が１０ｍｍ±５ｍｍになるように配置された第１の高周波印加電極と、該第１の高周波印加電極に接続された３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波印加手段をもつ堆積膜形成容器と、前記基板との間隔が２０ｍｍ±５ｍｍになるように配置された第２の高周波印加電極と、該第２の高周波印加電極に接続された１０ＭＨｚ以上３０ＭＨｚ以下から選ばれ、第１の周波数より小さい第２の周波数の高周波印加手段をもつ堆積膜形成容器とを有することを特徴とするシリコン系薄膜の形成装置を提供する。
【００１０】
本発明は、複数の堆積膜形成容器を用いて基板上に高周波プラズマ法によりシリコン系薄膜を形成する方法であって、前記堆積膜形成容器内には、前記基板と高周波印加電極とが対向して配置されており、前記基板との間隔が１０ｍｍ±５ｍｍになるように配置された第１の高周波印加電極と、該第１の高周波印加電極に接続された３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波を印加しながら堆積膜を形成する第１の工程と、前記基板との間隔が２０ｍｍ±５ｍｍになるように配置された第２の高周波印加電極と、該第２の高周波印加電極に接続された１０ＭＨｚ以上３０ＭＨｚ以下から選ばれ、第１の周波数より小さい第２の周波数の高周波を印加しながら堆積膜を形成する第２の工程とを有することを特徴とするシリコン系薄膜の形成方法を提供する。
【００１２】
前記基板として長尺基板が用いられ、ロール間で該長尺基板を掛け渡して搬送するロール・ツー・ロール装置が備えられていることが好ましい。前記第１の工程で、実質的に真性のシリコン系薄膜を形成することが好ましい。前記第２の工程で、ｎ型またはｐ型の導電型を有するシリコン系薄膜を形成することが好ましい。実質的に真性のシリコン系薄膜を形成する工程と、ｎ型またはｐ型の導電型を有するシリコン系薄膜を形成する工程とにより、前記基板上にｐｉｎ型の半導体素子を形成することが好ましい。
【００１３】
【発明の実施の形態】
本発明者は、前述した課題を解決するために鋭意研究を重ねた結果、複数の堆積膜形成容器を用いて基板上に複数のシリコン系薄膜を形成する際、前記電力印加電極と前記基板との間隔が１０ｍｍ±５ｍｍになるように配置された堆積膜形成容器内の電力印加電極に３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波電力を印加し、前記電力印加電極と前記基板との間隔が２０ｍｍ±５ｍｍになるように配置された堆積膜形成容器内の電力印加電極に１０ＭＨｚ以上３０ＭＨｚ以下から選ばれる第２の周波数の高周波電力を印加する構成とすることにより、より高品質で均一性に優れたシリコン系薄膜を形成することが可能であり、このシリコン系薄膜を組み合わせることにより、優れた特性をもつ半導体素子の形成が可能であることを見出し、本発明に到ったものである。
【００１４】
上記の構成にすることにより、以下の作用がある。
【００１５】
複数の堆積膜形成容器を用い、膜厚、導電型などのバリエーションのあるシリコン系薄膜を作成して半導体素子を形成するという製造工程のスループットの観点からみると、複数のシリコン系薄膜のなかで、大きな膜厚が必要なシリコン系薄膜は、相対的に大きな成膜速度で形成することが求められる。高周波プラズマＣＶＤ法を用いてシリコン系薄膜を形成する方法においては、堆積膜形成に寄与する反応種を高密度で形成させることにより、成膜速度の高速化を実現することが可能である。
【００１６】
堆積膜形成に寄与する反応種を高密度で形成させるためには、電力印加電極と基板の距離を近づけることによってプラズマ密度を増加させる方法や、高周波の周波数を大きくすることによって原料ガスの分解効率を高める方法などで可能となる。
【００１７】
また、高品質の膜を形成するためには、原料ガスの滞留時間を制御して原料ガスの供給を不足なく行ない、枯渇させないようにすることが重要な技術要素としてあげられる。
【００１８】
以上の観点から、形成する膜に応じて、複数の周波数の高周波、具体的には、３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波と１０ＭＨｚ以上３０ＭＨｚ以下から選ばれる第２の周波数の高周波を使い分け、それぞれの周波数に対して適切な電力印加電極と基板の距離を設定して、シリコン系薄膜の形成を行なうことは好ましいものである。
【００１９】
前記第１の周波数は前記第２の周波数より周波数が大きく、より速い堆積速度でシリコン系薄膜を形成するために用いるのに好ましいものである。
【００２０】
ここで第１の周波数が３０ＭＨｚよりも小さいと、原料ガスの分解効率が小さいために高速成膜をするのが困難であり、５００ＭＨｚより大きい場合には、大きな電力印加電極を用いて、マッチングをとって均一に電力を供給することが困難であるという問題点がある。
【００２１】
それぞれの場合において、シリコン系薄膜を形成するときの圧力は１０Ｐａ以上１０００Ｐａ以下、プラズマの生起している放電空間の体積をＶ（ｍ3）、前記原料ガスの流量をＱ（ｃｍ3／ｍｉｎ（ｎｏｒｍａｌ））、放電空間の圧力をＰ（Ｐａ）としたときに、τ＝５９２×Ｖ×Ｐ／Ｑで定義される滞留時間τ（秒）が０．０１秒以上１０秒以下であることが、気相反応を十分に行ない、原料ガスの枯渇を抑制し、高品質なシリコン系薄膜を形成するために好ましい範囲としてあげられる。また滞留時間τ（秒）が０．１秒以上３秒以下とすることで、高速成膜が可能で、かつ気相中のポリシランなどの反応副生成物の形成を抑制できるため、より好ましいものである。
【００２２】
そして、３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波を用いたシリコン系薄膜の形成時には、前記電力印加電極と前記基板との間隔が１０ｍｍ±５ｍｍになるようにし、１０ＭＨｚ以上３０ＭＨｚ以下から選ばれる第２の周波数の高周波を用いたシリコン系薄膜の形成時には、前記電力印加電極と前記基板との間隔が２０ｍｍ±５ｍｍになるようにすることで、それぞれの放電に対して適切なプラズマ密度を均一に、安定して形成することが可能となり、所望の成膜速度と膜質のシリコン系薄膜を得ることができる。
【００２３】
ここで、シリコン系薄膜を含む半導体素子として、ｐｉｎ接合を有する光起電力素子を例にとると、ｐ型半導体層、ｉ型半導体層、ｎ型半導体層のなかで、膜厚の大きなｉ型半導体層の形成を、電力印加電極と基板との間隔が１０ｍｍ±５ｍｍになるように配置し、電力印加電極に３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波電力を印加することによって行ない、ｐ型半導体層、ｎ型半導体層の形成を、電力印加電極と基板との間隔が２０ｍｍ±５ｍｍになるように配置し、電力印加電極に１０ＭＨｚ以上３０ＭＨｚ以下から選ばれる第２の周波数の高周波電力を印加することによって行なうことは、好ましいものである。この構成の別の効果としては、第２の周波数を用いてｐ型半導体層やｎ型半導体層を形成すると、第１の周波数を用いて形成する場合に比べて、ドーピング効率が向上し、ｐｉｎ接合における内部電界が向上し、開放電圧や曲線因子が向上する。これは、周波数のより小さい第２の周波数の高周波電力を用いた場合、生起するプラズマ内の電子温度が相対的に高くなり、それによってシリコン系薄膜の成膜面が活性化されるためなのではないかと思われる。
【００２４】
ここで、ｉ型半導体層の大部分の領域が、電力印加電極と基板との間隔が１０ｍｍ±５ｍｍになるように配置し、電力印加電極に３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波電力を印加することによって形成されていれば上記の効果は発現されるため、ｉ型半導体層の全領域を前記の条件で行なう必要は必ずしもない。同様にｎ型半導体層、ｐ型半導体層の大部分の領域が、電力印加電極と基板との間隔が２０ｍｍ±５ｍｍになるように配置し、電力印加電極に１０ＭＨｚ以上３０ＭＨｚ以下から選ばれる第２の周波数の高周波電力を印加することによって形成されていれば良く、ｎ型半導体層、ｐ型半導体層の全領域を前記の条件で行なう必要は必ずしもない。例えばｉ型半導体層とｐ型半導体層および／またはｎ型半導体層の界面領域において、電力印加電極と基板との間隔が２０ｍｍ±５ｍｍになるように配置し、電力印加電極に１０ＭＨｚ以上３０ＭＨｚ以下から選ばれる第２の周波数の高周波電力を印加することによってｉ型半導体層の一部の領域が形成される構成をとっても構わないし、電力印加電極と基板との間隔が１０ｍｍ±５ｍｍになるように配置し、電力印加電極に３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波電力を印加することによってｎ型半導体層および／またはｐ型半導体層の一部の領域が形成される構成をとっても構わない。
【００２５】
シリコン系薄膜の形成方法として、ロール・ツー・ロール法を用いることも好ましいものである。ロール・ツー・ロール法は、複数の堆積膜形成用容器が、十分に長い帯状の基板が順次貫通する経路に沿って配置されていて、前記堆積膜形成用容器のそれぞれにおいて、必要とされる堆積膜を形成しつつ、前記基板をその長手方向に連続的に搬送させることによって、所望の堆積膜を大面積で連続的に形成することができる構成をもつものであり、生産性の高いシリコン系薄膜の生産手段として好ましいものである。
【００２６】
ロール・ツー・ロール法を用いて、複数のシリコン系薄膜を含む半導体素子を形成する場合には、基板を搬送しながらそれぞれのシリコン系薄膜の形成を行なうために、各層を形成する堆積膜形成用容器の大きさ、必要となる膜厚、成膜速度の関係が重要なパラメータとなるが、本発明の構成をとることにより、大きな膜厚が必要なシリコン系薄膜を高速で形成することができるため、堆積膜形成装置を小さくすることが可能になる。なお、ロール・ツー・ロール法においては、堆積膜形成用容器どうしは、ガスゲートなどによって実質的に原料ガスが混ざらない構成になっていれば、それぞれの堆積膜形成容器を複数の堆積膜形成容器とみなすことができるものである。
【００２７】
次に本発明のシリコン系薄膜を含む半導体素子として、光起電力素子の構成要素について以下で説明する。
【００２８】
図１は本発明の光起電力素子の一例を示す模式的な断面図である。図中１０１は基板、１０２は半導体層、１０３は透明導電層、１０４は集電電極である。また、１０１−１は基体、１０１−２は金属層、１０１−３は金属酸化物層であり、これらは基板１０１の構成部材である。
【００２９】
（基体）
基体１０１−１としては、金属、樹脂、ガラス、セラミックス、半導体バルク等からなる板状部材やシート状部材が好適に用いられる。その表面には微細な凸凹を有していてもよい。透明基体を用いて基体側から光が入射する構成としてもよい。また、基体を長尺の形状とすることによってロール・ツー・ロール法を用いた連続成膜を行うことができる。特にステンレス、ポリイミド等の可撓性を有する材料は基体１０１−１の材料として好適である。
【００３０】
（金属層）
金属層１０１−２は電極としての役割と、基体１０１−１にまで到達した光を反射して半導体層１０２で再利用させる反射層としての役割とを有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。その形成方法としては、蒸着、スパッタ、電析、印刷等の方法が好適である。金属層１０１−２は、その表面に凸凹を有することが好ましい。それにより反射光の半導体層１０２内での光路長を伸ばし、短絡電流を増大させることができる。
【００３１】
（金属酸化物層）
金属酸化物層１０１−３は、入射光及び反射光の乱反射を増大し、半導体層１０２内での光路長を伸ばす役割を有する。また、金属層１０１−２の元素が半導体層１０２へ拡散あるいはマイグレーションを起こし、光起電力素子がシャントすることを防止する役割を有する。さらに、適度な抵抗をもつことにより、半導体層のピンホール等の欠陥によるショートを防止する役割を有する。さらに、金属酸化物層１０１−３は、金属層１０１−２と同様にその表面に凸凹を有していることが望ましい。金属酸化物層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物からなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析等の方法を用いて形成されることが好ましい。またこれらの形成方法を適宜組み合わせて行なうこともできる。これらの導電性酸化物に導電率を変化させる物質を添加してもよい。金属酸化物層を形成する場合には、金属層と接する領域では、金属酸化物層の形成速度を小さくする方法が好ましいものである。また、金属層と接する領域では、形成雰囲気中に酸素を含有させることも好ましいものである。
【００３２】
スパッタ法によって金属層１０１−２、金属酸化物層１０１−３を形成する条件は、方法やガスの種類と流量、内圧、投入電力、成膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣマグネトロンスパッタ法で、酸化亜鉛ターゲットを用いて酸化亜鉛膜を形成する場合には、ガスの種類としてはＡｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ2などがあげられ、流量は、装置の大きさと排気速度によって異なるが、例えば成膜空間の容積が２０リットルの場合、１ｃｍ3／ｍｉｎ（ｎｏｒｍａｌ）から１００ｃｍ3／ｍｉｎ（ｎｏｒｍａｌ）が望ましい。また成膜時の内圧は１０ｍＰａから１０Ｐａが望ましい。投入電力は、ターゲットの大きさにもよるが、直径１５ｃｍの場合、１０Ｗから１０ｋＷが望ましい。また基板温度は、成膜速度によって好適な範囲が異なるが、１μｍ／ｈで成膜する場合は、７０℃から４５０℃であることが望ましい。
【００３３】
また電析法によって酸化亜鉛膜を形成する条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌから０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にあるのがさらに望ましい。硝酸イオン、亜鉛イオンの供給源としては特に限定するものではなく、両方のイオンの供給源である硝酸亜鉛でもよいし、硝酸イオンの供給源である硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イオンの供給源である硫酸亜鉛などの亜鉛塩の混合物であってもよい。さらに、これらの水溶液に、異常成長を抑制したり密着性を向上させるために、炭水化物を加えることも好ましいものである。炭水化物の種類は特に限定されるものではないが、グルコース（ブドウ糖）、フルクトース（果糖）などの単糖類、マルトース（麦芽糖）、サッカロース（ショ糖）などの二糖類、デキストリン、デンプンなどの多糖類などや、これらを混合したものを用いることができる。水溶液中の炭水化物の量は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌから３００ｇ／ｌの範囲にあるのが望ましく、０．００５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望ましく、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることがさらに望ましい。電析法により酸化亜鉛膜を堆積する場合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を陰極にし、亜鉛、白金、炭素などを陽極とするのが好ましい。このとき負荷抵抗を通して流れる電流密度は、１０ｍＡ／ｄｍから１０Ａ／ｄｍであることが好ましい。
【００３４】
（基板）
以上の方法により、基体１０１−１上に必要に応じて、金属層１０１−２、金属酸化物層１０１−３を積層して基板１０１を形成する。また、素子の集積化を容易にするために、基板１０１に絶縁層を設けてもよい。
【００３５】
（半導体層）
本発明のシリコン系半導体及び半導体層１０２の主たる材料としては、非晶質相あるいは結晶相、さらにはこれらの混相系のＳｉが用いられる。Ｓｉに代えて、ＳｉとＣ又はＧｅとの合金を用いても構わない。半導体層１０２には同時に、水素及び／又はハロゲン原子が含有される。その好ましい含有量は０．１〜４０原子％である。さらに半導体層１０２は、酸素、窒素などを含有してもよい。半導体層をｐ型半導体層とするにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元素を含有する。
【００３６】
ｐ型層及びｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また比抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。
【００３７】
スタックセル（ｐｉｎ接合を複数有する光起電力素子）の場合、光入射側に近いｐｉｎ接合のｉ型半導体層はバンドギャップが広く、遠いｐｉｎ接合になるに随いバンドギャップが狭くなるのが好ましい。また、ｉ層内部ではその膜厚方向の中心よりもｐ層寄りにバンドギャップの極小値があるのが好ましい。光入射側のドープ層（ｐ型層もしくはｎ型層）は光吸収の少ない結晶性の半導体か、又はバンドギャップの広い半導体が適している。
【００３８】
ｉ型半導体層は、アモルファスからなるもの、結晶相を含むものがあげられる。層内にこれらの形態を組み合わせた構成としても構わない。ｐｉｎ接合を２組積層したスタックセルの例としては、各ｐｉｎ接合に含まれる主なｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファス半導体層、結晶相を含む半導体層）、（結晶相を含む半導体層、結晶相を含む半導体層）となるものがあげられる。また、ｐｉｎ接合を３組積層した光起電力素子の例としては、各ｐｉｎ接合に含まれるｉ型シリコン系半導体層の組み合わせとして、光入射側から（アモルファス半導体層、アモルファス半導体層、結晶相を含む半導体層）、（アモルファス半導体層、結晶相を含む半導体層、結晶相を含む半導体層）、（結晶相を含む半導体層、結晶相を含む半導体層、結晶相を含む半導体層）となるものがあげられる。
【００３９】
ｉ型半導体層としては光（６３０ｎｍ）の吸収係数（α）が５０００ｃｍ-1以上、ソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）による擬似太陽光照射化の光伝導度（σｐ）が１０×１０-5Ｓ／ｃｍ以上、暗伝導度（σｄ）が１０×１０-6Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下であるのが好ましい。ｉ型半導体層としては、わずかにｐ型、ｎ型になっているものでも使用することができる。
【００４０】
本発明の構成要素である半導体層１０２についてさらに説明を加えると、図１は本発明の半導体層の一例として、一組のｐｉｎ接合をもつ半導体層１０２を示す模式的な断面図である。図中１０２−１はｎ型半導体層であり、さらに、ｉ型半導体層１０２−２、ｐ型半導体層１０２−３を積層する。ｐｉｎ接合を複数持つ半導体層においては、そのなかのうちの少なくとも一つが前記の構成であることが好ましい。
【００４１】
（半導体層の形成方法）
本発明のシリコン系薄膜を形成するには、高周波プラズマＣＶＤ法が適している。以下、高周波プラズマＣＶＤ法によって半導体層１０２を形成する手順の好適な例を示す。
（１）減圧状態にできる堆積膜形成容器内を所定の堆積圧力に減圧する。
（２）堆積室内に原料ガス、希釈ガス等の材料ガスを導入し、堆積室内を真空ポンプによって排気しつつ、堆積室内を所定の堆積圧力に設定する。
（３）基板１０１をヒーターによって所定の温度に設定する。
（４）高周波電源によって発振された高周波を前記堆積室に導入する。前記堆積室への導入方法は、高周波を導波管によって導き、アルミナセラミックスなどの誘電体窓を介して堆積室内に導入したり、高周波を同軸ケーブルによって導き、金属電極を介して堆積室内に導入したりする方法がある。
（５）堆積室内にプラズマを生起させて原料ガスを分解し、堆積室内に配置された基板１０１上に堆積膜を形成する。この手順を必要に応じて複数回繰り返して半導体層１０２を形成する。
【００４２】
本発明のシリコン系薄膜の形成に適した原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4等のシリコン原子を含有したガス化しうる化合物があげられる。合金系にする場合にはさらに、ＧｅＨ4やＣＨ4などのようにＧｅやＣを含有したガス化しうる化合物を原料ガスに添加することが望ましい。原料ガスは、希釈ガスで希釈して堆積室内に導入することが望ましい。希釈ガスとしては、Ｈ2やＨｅなどがあげられる。さらに窒素、酸素等を含有したガス化しうる化合物を原料ガス乃至希釈ガスとして添加してもよい。
【００４３】
半導体層をｐ型層とするためのドーパントガスとしてはＢ2Ｈ6、ＢＦ3等が用いられる。また、半導体層をｎ型層とするためのドーパントガスとしては、ＰＨ3、ＰＦ3等が用いられる。結晶相の薄膜や、ＳｉＣ等の光吸収が少ないかバンドギャップの広い層を堆積する場合には、原料ガスに対する希釈ガスの割合を増やし、比較的高いパワーの高周波を導入するのが好ましい。
【００４４】
（透明導電層）
透明導電層１０３は、光入射側の電極であるとともに、その膜厚を適当に設定することにより反射防止膜の役割をかねることができる。透明導電層１０３は、半導体層１０２の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。透明導電層１０３の材料としては、ＩＴＯ、ＺｎＯ、Ｉｎ2Ｏ3等を好適に用いることができる。その形成方法としては、蒸着、ＣＶＤ、スプレー、スピンオン、浸漬などの方法が好適である。これらの材料に導電率を変化させる物質を添加してもよい。
【００４５】
（集電電極）
集電電極１０４は集電効率を向上するために透明電極１０３上に設けられる。その形成方法として、マスクを用いてスパッタによって電極パターンの金属を形成する方法や、導電性ペーストあるいは半田ペーストを印刷する方法、金属線を導電性ペーストで固着する方法などが好適である。
【００４６】
なお、必要に応じて光起電力素子の両面に保護層を形成することがある。同時に光起電力素子の裏面（光入射側と反射側）などに鋼板等の補強材を併用してもよい。
【００４７】
【実施例】
以下の実施例では、堆積膜形成装置を用いてシリコン系薄膜を堆積し、光起電力素子を形成する例を挙げて本発明を具体的に説明するが、これらの実施例は本発明の内容を何ら限定するものではない。
【００４８】
［実施例１］
本実施例は、図２に示した本発明の堆積膜形成装置２０１を用い、以下の手順で図３に示した光起電力素子を形成した例である。
【００４９】
図２は、本実施例で用いた本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置を示す模式的な断面図である。図２に示す堆積膜形成装置２０１は、基板送り出し容器２０２、半導体形成用真空容器２１１〜２１６、基板巻き取り容器２０３が、ガスゲート２２１〜２２７を介して結合することによって構成されている。この堆積膜形成装置２０１には、各容器及び各ガスゲートを貫いて帯状の基板２０４がセットされる。帯状の基板２０４は、基板送り出し容器２０２に設置されたボビンから巻き出され、基板巻き取り容器２０３で別のボビンに巻き取られる。
【００５０】
半導体形成用真空容器２１１〜２１６は、それぞれプラズマ生起領域を形成する堆積室を有している。該堆積室は、プラズマの生起している放電空間を、前記基板２０４と電力印加電極２４１〜２４６で上下を限定し、電力印加電極を取り囲むように設置された放電板で横方向を限定するように構成されている。
【００５１】
該堆積室内の平板状の電力印加電極２４１〜２４６には、高周波電源２５１〜２５６から高周波電力を印加することによってグロー放電を生起させ、それによって原料ガスを分解し基板２０４上に半導体層を堆積させる。電力印加電極２４１〜２４６は、基板２０４と対向しており、不図示の高さ調整機構が具備されている。前記高さ調整機構により、前記導電性基板２０４と電力印加電極２４１〜２４６との間の距離を変えることができ、同時に放電空間の体積を変えることができる。また、各半導体形成用真空容器２１１〜２１６には、原料ガスや希釈ガスを導入するためのガス導入管２３１〜２３６が接続されている。
【００５２】
図２に示した堆積膜形成装置２０１は、半導体形成用真空容器を６個具備しているが、すべての半導体形成用真空容器でグロー放電を生起させる必要はなく、製造する光起電力素子の層構成にあわせて各容器でのグロー放電の有無を選択することができる。尚、本実施例及び他の実施例において、グロー放電を生起させていない半導体形成用真空容器にはガス導入管から２００ｃｍ3／ｍｉｎ（ｎｏｒｍａｌ）のＨ2ガスを供給した。また、各半導体形成用真空容器には、各堆積室内での基板２０４と放電空間との接触面積を調整するための、不図示の成膜領域調整板が設けられている。
【００５３】
図３は本実施例で作成した堆積膜を含む光起電力素子を示す模式的な断面図である。図中１０１は基板、１０２は半導体層、１０３は透明導電層、１０４は集電電極である。また、１０１−１は基体、１０１−２は金属層、１０１−３は金属酸化物層であり、これらは基板１０１の構成部材である。この光起電力素子の半導体層１０２は、非晶質ｎ型半導体層１０２−１Ａと結晶相を含むｉ型半導体層１０２−２Ａと結晶相を含むｐ型半導体層１０２−３Ａとからなっている。すなわち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。
【００５４】
まず、基板の作成を行なった。ステンレス（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅５０ｃｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続スパッタリング装置に装着し、Ａｇ電極をターゲットとして、厚さ１００ｎｍのＡｇ薄膜（金属層１０１−２）をスパッタ蒸着させた。さらにＺｎＯターゲットを用いて、厚さ１．２μｍのＺｎＯ薄膜（金属酸化物層１０１−３）をＡｇ薄膜の上にスパッタ蒸着し、帯状の基板２０４を形成した。
【００５５】
次に基板送り出し容器２０２に、基板２０４を巻いたボビンを装着し、基板２０４を搬入側のガスゲート、半導体形成用真空容器２１１〜２１６、搬出側のガスゲートを介し、基板巻き取り容器２０３まで通し、帯状の基板２０４は接地電位になるようにし、弛まないように張力調整を行った。そして、基板送り出し容器２０２、半導体形成用真空容器２１１〜２１６、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、１．０ｍＰａまで真空排気した。
【００５６】
真空排気系を作動させつつ、半導体形成用真空容器２１１、２１２、２１３、２１４、２１６へガス導入管２３１、２３２、２３３、２３４、２３６から原料ガス及び希釈ガスを供給した。同時に不図示の各ゲートガス供給管から、各ガスゲートにゲートガスとして５００ｃｍ3／ｍｉｎ（ｎｏｒｍａｌ）のＨ2ガスを供給した。この状態で真空排気系の排気能力を調整して、半導体形成用真空容器２１１、２１２、２１３、２１４、２１６内の圧力を所定の圧力に調整した。形成条件は表１に示す通りである。
【００５７】
次に、半導体形成用真空容器２１１、２１２、２１３、２１４、２１６内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に、基板２０４の移動を開始した。
【００５８】
次に、半導体形成用真空容器２１１、２１２、２１３、２１４、２１６内の電力印加電極２４１、２４２、２４３、２１４、２１６に高周波電源２５１、２５２、２５３、２５４、２５６より高周波を導入し、半導体形成用真空容器２１１、２１２、２１３、２１４、２１６内の堆積室内にグロー放電を生起し、基板２０４上に、非晶質ｎ型半導体層（膜厚３０ｎｍ）、結晶相を含むｉ型半導体層（膜厚１．５μｍ）、結晶相を含むｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。
【００５９】
ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４１から、半導体形成用真空容器２１２、２１３、２１４には周波数６０ＭＨｚ、パワー密度が４００ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４２、２４３、２４４から、半導体形成用真空容器２１６には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４６から導入した。各金属電極のプラズマ面と対向する面積は５０ｃｍ×１ｍであり、各金属電極と基板との距離（以下ＣＳ距離と呼ぶ）は、表１に示すように設定した。
【００６０】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【００６１】
【表１】
Figure 0003862615
【００６２】
［比較例１−１］
すべての高周波電源を、１３．５６ＭＨｚの周波数を用いて行なったこと以外は、実施例１と同様に太陽電池モジュールを作成した。
【００６３】
［比較例１−２］
すべての高周波電源を、６０ＭＨｚの周波数を用いて行なったこと以外は、実施例１と同様に太陽電池モジュールを作成した。
【００６４】
［比較例１−３］
すべてのＣＳ距離を１０ｍｍで行なったこと以外は、実施例１と同様に太陽電池モジュールを作成した。
【００６５】
［比較例１−４］
すべてのＣＳ距離を２０ｍｍで行なったこと以外は、実施例１と同様に太陽電池モジュールを作成した。
【００６６】
以上のようにして実施例１及び比較例１−１乃至１−４で作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。測定結果を表２に示す。
【００６７】
【表２】
Figure 0003862615
【００６８】
比較例１−１では、半導体形成用真空容器２１２、２１３、２１４を用いてｉ型半導体層を形成する際に、実施例１と比較して高い成膜速度を得ることができず、基板の搬送速度を実施例１よりも遅くしなければ、必要な膜厚を得ることができなかった。また、堆積室内に副生成物の発生が見られ、必要な装置のメンテナンス頻度がより多くなった。
【００６９】
比較例１−２では、実施例１と比較して、光電変換効率が小さくなった。特に開放電圧、曲線因子の低下分が大きかった。
【００７０】
比較例１−３では、半導体形成用真空容器２１６を用いてｐ型半導体層を形成する際に、プラズマが不安定になる領域があり、光電変換効率のサンプルごとのばらつきも大きかった。
【００７１】
比較例１−４では、半導体形成用真空容器２１２、２１３、２１４を用いてｉ型半導体層を形成する際に、実施例１と比較して高い成膜速度を得ることができず、基板の搬送速度を実施例１よりも遅くしなければ、必要な膜厚を得ることができなかった。
【００７２】
以上のことから、実施例１は、比較例１−１乃至１−４と比較して、光電変換効率の特性および、製造工程のスループット、プラズマの安定性、均一性の点で優れていることがわかる。
【００７３】
［実施例２］
本実施例は、図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した例である。
【００７４】
図４は本実施例で作成した本発明のシリコン系薄膜を有する光起電力素子を示す模式的な断面図である。図中、図３と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、非晶質ｎ型半導体層１０２−１Ａ、非晶質ｉ型半導体層１０２−２Ｂ、結晶相を含むｐ型半導体層１０２−３Ａとからなっている。
【００７５】
実施例１と同様に基板の作成を行ない、次に堆積膜形成装置２０１を用いて、基板２０４上に、非晶質ｎ型半導体層（膜厚３０ｎｍ）、非晶質ｉ型半導体層（膜厚３００ｎｍ）、結晶相を含むｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。形成条件は表３に示すとおりである。
【００７６】
ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４１から、半導体形成用真空容器２１２、２１３、２１４には周波数６０ＭＨｚ、パワー密度が１００ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４２、２４３、２４４から、半導体形成用真空容器２１６には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４６から導入した。各金属電極のプラズマ面と対向する面積は５０ｃｍ×１ｍであり、各金属電極と基板との距離（以下ＣＳ距離と呼ぶ）は、表３に示すように設定した。
【００７７】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【００７８】
【表３】
Figure 0003862615
【００７９】
［比較例２−１］
すべての高周波電源を、１３．５６ＭＨｚの周波数を用いて行なったこと以外は、実施例２と同様に太陽電池モジュールを作成した。
【００８０】
［比較例２−２］
すべての高周波電源を、６０ＭＨｚの周波数を用いて行なったこと以外は、実施例２と同様に太陽電池モジュールを作成した。
【００８１】
［比較例２−３］
すべてのＣＳ距離を１２ｍｍで行なったこと以外は、実施例２と同様に太陽電池モジュールを作成した。
【００８２】
［比較例２−４］
すべてのＣＳ距離を２０ｍｍで行なったこと以外は、実施例２と同様に太陽電池モジュールを作成した。
【００８３】
以上のようにして実施例２及び比較例２−１乃至２−４で作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。測定結果を表４に示す。
【００８４】
【表４】
Figure 0003862615
【００８５】
比較例２−１では、半導体形成用真空容器２１２、２１３、２１４を用いてｉ型半導体層を形成する際に、実施例２と比較して高い成膜速度を得ることができず、基板の搬送速度を実施例２よりも遅くしなければ、必要な膜厚を得ることができなかった。また、堆積室内に副生成物の発生が見られ、必要な装置のメンテナンス頻度がより多くなった。
【００８６】
比較例２−２では、実施例２と比較して、光電変換効率が小さくなった。特に開放電圧、曲線因子の低下分が大きかった。
【００８７】
比較例２−３では、半導体形成用真空容器２１６を用いてｐ型半導体層を形成する際に、プラズマが不安定になる領域があり、光電変換効率のサンプルごとのばらつきも大きかった。
【００８８】
比較例２−４では、半導体形成用真空容器２１２、２１３、２１４を用いてｉ型半導体層を形成する際に、実施例２と比較して高い成膜速度を得ることができず、基板の搬送速度を実施例２よりも遅くしなければ、必要な膜厚を得ることができなかった。
【００８９】
以上のことから、実施例２は、比較例２−１乃至２−４と比較して、光電変換効率の特性および、製造工程のスループット、プラズマの安定性、均一性の点で優れていることがわかる。
【００９０】
［実施例３−１、３−２、比較例３−１、３−２］
本実施例は、図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した例である。
【００９１】
実施例２と同様に基板の作成を行ない、次に堆積膜形成装置２０１を用いて、基板２０４上に、非晶質ｎ型半導体層（膜厚３０ｎｍ）、非晶質ｉ型半導体層（膜厚３００ｎｍ）、結晶相を含むｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。形成条件のうち、半導体形成用真空容器２１１、２１６のＣＳ距離は表５に示すように変化させて行ない、その他の条件は実施例２と同様に行なった。
【００９２】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【００９３】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。測定結果を表５に示す。
【００９４】
【表５】
Figure 0003862615
【００９５】
比較例３−１では、半導体形成用真空容器２１６を用いてｐ型半導体層を形成する際に、プラズマが不安定になる領域があり、光電変換効率のサンプルごとのばらつきも大きかった。
【００９６】
比較例３−２では、実施例と比べて開放電圧と曲線因子が低下し光電変換効率が低下した。また半導体形成用真空容器２１１、２１６を用いてｎ型半導体層、ｐ型半導体層を形成する際に、実施例と比較して高い成膜速度を得ることができず、基板の搬送速度を実施例よりも遅くしなければ、必要な膜厚を得ることができなかった。
【００９７】
以上のことから、実施例３−１、３−２は、比較例３−１、３−２と比較して、光電変換効率の特性および、製造工程のスループット、プラズマの安定性、均一性の点で優れていることがわかる。
【００９８】
［実施例４−１、４−２、比較例４−１、４−２］
本実施例は、図２に示した堆積膜形成装置２０１を用い、以下の手順で図４に示した光起電力素子を形成した例である。
【００９９】
実施例２と同様に基板の作成を行ない、次に堆積膜形成装置２０１を用いて、基板２０４上に、非晶質ｎ型半導体層（膜厚３０ｎｍ）、非晶質ｉ型半導体層（膜厚３００ｎｍ）、結晶相を含むｐ型半導体層（膜厚１０ｎｍ）を形成し光起電力素子を形成した。形成条件のうち、半導体形成用真空容器２１２、２１３、２１４のＣＳ距離は表６に示すように変化させて行ない、その他の条件は実施例２と同様に行なった。
【０１００】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１０１】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。測定結果を表６に示す。
【０１０２】
【表６】
Figure 0003862615
【０１０３】
比較例４−１では、半導体形成用真空容器２１２、２１３、２１４を用いてｉ型半導体層を形成する際に、プラズマが不安定になる領域があり、光電変換効率のサンプルごとのばらつきも大きかった。
【０１０４】
比較例４−２では、半導体形成用真空容器２１２、２１３、２１４を用いてｉ型半導体層を形成する際に、実施例と比較して高い成膜速度を得ることができず、基板の搬送速度を実施例よりも遅くしなければ、必要な膜厚を得ることができなかった。
【０１０５】
以上のことから、実施例４−１、４−２は、比較例４−１、４−２と比較して、光電変換効率の特性および、製造工程のスループット、プラズマの安定性、均一性の点で優れていることがわかる。
【０１０６】
［実施例５］
本実施例は、図２に示した堆積膜形成装置２０１を用い、以下の手順で図５に示した光起電力素子を形成した例である。
【０１０７】
図５は本実施例で作成した本発明のシリコン系薄膜を有する光起電力素子を示す模式的な断面図である。図中、図３と同様の部材には同じ符号を付して説明を省略する。この光起電力素子の半導体層は、非晶質ｎ型半導体層１０２−１Ａ、結晶相を含むｉ型半導体層１０２−２Ａ、非晶質ｉ型半導体層１０２−２Ｂ、結晶相を含むｐ型半導体層１０２−３Ａ、非晶質ｎ型半導体層１０２−１Ａ、非晶質ｉ型半導体層１０２−２Ｂ、結晶相を含むｐ型半導体層１０２−３Ａとからなっている、ｐｉｎ接合が２層になっているいわゆるスタックセルである。
【０１０８】
実施例１と同様に基板の作成を行ない、次に堆積膜形成装置２０１を用いて、基板２０４上に、非晶質ｎ型半導体層（膜厚３０ｎｍ）、結晶相を含むｉ型半導体層（膜厚２．０μｍ）、非晶質ｉ型半導体層（膜厚１０ｎｍ）、結晶相を含むｐ型半導体層（膜厚１０ｎｍ）を形成して第１のｐｉｎ接合を作成したあと、基板を基板巻き取り容器で巻き取り、再び基板送り出し容器２０２にセットして、また同様な手順で、非晶質ｎ型半導体層（膜厚３０ｎｍ）、非晶質ｉ型半導体層（膜厚３００ｎｍ）、結晶相を含むｐ型半導体層（膜厚１０ｎｍ）を形成して第２のｐｉｎ接合を作成して、光起電力素子を形成した。
【０１０９】
ここで、第１のｐｉｎ接合を形成するときには、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４１から、半導体形成用真空容器２１２、２１３、２１４には周波数６０ＭＨｚ、パワー密度が４００ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４２、２４３、２４４から、半導体形成用真空容器２１５には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４５から、半導体形成用真空容器２１６には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４６から導入した。各金属電極のプラズマ面と対向する面積は５０ｃｍ×１ｍであり、各ＣＳ距離は、表７に示すように設定した。
【０１１０】
また、第２のｐｉｎ接合を形成するときには、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４１から、半導体形成用真空容器２１２、２１３、２１４には周波数６０ＭＨｚ、パワー密度が１００ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４２、２４３、２４４から、半導体形成用真空容器２１５には周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４５から、半導体形成用真空容器２１６には周波数１３．５６ＭＨｚ、パワー密度３０ｍＷ／ｃｍ3の高周波電力をＡｌ製の金属電極からなる電力印加電極２４６から導入した。各金属電極のプラズマ面と対向する面積は５０ｃｍ×１ｍであり、各ＣＳ距離は、表７に示すように設定した。
【０１１１】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した。
【０１１２】
以上のようにして作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。
【０１１３】
本実施例の光電変換効率は、実施例１および実施例２のものよりも優れていた。以上のことから、本実施例は、光電変換効率の特性および、製造工程のスループット、プラズマの安定性、均一性の点で優れていることがわかる。
【０１１４】
【表７】
Figure 0003862615
【０１１５】
【発明の効果】
以上のように、本発明によれば、複数の堆積膜形成容器を用いて基板上に複数のシリコン系薄膜を形成するに際し、前記電力印加電極と前記基板との間隔が１０ｍｍ±５ｍｍになるように配置された堆積膜形成容器内の電力印加電極に３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波電力を印加し、前記電力印加電極と前記基板との間隔が２０ｍｍ±５ｍｍになるように配置された堆積膜形成容器内の電力印加電極に１０ＭＨｚ以上３０ＭＨｚ以下から選ばれる第２の周波数の高周波電力を印加する構成とすることにより、より高品質で均一性に優れたシリコン系薄膜を形成することが可能であり、このシリコン系薄膜を組み合わせることにより、優れた特性をもつ半導体素子を実現することができる。
【図面の簡単な説明】
【図１】本発明の光起電力素子の一例を示す模式的な断面図である。
【図２】本発明の堆積膜形成装置の一例を示す模式的な断面図である。
【図３】本発明の光起電力素子の一例を示す模式的な断面図である。
【図４】本発明の光起電力素子の一例を示す模式的な断面図である。
【図５】本発明の光起電力素子の一例を示す模式的な断面図である。
【符号の説明】
１０１ 基板
１０１−１ 基体
１０１−２ 金属層
１０１−３ 金属酸化物層
１０２ 半導体層
１０２−１ ｎ型半導体層
１０２−１Ａ 非晶質ｎ型半導体層
１０２−２ ｉ型半導体層
１０２−２Ａ 結晶相を含むｉ型半導体層
１０２−２Ｂ 非晶質ｉ型半導体層
１０２−３ ｐ型半導体層
１０２−３Ａ 結晶相を含むｐ型半導体層
１０３ 透明導電層
１０４ 集電電極
２０１ 堆積膜形成装置
２０２ 基板送り出し容器
２０３ 基板巻き取り容器
２０４ 基板
２１１〜２１６ 半導体形成用真空容器
２２１〜２２７ ガスゲート
２３１〜２３６ ガス導入管
２４１〜２４６ 電力印加電極
２５１〜２５６ 高周波電源

Claims (7)

  1. 複数の堆積膜形成容器を用いて基板上に高周波プラズマ法によりシリコン系薄膜を形成する装置であって、前記堆積膜形成容器内には、前記基板と高周波印加電極とが対向して配置されており、前記基板との間隔が１０ｍｍ±５ｍｍになるように配置された第１の高周波印加電極と、該第１の高周波印加電極に接続された３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波印加手段をもつ堆積膜形成容器と、前記基板との間隔が２０ｍｍ±５ｍｍになるように配置された第２の高周波印加電極と、該第２の高周波印加電極に接続された１０ＭＨｚ以上３０ＭＨｚ以下から選ばれ、第１の周波数より小さい第２の周波数の高周波印加手段をもつ堆積膜形成容器とを有することを特徴とするシリコン系薄膜の形成装置。
  2. 前記基板として長尺基板が用いられ、ロール間で該長尺基板を掛け渡して搬送するロール・ツー・ロール装置が備えられていることを特徴とした、請求項１に記載のシリコン系薄膜の形成装置。
  3. 複数の堆積膜形成容器を用いて基板上に高周波プラズマ法によりシリコン系薄膜を形成する方法であって、前記堆積膜形成容器内には、前記基板と高周波印加電極とが対向して配置されており、前記基板との間隔が１０ｍｍ±５ｍｍになるように配置された第１の高周波印加電極と、該第１の高周波印加電極に接続された３０ＭＨｚ以上５００ＭＨｚ以下から選ばれる第１の周波数の高周波を印加しながら堆積膜を形成する第１の工程と、前記基板との間隔が２０ｍｍ±５ｍｍになるように配置された第２の高周波印加電極と、該第２の高周波印加電極に接続された１０ＭＨｚ以上３０ＭＨｚ以下から選ばれ、第１の周波数より小さい第２の周波数の高周波を印加しながら堆積膜を形成する第２の工程とを有することを特徴とするシリコン系薄膜の形成方法。
  4. 前記第１の工程で、実質的に真性のシリコン系薄膜を形成することを特徴とした、請求項３に記載のシリコン系薄膜の形成方法。
  5. 前記第２の工程で、ｎ型またはｐ型の導電型を有するシリコン系薄膜を形成することを特徴とした、請求項３に記載のシリコン系薄膜の形成方法。
  6. 請求項４に記載の実質的に真性のシリコン系薄膜を形成する工程と、請求項５に記載のｎ型またはｐ型の導電型を有するシリコン系薄膜を形成する工程とにより、前記基板上にｐｉｎ型の半導体素子を形成することを特徴とするシリコン系薄膜の形成方法。
  7. 前記シリコン系薄膜の形成方法が、前記基板として長尺基板が用いられ、ロール間で該長尺基板を掛け渡して搬送するロール・ツー・ロール方式を用いたものであることを特徴とする請求項４乃至６のいずれか一項に記載のシリコン系薄膜の形成方法。
JP2002168554A 2002-06-10 2002-06-10 シリコン系薄膜形成装置およびシリコン系薄膜形成方法 Expired - Fee Related JP3862615B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002168554A JP3862615B2 (ja) 2002-06-10 2002-06-10 シリコン系薄膜形成装置およびシリコン系薄膜形成方法
US10/455,300 US6897559B2 (en) 2002-06-10 2003-06-06 Silicon-based thin film forming apparatus, silicon-based thin film forming method and semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002168554A JP3862615B2 (ja) 2002-06-10 2002-06-10 シリコン系薄膜形成装置およびシリコン系薄膜形成方法

Publications (2)

Publication Number Publication Date
JP2004031371A JP2004031371A (ja) 2004-01-29
JP3862615B2 true JP3862615B2 (ja) 2006-12-27

Family

ID=29706807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002168554A Expired - Fee Related JP3862615B2 (ja) 2002-06-10 2002-06-10 シリコン系薄膜形成装置およびシリコン系薄膜形成方法

Country Status (2)

Country Link
US (1) US6897559B2 (ja)
JP (1) JP3862615B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240933B2 (ja) * 2002-07-18 2009-03-18 キヤノン株式会社 積層体形成方法
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271418A (ja) * 1986-05-20 1987-11-25 Matsushita Electric Ind Co Ltd 非晶質シリコン半導体素子の製造方法
JP2740059B2 (ja) 1991-08-30 1998-04-15 株式会社クボタ 炊飯装置
DE69410301T2 (de) * 1993-01-29 1998-09-24 Canon Kk Verfahren zur Herstellung funktioneller niedergeschlagener Schichten
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6153013A (en) * 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
JP3437386B2 (ja) * 1996-09-05 2003-08-18 キヤノン株式会社 光起電力素子、並びにその製造方法
US6159300A (en) * 1996-12-17 2000-12-12 Canon Kabushiki Kaisha Apparatus for forming non-single-crystal semiconductor thin film, method for forming non-single-crystal semiconductor thin film, and method for producing photovoltaic device
DE69838627T2 (de) * 1997-03-10 2008-08-28 Canon K.K. Verfahren zur Abscheidung eines Films, Vorrichtung zum Herstellen abgeschiedener Filme, Verfahren zur Herstellung eines Halbleiterbauelementes
US6242080B1 (en) * 1997-07-09 2001-06-05 Canon Kabushiki Kaisha Zinc oxide thin film and process for producing the film
JP3046965B1 (ja) * 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
DE60044762D1 (de) * 1999-05-20 2010-09-16 Kaneka Corp Verfahren und Vorrichtung zur Herstellung eines Halbleiterbauelements
US6495392B2 (en) * 1999-08-24 2002-12-17 Canon Kabushiki Kaisha Process for producing a semiconductor device
JP2002371357A (ja) * 2001-06-14 2002-12-26 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置

Also Published As

Publication number Publication date
US6897559B2 (en) 2005-05-24
JP2004031371A (ja) 2004-01-29
US20030227082A1 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
JP4433131B2 (ja) シリコン系薄膜の形成方法
JP4827303B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
US6855621B2 (en) Method of forming silicon-based thin film, method of forming silicon-based semiconductor layer, and photovoltaic element
US7501305B2 (en) Method for forming deposited film and photovoltaic element
EP1475843A2 (en) Photovoltaic element and method of forming photovoltaic element
JP2002299670A (ja) シリコン系薄膜及び光起電力素子
JP2003007629A (ja) シリコン系膜の形成方法、シリコン系膜および半導体素子
JPH11243218A (ja) 積層型光起電力素子
KR20080033955A (ko) 반도체 구조물, 광기전력 디바이스 및 제조 방법과 솔러모듈
US20020033191A1 (en) Silicon-type thin-film formation process, silicon-type thin film, and photovoltaic device
JP2007208093A (ja) 堆積膜の形成方法及び光起電力素子の形成方法
JP2002134772A (ja) シリコン系薄膜及び光起電力素子
JP2002371357A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置
JP2004055745A (ja) 積層体形成方法、積層体、光起電力素子
JP2002170973A (ja) 半導体素子の形成方法及び半導体素子
JP2001345273A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP3862615B2 (ja) シリコン系薄膜形成装置およびシリコン系薄膜形成方法
JPH11103082A (ja) 光起電力素子及びその作製方法
JP2004296615A (ja) 積層型光起電力素子
JP2005317855A (ja) 微結晶シリコン膜の形成方法及び光起電力素子
JP4731708B2 (ja) 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
JP2000004036A (ja) 微結晶半導体層の形成方法、および光起電力素子
JP3832989B2 (ja) 光起電力素子、ｉ型シリコン系半導体層の形成方法及び光起電力素子の製造方法
JP2001358350A (ja) 光起電力素子
JP2004296616A (ja) 光起電力素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees