CN112133728B - 一种显示基板、显示面板、显示装置和制作方法 - Google Patents

一种显示基板、显示面板、显示装置和制作方法 Download PDF

Info

Publication number
CN112133728B
CN112133728B CN202011007604.0A CN202011007604A CN112133728B CN 112133728 B CN112133728 B CN 112133728B CN 202011007604 A CN202011007604 A CN 202011007604A CN 112133728 B CN112133728 B CN 112133728B
Authority
CN
China
Prior art keywords
layer
electrode
source
gate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011007604.0A
Other languages
English (en)
Other versions
CN112133728A (zh
Inventor
高涛
孙阔
周伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011007604.0A priority Critical patent/CN112133728B/zh
Publication of CN112133728A publication Critical patent/CN112133728A/zh
Priority to US17/333,098 priority patent/US11735603B2/en
Application granted granted Critical
Publication of CN112133728B publication Critical patent/CN112133728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种显示基板、显示面板、显示装置和制作方法，以提供一种新型的低温多晶硅氧化物薄膜晶体管。所述显示基板，包括：衬底基板；第一源漏极层，包括：位于所述第一区域的第一源漏极，以及位于所述第二区域的第一栅极；第一有源层，包括位于所述第一区域的多晶硅有源层；第一栅极层，包括：位于所述第一区域的第二栅极和连接电极；第二有源层，包括：位于所述第二区域的氧化物有源层；第二栅极层，包括：位于所述第二区域的第三栅极；第二源漏极层，包括：位于所述第二区域的第二源漏极，以及位于所述第一区域的搭接电极。

Description

一种显示基板、显示面板、显示装置和制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板、显示面板、显示装置和制作方法。
背景技术
有机发光二极管(Organic Light Emitting Diade，以下简称OLED)显示技术与传统的液晶显示器(Liquid Crystal Display，以下简称LCD)不同，OLED无需背光源，而是采用有机发光材料，当有电流通过时，这些有机发光材料就会发光。通过采用非常薄的有机材料涂层，使得OLED显示屏幕可以做的更轻更薄，且OLED显示屏幕可视角度更大，并且能够显著节省电能。
低温多晶硅氧化物薄膜晶体管(Low Temperature Poly-Oxide TFT，以下简称LTPO TFT)技术是近年来新兴的薄膜晶体管技术。从理论上讲，LTPO TFT相比传统的低温多晶硅薄膜晶体管(Low Temperature Poly-Silicon TFT，以下简称LTPS TFT)技术而言，可以节省5-15％的电量，让整块显示屏幕的功耗更低。
发明内容
本发明提供一种显示基板、显示面板、显示装置和制作方法，以提供一种新型的低温多晶硅氧化物薄膜晶体管。
本发明实施例提供一种显示基板，具有设置低温多晶硅晶体管的第一区域，以及设置氧化物晶体管的第二区域，其中，所述显示基板包括：
衬底基板；
第一源漏极层，位于所述衬底基板的一侧，所述第一源漏极层包括：位于所述第一区域的第一源漏极，以及位于所述第二区域的第一栅极；
第一有源层，位于所述第一源漏极层的背离所述衬底基板的一侧，所述第一有源层包括位于所述第一区域的多晶硅有源层；
第一栅极层，位于所述第一有源层的背离第一源漏极层的一侧，所述第一栅极层包括：位于所述第一区域的第二栅极和连接电极，其中，所述连接电极与所述第一源漏极电连接；
第二有源层，位于所述第一栅极层的背离所述第一有源层的一侧，所述第二有源层包括：位于所述第二区域的氧化物有源层；
第二栅极层，位于所述第二有源层的背离所述第一栅极层的一侧，所述第二栅极层包括：位于所述第二区域的第三栅极；
第二源漏极层，位于所述第二栅极层的背离所述第二有源层的一侧，所述第二源漏极层包括：位于所述第二区域的第二源漏极，以及位于所述第一区域的搭接电极，其中，所述第二源漏极与所述氧化物有源层电连接；所述搭接电极一端与所述连接电极电连接，另一端与所述多晶硅有源层电连接。
在一种可能的实施方式中，所述第一源漏极层还包括第一电容电极，所述第一有源层还包括第二电容电极，所述第一栅极层还包括第三电容电极；其中，所述第三电容电极在所述衬底基板的正投影与所述第二电容电极在所述衬底基板的正投影存在交叠区域，所述第二电容电极在所述衬底基板的正投影与所述第一电容电极在所述衬底基板的正投影存在交叠区域。
在一种可能的实施方式中，所述第三电容电极具有镂空区域；所述第二源漏极层还包括电容连接线，所述电容连接线穿过所述镂空区域与所述第二电容电极电连接。
在一种可能的实施方式中，所述第一有源层与所述第一栅极层之间还具有第一栅极绝缘层，所述第一有源层与所述第一源漏极层之间还具有缓冲层；
所述缓冲层和所述第一栅极绝缘层在所述第一栅极所在区域具有暴露所述第一栅极的第一凹槽；所述氧化物晶体管位于所述第一凹槽所在区域内。
在一种可能的实施方式中，所述显示基板包括显示区域，以及位于所述显示区域外围的弯折区域；
所述显示基板在所述弯折区域具有暴露所述衬底基板的第二凹槽；所述第二源漏极层在所述弯折区域还包括位于所述第二凹槽的电源线；
所述第二源漏极层的背离所述第二栅极层的一侧还具有平坦层，所述平坦层填充所述第二凹槽除所述电源线所在区域以外的其它区域。
在一种可能的实施方式中，所述第二栅极绝缘层的图案与所述第三栅极的图案相同；所述第二栅极绝缘层在所述衬底基板的正投影面积小于所述氧化物有源层在所述衬底基板的正投影。
在一种可能的实施方式中，所述第一源漏极层的材质为铝合金材料或钼合金材料。
在一种可能的实施方式中，所述氧化物晶体管为开关晶体管，所述低温多晶硅晶体管为驱动晶体管。
本发明实施例还提供一种显示面板，包括如本发明实施例提供的所述显示基板。
本发明实施例还提供一种显示装置，包括如本发明实施例提供的所述显示面板。
本发明实施例还提供一种显示基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板的一侧形成在第一区域具有第一源漏极，在第二区域具有第一栅极的第一源漏极层；
在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层；
在所述第一有源层的背离所述第一源漏极层的一侧形成在所述第一区域具有第二栅极和连接电极的第一栅极层，其中，所述连接电极与所述第一源漏极电连接；
在所述第一栅极层的背离所述第一有源层的一侧形成具有氧化物有源层的第二有源层；
在所述第二有源层的背离所述第一栅极层的一侧形成在所述第二区域具有第三栅极的第二栅极层；
在所述第二栅极层的背离所述第二有源层的一侧形成在所述第二区域具有第二源漏极以及在所述第一区域具有搭接电极的第二源漏极层，其中，所述第二源漏极与所述氧化物有源层电连接，所述搭接电极一端与所述连接电极电连接，另一端与所述多晶硅有源层电连接。
在一种可能的实施方式中，在所述衬底基板的一侧形成在第一区域具有第一源漏极，以及在第二区域具有第一栅极的第一源漏极层时，所述制作方法还包括：形成第一电容电极；
在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层时，所述制作方法还包括：形成第二电容电极；
在所述第一有源层的背离所述第一源漏极层的一侧形成在所述第一区域具有第二栅极和连接电极的第一栅极层时，所述制作方法还包括：形成第三电容电极。
在一种可能的实施方式中，所述形成第三电容电极，包括：形成具有镂空区域的所述第三电容电极；
在所述第二栅极层的背离所述第二有源层的一侧形成在所述第二区域具有第二源漏极以及在所述第一区域具有搭接电极的第二源漏极层时，所述制作方法还包括：形成电容连接线，所述电容连接线穿过所述镂空区域与所述第二电容电极电连接。
在一种可能的实施方式中，在所述衬底基板的一侧形成在第一区域具有第一源漏极，以及在第二区域具有第一栅极的第一源漏极层之后，以及在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层之前，所述制作方法还包括：形成缓冲层；
在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层之后，以及在所述第一有源层的背离所述第一源漏极层的一侧形成在所述第一区域具有第二栅极和连接电极的第一栅极层之前，所述制作方法还包括：形成第一栅极绝缘层，并对所述第一栅极绝缘层刻蚀，形成暴露所述第一栅极的第一凹槽。
在一种可能的实施方式中，在所述第二栅极层的背离所述第二有源层的一侧形成在所述第二区域具有第二源漏极以及在所述第一区域具有搭接电极的第二源漏极层时，所述制作方法还包括：形成电源线。
本发明实施例有益效果如下：本发明实施例提供的显示基板，在第一源漏极层设置低温多晶硅晶体管的第一源漏极，以及氧化物晶体管的第一栅极，在第一栅极层设置低温多晶硅晶体管的第二栅极，并设置连接电极，在第二源漏极层设置低温多晶硅晶体管的搭接电极，以及氧化物晶体管的第二源漏极，在制作低温多晶硅晶体管的膜层时实现同步制作氧化物晶体管的膜层，具有较高的集成度，使显示基板同时具有低温多晶硅晶体管和氧化物晶体管，降低显示基板的功耗。
附图说明
图1为本发明实施例提供的一种显示基板的结构示意图；
图2为本发明实施例提供的一种具体的显示基板的结构示意图；
图3为本发明实施例提供的另一种具体的显示基板的结构示意图；
图4为本发明实施例提供的一种显示基板的制作流程示意图；
图5为本发明实施例提供的一种具体的显示基板的制作流程示意图；
图6为本发明实施例中，制备完成第一源漏极层的显示基板的结构示意图；
图7为本发明实施例中，制备完成第一栅极绝缘层的显示基板的结构示意图；
图8为本发明实施例中，制备完成第一源漏极层过孔的显示基板的结构示意图；
图9为本发明实施例中，制备完成第一栅极层的显示基板的结构示意图；
图10为本发明实施例中，制备完成第一层间介质层的显示基板的结构示意图；
图11为本发明实施例中，制备完成第二层间介质层的显示基板的结构示意图；
图12为本发明实施例中，制备完成第二层间介质层过孔的显示基板的结构示意图；
图13为本发明实施例中，制备完成第二源漏极层的显示基板的结构示意图；
图14为本发明实施例中，制备完成隔垫物层的显示基板的结构示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
参见图1，本发明实施例提供一种显示基板，具有设置低温多晶硅晶体管的第一区域S1，以及设置氧化物晶体管的第二区域S2，其中，显示基板包括：
衬底基板1；衬底基板1具体可以包括第一衬底基板11和第二衬底基板12，第一衬底基板11和第二衬底基板12之间可以设置有第二阻挡层132；当然，在具体实施时，衬底基板1也可以是单层结构；衬底基板1的材料可以是聚酰亚胺，每一层衬底基板的厚度可以是5um～20um；
第一源漏极层21，位于衬底基板1的一侧，第一源漏极层21包括：位于第一区域S1的第一源漏极(具体可以包括第一源极211，第一漏极212)，以及位于第二区域S2的第一栅极213；具体的，第一源漏极层21与衬底基板1之间还可以设置有第一阻挡层131；具体的，第一源漏极层21的材料可以为铝合金材料，或者钼合金材料；第一阻挡层131以及第二阻挡层132的材质可以为SiOx，厚度均可以为400um～600um；氧化物晶体管可以为双栅型晶体管，以具有较佳的稳定性及较高的迁移率，第一栅极213可以作为氧化物晶体管的底栅；
第一有源层41，位于第一源漏极层21的背离衬底基板1的一侧，第一有源层41包括位于第一区域S1的多晶硅有源层411；具体的，第一有源层41与第一源漏极层21之间还可以设置有缓冲层3；缓冲层3的材质具体可以为SiNx与SiO的复合层，厚度大约为300u～500um；
第一栅极层61，位于第一有源层41的背离第一源漏极层21的一侧，第一栅极层61包括：位于第一区域S1的第二栅极611和连接电极(具体可以包括第一连接电极612和第二连接电极613)，其中，第一栅极层61与第一有源层41之间还可以设置有第一栅极绝缘层51；连接电极与第一源漏极电连接，具体的，可以是第一连接电极612通过贯穿第一栅极绝缘层51、缓冲层3的过孔与第一源极211电连接，第二连接电极613通过贯穿第一栅极绝缘层51、缓冲层3的过孔与第一漏极212电连接；第一栅极层61的材质具体可以为钼或者钼合金；第一栅极绝缘层51的材质可以是SiO；
第二有源层42，位于第一栅极层61的背离第一有源层41的一侧，第二有源层42包括：位于第二区域S2的氧化物有源层421；具体的，第二有源层42与第一栅极层61之间还可以设置有第一层间介质层71；第一层间介质层71的材质可以为SiN与SiO的复合层，厚度为400um～600um，且SiN在下层，SiO为上层；
第二栅极层62，位于第二有源层42的背离第一栅极层61的一侧，第二栅极层62包括：位于第二区域S2的第三栅极621；第二栅极层62与第二有源层42还可以设置有第二栅极绝缘层52；其中，第二栅极绝缘层52层与第三栅极621的图形一致且利用一道掩膜工艺，分布刻蚀，露出氧化物有源层421的用于与第二源漏极层接触的部分；
第二源漏极层22，位于第二栅极层62的背离第二有源层42的一侧，第二源漏极层22包括：位于第二区域S2的第二源漏极(具体可以包第二源极221和第二漏极222)，以及位于第一区域S1的搭接电极(具体可以包括第一搭接电极223和第二搭接电极224)；具体的，第二源漏极层22与第二栅极层62之间还可以设置有第二层间介质层72；其中，第二源漏极与氧化物有源层421电连接，具体的，可以是第二源极221通过贯穿第二层间介质层72的过孔与氧化物有源层421的一端接触，第二漏极222通过贯穿第二层间介质层72的过孔与氧化物有源层421的另一端接触；搭接电极一端与连接电极电连接，另一端与多晶硅有源层电连接，具体的，可以是第一搭接电极223的一端通过贯穿第二层间介质层72、第一层间介质层71的过孔与第一连接电极612电连接，另一端通过贯穿第二层间介质层72、第一层间介质层71、第一栅极绝缘层51的过孔与多晶硅有源层411的一端接触；第二搭接电极224的一端通过贯穿第二层间介质层72、第一层间介质层71的过孔与第二连接电极613电连接，另一端通过贯穿第二层间介质层72、第一层间介质层71、第一栅极绝缘层51的过孔与多晶硅有源层411的另一端接触；第二层间介质层72的材质可以是SiO，厚度可以是400um～600um。
本发明实施例提供的显示基板，在第一源漏极层设置低温多晶硅晶体管的第一源漏极，以及氧化物晶体管的第一栅极，在第一栅极层设置低温多晶硅晶体管的第二栅极，并设置连接电极，在第二源漏极层设置低温多晶硅晶体管的搭接电极，以及氧化物晶体管的第二源漏极，在制作低温多晶硅晶体管的膜层时实现同步制作氧化物晶体管的膜层，具有较高的集成度，使显示基板同时具有低温多晶硅晶体管和氧化物晶体管，降低显示基板的功耗。
在具体实施时，结合图1所示，第一源漏极层21还包括第一电容电极214，第一有源层41还包括第二电容电极412，第一栅极层61还包括第三电容电极614；其中，第三电容电极614在衬底基板1的正投影与第二电容电极412在衬底基板1的正投影存在交叠区域，第二电容电极412在衬底基板1的正投影与第一电容电极214在衬底基板1的正投影存在交叠区域。本发明实施例中，存储电容Cst是复合电容，由第一电容电极214与第二电容电极412构成的电容，以及第二电容电极412与第三电容电极614的电容并联组成，较现有技术的存储电容，具有更大的存储电容。
在具体实施时，第三电容电极614具有镂空区域；第二源漏极层22还包括电容连接线225，电容连接线225穿过镂空区域与第二电容电极412电连接。即，第三电容电极614中间有个孔，方便进行电极与外部走线的连接。
在具体实施时，结合图1所示，缓冲层3和第一栅极绝缘层51在第一栅极213所在区域具有暴露第一栅极213的第一凹槽K1；氧化物晶体管位于第一凹槽K1所在区域内。本发明实施例中，缓冲层3和第一栅极绝缘层51在第一栅极213所在区域具有暴露第一栅极213的第一凹槽K1，可以使形成的双栅型的氧化物晶体管的两个栅极的间距较小，使氧化物晶体管的漏电流较低。
在具体实施时，参见图2所示，显示基板包括显示区域AA，以及位于显示区域AA外围的弯折区域BB；显示基板在弯折区域BB具有暴露衬底基板1的第二凹槽K2；第二源漏极层22在弯折区域BB还包括位于第二凹槽K2的电源线226；参见图3所示，第二源漏极层22的背离第二栅极层62的一侧还具有平坦层74，平坦层74填充第二凹槽K2除电源线226所在区域以外的其它区域。
在具体实施时，平坦层74与第二源漏极层22之间还可以设置有钝化层73；平坦层74的背离钝化层73的一侧还可以设置有阳极8，阳极8的背离平坦层74的一侧还可以设置有像素限定层91，像素限定层91的背离阳极8的一侧还可以设置有隔垫物92。
在具体实施时，结合图1所示，第二栅极绝缘层52的图案与第三栅极621的图案相同；第二栅极绝缘层52在衬底基板1的正投影面积小于氧化物有源层421在衬底基板1的正投影，以实现使后续形成的第二源漏极与氧化物有源层421接触。
在具体实施时，氧化物晶体管为开关晶体管，低温多晶硅晶体管为驱动晶体管。
基于同一发明构思，本发明实施例还提供一种显示面板，包括如本发明实施例提供的显示基板。
基于同一发明构思，本发明实施例还提供一种显示装置，包括如本发明实施例提供的显示面板。
基于同一发明构思，本发明实施例还提供一种显示基板的制作方法，参见图4所示，包括：
步骤S100、提供一衬底基板；
步骤S200、在衬底基板的一侧形成在第一区域具有第一源漏极，在第二区域具有第一栅极的第一源漏极层；以及，形成第一电容电极；
步骤S300、在第一源漏极层的背离衬底基板的一侧形成具有多晶硅有源层的第一有源层；以及，形成第二电容电极；
步骤S400、在第一有源层的背离第一源漏极层的一侧形成在第一区域具有第二栅极和连接电极的第一栅极层，以及，形成第三电容电极，具体的，可以是，形成具有镂空区域的第三电容电极，其中，连接电极与第一源漏极电连接；
步骤S500、在第一栅极层的背离第一有源层的一侧形成具有氧化物有源层的第二有源层；
步骤S600、在第二有源层的背离第一栅极层的一侧形成在第二区域具有第三栅极的第二栅极层；
步骤S700、在第二栅极层的背离第二有源层的一侧形成在第二区域具有第二源漏极以及在第一区域具有搭接电极的第二源漏极层，形成电容连接线，电容连接线穿过镂空区域与第二电容电极电连接，以及形成电源线，其中，第二源漏极与氧化物有源层电连接，搭接电极一端与连接电极电连接，另一端与多晶硅有源层电连接。
在具体实施时，结合图5所示，在步骤S200之后，以及在步骤S300之前，即，在衬底基板的一侧形成在第一区域具有第一源漏极，以及在第二区域具有第一栅极的第一源漏极层之后，以及在第一源漏极层的背离衬底基板的一侧形成具有多晶硅有源层的第一有源层之前，制作方法还包括：步骤S800、形成缓冲层；
在步骤S300之后，以及在步骤S400之前，即，在第一源漏极层的背离衬底基板的一侧形成具有多晶硅有源层的第一有源层之后，以及在第一有源层的背离第一源漏极层的一侧形成在第一区域具有第二栅极和连接电极的第一栅极层之前，制作方法还包括：步骤S900、形成第一栅极绝缘层，并对第一栅极绝缘层刻蚀，形成暴露第一栅极的第一凹槽。
为了更清楚地理解本发明实施例提供的显示基板的制作方法，以下结合图6-图14进行进一步详细说明如下：
步骤一、制备衬底基板1，衬底基板1具体可以为柔性基板，材料可以是聚酰亚胺，厚度大约是5um～20um，可以是单层结构，也可以是双层结构，每层聚酰亚胺基板的上方都有一层阻挡层(Barrier层，具体可以分别为第一阻挡层131和第二阻挡层132)，阻挡层的材料可以是SIOx，厚度400um～600um，在第一阻挡层131的上方沉积一层金属层，材料可以是Al合金材料，或者Mo合金材料，图形化后制备成LTPS TFT的第一源漏电极(具体可以包括第一源极211，第一漏极212)，数据线(Data线，也即第一源极211)，另外在Oxide TFT的位置制备Oxide TFT的底栅电极层(也即第一栅极213)，存储电容Cst是复合电容，由第一源漏极层21的第一电容电极214(SD1)与后续形成的第一有源层41的第二电容电极412构成的电容C1，以及后续形成的第一有源层41的第二电容电极412与第一栅极层61的第三电容电极614构成的电容C2,并联组成，如图6所示；
步骤二、然后沉积缓冲层3(Buffer层)，材料可以是SiNx与SiO的复合层，厚度大约为300um～500um，然后沉积a-Si层，利用去氢及准分子激光退火(ELA)工艺，制备P-Si层，然后图形化，制备出P-Si的硅岛层(即多晶硅有源层411)及存储电容Cst的第二电容电极412。然后再沉积一层GI层(第一栅极绝缘层51)，材料可以是SiO，如图7所示；
步骤三、利用图形，制备暴露第一源极211，暴露第一漏极212的过孔，以及暴露第一栅极213的过孔，如图8所示；
步骤四、沉积Gate1金属层(即第一栅极层61)，材料可以是Mo或者Mo合金，利用图形化，制备第二栅极611，第一连接电极612，第二连接电极613，以及存储电容Cst的具有镂空区域的第三电容电极614，如图9所示；
步骤五、然后沉积第一层间介质层71(ILD1层)，可以是SiN与SiO的复合层，厚度为400um～600um，且SiN在下层，SiO为上层，然后利用图形化，制备氧化物有源层421，第二栅极绝缘层52，以及OxideTFT的顶栅电极(也即第三栅极621)，其中第三栅极621与第二栅极绝缘层52图形一致且利用一道Mask，分布刻蚀，氧化物有源层421为金属氧化物，具体可以为铟镓锌氧化物(IGZO)材质，两侧，露出用于与第二源漏极接触的部分，如图10所示；
步骤六、沉积第二层间介质层72(即ILD2层)，材料可以是SiO，厚度可以是400um～600um，然后图形化进行接触孔制备，在显示区AA(即Active Array区域)，制作暴露氧化物有源层421的过孔，在弯折区BB(即Bending Area)，制备暴露第一栅极绝缘层的过孔(即制备第一道过孔EB1，进行Pad Bending工艺)，如图11所示；
步骤七、然后接着进行暴露第一连接电极612，第二连接电极613，暴露多晶硅有源层411一端的过孔，以及暴露多晶硅有源层411另一端的过孔(即LTPS过孔)制备，同时在弯折区BB(Bending Area)，制备暴露衬底基板1的过孔(即第二道过孔EB2)，EB1和EB2的边界，可以一致，也可以有台阶状过渡区，如图12所示；
步骤八、制备第二源漏极层22(即SD2层)，该层主要是Oxide TFT的第二源极221，第二漏极222，以及存储电容Cst的接触，还有LTPS TFT第一搭接电极223，第二搭接电极224，以实现与第一连接电极612的接触，在弯折区域BB(即Bending Area)，制备电源线226，可以制作单层的电源线226，如图13所示，也可以制作双层的电源线，双层电源线有助于降低电源线的电阻，制作双层电源线时，可以在第一源漏极层21时制作另一层电源线；
步骤九、然后依次制备钝化层73(即PVX层)，材料可以是SiO或SiNx的一层及复合层，然后制备平坦化层74(即PLN层)，然后是阳极层8(Anode)，然后是像素界定层91(PDL)，及隔垫物92(PS层)。最终完成LTPO器件的制备，如图14所示。
本发明实施例有益效果如下：本发明实施例提供的显示基板，在第一源漏极层设置低温多晶硅晶体管的第一源漏极，以及氧化物晶体管的第一栅极，在第一栅极层设置低温多晶硅晶体管的第二栅极，并设置连接电极，在第二源漏极层设置低温多晶硅晶体管的搭接电极，以及氧化物晶体管的第二源漏极，在制作低温多晶硅晶体管的膜层时实现同步制作氧化物晶体管的膜层，具有较高的集成度，使显示基板同时具有低温多晶硅晶体管和氧化物晶体管，降低显示基板的功耗。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种显示基板，其特征在于，具有设置低温多晶硅晶体管的第一区域，以及设置氧化物晶体管的第二区域，其中，所述显示基板包括：
衬底基板；
第一源漏极层，位于所述衬底基板的一侧，所述第一源漏极层包括：位于所述第一区域的第一源漏极，以及位于所述第二区域的第一栅极；
第一有源层，位于所述第一源漏极层的背离所述衬底基板的一侧，所述第一有源层包括位于所述第一区域的多晶硅有源层；
第一栅极层，位于所述第一有源层的背离第一源漏极层的一侧，所述第一栅极层包括：位于所述第一区域的第二栅极和连接电极，其中，所述连接电极与所述第一源漏极电连接；
第二有源层，位于所述第一栅极层的背离所述第一有源层的一侧，所述第二有源层包括：位于所述第二区域的氧化物有源层；
第二栅极层，位于所述第二有源层的背离所述第一栅极层的一侧，所述第二栅极层包括：位于所述第二区域的第三栅极；
第二源漏极层，位于所述第二栅极层的背离所述第二有源层的一侧，所述第二源漏极层包括：位于所述第二区域的第二源漏极，以及位于所述第一区域的搭接电极，其中，所述第二源漏极与所述氧化物有源层电连接；所述搭接电极一端与所述连接电极电连接，另一端与所述多晶硅有源层电连接；
其中，在制作所述低温多晶硅晶体管的膜层时同步制作所述氧化物晶体管的膜层。
2.如权利要求1所述的显示基板，其特征在于，所述第一源漏极层还包括第一电容电极，所述第一有源层还包括第二电容电极，所述第一栅极层还包括第三电容电极；其中，所述第三电容电极在所述衬底基板的正投影与所述第二电容电极在所述衬底基板的正投影存在交叠区域，所述第二电容电极在所述衬底基板的正投影与所述第一电容电极在所述衬底基板的正投影存在交叠区域。
3.如权利要求2所述的显示基板，其特征在于，所述第三电容电极具有镂空区域；所述第二源漏极层还包括电容连接线，所述电容连接线穿过所述镂空区域与所述第二电容电极电连接。
4.如权利要求1-3任一项所述的显示基板，其特征在于，所述第一有源层与所述第一栅极层之间还具有第一栅极绝缘层，所述第一有源层与所述第一源漏极层之间还具有缓冲层；
所述缓冲层和所述第一栅极绝缘层在所述第一栅极所在区域具有暴露所述第一栅极的第一凹槽；所述氧化物晶体管位于所述第一凹槽所在区域内。
5.如权利要求4所述的显示基板，其特征在于，所述显示基板包括显示区域，以及位于所述显示区域外围的弯折区域；
所述显示基板在所述弯折区域具有暴露所述衬底基板的第二凹槽；所述第二源漏极层在所述弯折区域还包括位于所述第二凹槽的电源线；
所述第二源漏极层的背离所述第二栅极层的一侧还具有平坦层，所述平坦层填充所述第二凹槽除所述电源线所在区域以外的其它区域。
6.如权利要求1所述的显示基板，其特征在于，所述第二有源层与所述第二栅极层之间设置有第二栅极绝缘层，所述第二栅极绝缘层的图案与所述第三栅极的图案相同；所述第二栅极绝缘层在所述衬底基板的正投影面积小于所述氧化物有源层在所述衬底基板的正投影。
7.如权利要求1所述的显示基板，其特征在于，所述第一源漏极层的材质为铝合金材料或钼合金材料。
8.如权利要求1所述的显示基板，其特征在于，所述氧化物晶体管为开关晶体管，所述低温多晶硅晶体管为驱动晶体管。
9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的显示基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
11.一种显示基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板的一侧形成在低温多晶硅晶体管的第一区域具有第一源漏极，在氧化物晶体管的第二区域具有第一栅极的第一源漏极层；
在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层；
在所述第一有源层的背离所述第一源漏极层的一侧形成在所述第一区域具有第二栅极和连接电极的第一栅极层，其中，所述连接电极与所述第一源漏极电连接；
在所述第一栅极层的背离所述第一有源层的一侧形成具有氧化物有源层的第二有源层；
在所述第二有源层的背离所述第一栅极层的一侧形成在所述第二区域具有第三栅极的第二栅极层；
在所述第二栅极层的背离所述第二有源层的一侧形成在所述第二区域具有第二源漏极以及在所述第一区域具有搭接电极的第二源漏极层，其中，所述第二源漏极与所述氧化物有源层电连接，所述搭接电极一端与所述连接电极电连接，另一端与所述多晶硅有源层电连接；
其中，在制作所述低温多晶硅晶体管的膜层时同步制作所述氧化物晶体管的膜层。
12.如权利要求11所述的制作方法，其特征在于，在所述衬底基板的一侧形成在第一区域具有第一源漏极，以及在第二区域具有第一栅极的第一源漏极层时，所述制作方法还包括：形成第一电容电极；
在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层时，所述制作方法还包括：形成第二电容电极；
在所述第一有源层的背离所述第一源漏极层的一侧形成在所述第一区域具有第二栅极和连接电极的第一栅极层时，所述制作方法还包括：形成第三电容电极。
13.如权利要求12所述的制作方法，其特征在于，所述形成第三电容电极，包括：形成具有镂空区域的所述第三电容电极；
在所述第二栅极层的背离所述第二有源层的一侧形成在所述第二区域具有第二源漏极以及在所述第一区域具有搭接电极的第二源漏极层时，所述制作方法还包括：形成电容连接线，所述电容连接线穿过所述镂空区域与所述第二电容电极电连接。
14.如权利要求11所述的制作方法，其特征在于，在所述衬底基板的一侧形成在第一区域具有第一源漏极，以及在第二区域具有第一栅极的第一源漏极层之后，以及在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层之前，所述制作方法还包括：形成缓冲层；
在所述第一源漏极层的背离所述衬底基板的一侧形成具有多晶硅有源层的第一有源层之后，以及在所述第一有源层的背离所述第一源漏极层的一侧形成在所述第一区域具有第二栅极和连接电极的第一栅极层之前，所述制作方法还包括：形成第一栅极绝缘层，并对所述第一栅极绝缘层刻蚀，形成暴露所述第一栅极的第一凹槽。
15.如权利要求11所述的制作方法，其特征在于，在所述第二栅极层的背离所述第二有源层的一侧形成在所述第二区域具有第二源漏极以及在所述第一区域具有搭接电极的第二源漏极层时，所述制作方法还包括：形成电源线。
CN202011007604.0A 2020-09-23 2020-09-23 一种显示基板、显示面板、显示装置和制作方法 Active CN112133728B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011007604.0A CN112133728B (zh) 2020-09-23 2020-09-23 一种显示基板、显示面板、显示装置和制作方法
US17/333,098 US11735603B2 (en) 2020-09-23 2021-05-28 Display substrate, display panel and method for preparing display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011007604.0A CN112133728B (zh) 2020-09-23 2020-09-23 一种显示基板、显示面板、显示装置和制作方法

Publications (2)

Publication Number Publication Date
CN112133728A CN112133728A (zh) 2020-12-25
CN112133728B true CN112133728B (zh) 2024-04-09

Family

ID=73842726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011007604.0A Active CN112133728B (zh) 2020-09-23 2020-09-23 一种显示基板、显示面板、显示装置和制作方法

Country Status (2)

Country Link
US (1) US11735603B2 (zh)
CN (1) CN112133728B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078063B2 (ja) * 2011-07-13 2017-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスタデバイスの製造方法
KR102708648B1 (ko) * 2019-11-07 2024-09-23 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US11735603B2 (en) 2023-08-22
US20220093654A1 (en) 2022-03-24
CN112133728A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
CN108493198B (zh) 阵列基板及其制作方法、有机发光二极管显示装置
CN108598089B (zh) Tft基板的制作方法及tft基板
CN110211974A (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN106876412A (zh) 一种阵列基板以及制作方法
KR20180071538A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109860224B (zh) 显示基板及其制作方法、显示面板、显示装置
US9252278B2 (en) Array substrate, display device and manufacturing method thereof
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
US12107094B2 (en) Array substrate and display panel
CN110112204B (zh) 一种阵列基板、显示面板和显示装置
WO2019075949A1 (zh) 阵列基板及其制作方法
CN109309122A (zh) 阵列基板及其制造方法、显示装置
CN107425044A (zh) 一种柔性显示面板、其制作方法及显示装置
WO2022082631A1 (zh) 显示基板及其制备方法、显示装置
CN101504947A (zh) 半导体器件、电光装置、电子设备及其制造方法
WO2024027397A1 (zh) 阵列基板及显示面板
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
CN108878673A (zh) 显示基板及其制作方法、显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
WO2021258458A1 (zh) 阵列基板及其制造方法
CN103022355A (zh) 一种低温多晶硅薄膜晶体管及其制作方法
CN114649349A (zh) 显示基板及其制作方法、显示面板
WO2017181464A1 (zh) Tft阵列基板及其制作方法
WO2020118952A1 (zh) 一种 oled 显示装置及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant