JPH11354471A - 成膜方法、半導体装置及びその製造方法 - Google Patents
成膜方法、半導体装置及びその製造方法Info
- Publication number
- JPH11354471A JPH11354471A JP15603698A JP15603698A JPH11354471A JP H11354471 A JPH11354471 A JP H11354471A JP 15603698 A JP15603698 A JP 15603698A JP 15603698 A JP15603698 A JP 15603698A JP H11354471 A JPH11354471 A JP H11354471A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- forming
- ymno
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】本発明は、強誘電体膜の成膜方法に関し、良好
な膜質で、その膜質が安定している成膜が得られ、かつ
成膜の際の下地の凹凸の影響を受けないＸＭｎＯ 3 膜を
成膜する。 【解決手段】Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐ
ｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのうちいずれか１つの元素と、Ｍｎ
とを含む電解溶液を電気分解して、それらの元素のうち
いずれか１つの元素を含むＭｎＯ2 膜を基板上に形成す
る工程と、そのＭｎＯ2 膜を加熱処理してＸＭｎＯ3 膜
（但し、ＸはＳｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐ
ｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのうちいずれか１つの元素を示
す。）に変換する工程とを有する。
な膜質で、その膜質が安定している成膜が得られ、かつ
成膜の際の下地の凹凸の影響を受けないＸＭｎＯ 3 膜を
成膜する。 【解決手段】Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐ
ｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのうちいずれか１つの元素と、Ｍｎ
とを含む電解溶液を電気分解して、それらの元素のうち
いずれか１つの元素を含むＭｎＯ2 膜を基板上に形成す
る工程と、そのＭｎＯ2 膜を加熱処理してＸＭｎＯ3 膜
（但し、ＸはＳｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐ
ｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのうちいずれか１つの元素を示
す。）に変換する工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、成膜方法、半導体
装置及びその製造方法に関し、より詳しくは、強誘電体
膜の成膜方法、その成膜方法により作成された強誘電体
膜を備えた半導体装置及びその製造方法に関する。
装置及びその製造方法に関し、より詳しくは、強誘電体
膜の成膜方法、その成膜方法により作成された強誘電体
膜を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、強誘電体膜をメモリ素子のゲート
絶縁膜等として用いた不揮発性メモリの需要が増大して
いる。このような不揮発性メモリでは、ＤＲＡＭ（Dyna
mic Random Access Memory）と異なり、電源を切ったと
きでも記憶が消えないだけでなく、他の不揮発性メモリ
と異なり、書き込み及び読み込み速度が速いという長所
がある。
絶縁膜等として用いた不揮発性メモリの需要が増大して
いる。このような不揮発性メモリでは、ＤＲＡＭ（Dyna
mic Random Access Memory）と異なり、電源を切ったと
きでも記憶が消えないだけでなく、他の不揮発性メモリ
と異なり、書き込み及び読み込み速度が速いという長所
がある。
【０００３】この強誘電体膜を用いたメモリ素子の種類
として、強誘電体膜の自発分極を利用してソース／ドレ
イン電流をオン・オフするＭＦＳ（Metal/Ferroelectri
c/Semiconductor ）−ＦＥＴが、低電圧動作、高集積
化、高速動作の点で優れている。また、強誘電体膜とし
てイットリウム（Ｙ）を含むＹＭｎＯ3 膜がある。この
ＹＭｎＯ3 膜は、世の中で用いられているＰＺＴ（チタ
ン酸ジルコン酸鉛）やＳＢＴ（SrBi2Ta2O9）と比較して
誘電率が低いため、特に、高速化を必要とする様な用途
への適用が検討されている。
として、強誘電体膜の自発分極を利用してソース／ドレ
イン電流をオン・オフするＭＦＳ（Metal/Ferroelectri
c/Semiconductor ）−ＦＥＴが、低電圧動作、高集積
化、高速動作の点で優れている。また、強誘電体膜とし
てイットリウム（Ｙ）を含むＹＭｎＯ3 膜がある。この
ＹＭｎＯ3 膜は、世の中で用いられているＰＺＴ（チタ
ン酸ジルコン酸鉛）やＳＢＴ（SrBi2Ta2O9）と比較して
誘電率が低いため、特に、高速化を必要とする様な用途
への適用が検討されている。
【０００４】従来、ＹＭｎＯ3 膜を成膜する場合、スパ
ッタやレーザアブレーションが用いられている。また、
成膜されたＹＭｎＯ3 膜を整形する場合、アルゴンによ
るミリングが用いられることが多い。
ッタやレーザアブレーションが用いられている。また、
成膜されたＹＭｎＯ3 膜を整形する場合、アルゴンによ
るミリングが用いられることが多い。
【０００５】
【発明が解決しようとする課題】ところで、上記のＹＭ
ｎＯ3 膜の成膜方法はスパッタが中心であり、成膜条件
や成膜についてのデータがほとんどないという現状であ
る。また、成膜の特性が安定していない。ＹＭｎＯ3 膜
はスパッタやレーザアブレーションにより成膜されてい
るが、これらの成膜方法によれば、ＹＭｎＯ3 膜を凹凸
のある膜の上に形成することは困難である。
ｎＯ3 膜の成膜方法はスパッタが中心であり、成膜条件
や成膜についてのデータがほとんどないという現状であ
る。また、成膜の特性が安定していない。ＹＭｎＯ3 膜
はスパッタやレーザアブレーションにより成膜されてい
るが、これらの成膜方法によれば、ＹＭｎＯ3 膜を凹凸
のある膜の上に形成することは困難である。
【０００６】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、良好な膜質で、その膜質が安定
している成膜が得られ、かつ成膜の際の下地の凹凸の影
響を受けないＸＭｎＯ3 膜（但し、ＸはＳｃ，Ｙ，Ｌ
ａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔ
ｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，及びＬｕのうちい
ずれか１つの元素を示す。）の成膜方法、その成膜方法
により作成されたＸＭｎＯ 3 膜を備えた半導体装置及び
その製造方法を提供するものである。
創作されたものであり、良好な膜質で、その膜質が安定
している成膜が得られ、かつ成膜の際の下地の凹凸の影
響を受けないＸＭｎＯ3 膜（但し、ＸはＳｃ，Ｙ，Ｌ
ａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔ
ｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，及びＬｕのうちい
ずれか１つの元素を示す。）の成膜方法、その成膜方法
により作成されたＸＭｎＯ 3 膜を備えた半導体装置及び
その製造方法を提供するものである。
【０００７】
【課題を解決するための手段】上記課題は、第１の発明
である、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓ
ｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙ
ｂ，及びＬｕのうちいずれか１つの元素と、Ｍｎとを含
む電解溶液を電気分解して、前記Ｓｃ，Ｙ，Ｌａ，Ｃ
ｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄ
ｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，及びＬｕのうちいずれか
１つの元素を含むＭｎＯ2 膜を基板上に形成する工程
と、前記ＭｎＯ2 膜を加熱処理してＸＭｎＯ3 膜（但
し、Ｘは前記Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐ
ｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのうちいずれか１つの元素を示
す。）に変換する工程とを有することを特徴とする成膜
方法によって解決され、第２の発明である、前記基板は
シリコン基板であることを特徴とする第１の発明に記載
の成膜方法によって解決され、第３の発明である、前記
基板はシリコン基板上に絶縁膜が形成されたものである
ことを特徴とする第１の発明に記載の成膜方法によって
解決され、第４の発明である、前記基板はシリコン基板
上にＴｉＮ膜が形成されたものであることを特徴とする
第１の発明に記載の成膜方法によって解決され、第５の
発明である、前記基板はシリコン基板上に絶縁膜を介し
てＴｉＮ膜が形成されたものであることを特徴とする第
１の発明に記載の成膜方法によって解決され、第６の発
明である、前記電解溶液は硫酸であることを特徴とする
第１乃至第５の発明のいずれかに記載の成膜方法によっ
て解決され、第７の発明である、前記ＭｎＯ2 膜の加熱
処理の温度は５５０℃以上、９５０℃以下であることを
特徴とする第１乃至第６の発明のいずれかに記載の成膜
方法によって解決され、第８の発明である、第１乃至第
７の発明のいずれかに記載の成膜方法により基板上に前
記ＸＭｎＯ3 膜を形成する工程と、前記ＸＭｎＯ3 膜を
エッチング液を用いて選択的にエッチングし、除去する
工程とを有することを特徴とする半導体装置の製造方法
によって解決され、第９の発明である、前記エッチング
液はＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ，Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2
＋Ｈ2 Ｏ，又はＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏのうち何れ
か一の混合溶液であることを特徴とする第８の発明に記
載の半導体装置の製造方法によって解決され、第１０の
発明である、基板上に膜を形成した後、該膜に溝又は開
口部を形成する工程と、第１乃至第６の発明のいずれか
に記載の成膜方法により前記溝又は開口部を覆って前記
ＸＭｎＯ3 膜を形成する工程と、前記ＸＭｎＯ3 膜を研
磨し、前記溝又は開口部に前記ＸＭｎＯ3 膜を埋め込む
工程とを有することを特徴とする半導体装置の製造方法
によって解決され、第１１の発明である、第８乃至第１
０の発明のいずれかに記載の半導体装置の製造方法によ
り形成された前記ＸＭｎＯ3 膜を備えたことを特徴とす
る半導体装置によって解決される。
である、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓ
ｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙ
ｂ，及びＬｕのうちいずれか１つの元素と、Ｍｎとを含
む電解溶液を電気分解して、前記Ｓｃ，Ｙ，Ｌａ，Ｃ
ｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄ
ｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，及びＬｕのうちいずれか
１つの元素を含むＭｎＯ2 膜を基板上に形成する工程
と、前記ＭｎＯ2 膜を加熱処理してＸＭｎＯ3 膜（但
し、Ｘは前記Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐ
ｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのうちいずれか１つの元素を示
す。）に変換する工程とを有することを特徴とする成膜
方法によって解決され、第２の発明である、前記基板は
シリコン基板であることを特徴とする第１の発明に記載
の成膜方法によって解決され、第３の発明である、前記
基板はシリコン基板上に絶縁膜が形成されたものである
ことを特徴とする第１の発明に記載の成膜方法によって
解決され、第４の発明である、前記基板はシリコン基板
上にＴｉＮ膜が形成されたものであることを特徴とする
第１の発明に記載の成膜方法によって解決され、第５の
発明である、前記基板はシリコン基板上に絶縁膜を介し
てＴｉＮ膜が形成されたものであることを特徴とする第
１の発明に記載の成膜方法によって解決され、第６の発
明である、前記電解溶液は硫酸であることを特徴とする
第１乃至第５の発明のいずれかに記載の成膜方法によっ
て解決され、第７の発明である、前記ＭｎＯ2 膜の加熱
処理の温度は５５０℃以上、９５０℃以下であることを
特徴とする第１乃至第６の発明のいずれかに記載の成膜
方法によって解決され、第８の発明である、第１乃至第
７の発明のいずれかに記載の成膜方法により基板上に前
記ＸＭｎＯ3 膜を形成する工程と、前記ＸＭｎＯ3 膜を
エッチング液を用いて選択的にエッチングし、除去する
工程とを有することを特徴とする半導体装置の製造方法
によって解決され、第９の発明である、前記エッチング
液はＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ，Ｈ2 ＳＯ 4 ＋Ｈ2 Ｏ2
＋Ｈ2 Ｏ，又はＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏのうち何れ
か一の混合溶液であることを特徴とする第８の発明に記
載の半導体装置の製造方法によって解決され、第１０の
発明である、基板上に膜を形成した後、該膜に溝又は開
口部を形成する工程と、第１乃至第６の発明のいずれか
に記載の成膜方法により前記溝又は開口部を覆って前記
ＸＭｎＯ3 膜を形成する工程と、前記ＸＭｎＯ3 膜を研
磨し、前記溝又は開口部に前記ＸＭｎＯ3 膜を埋め込む
工程とを有することを特徴とする半導体装置の製造方法
によって解決され、第１１の発明である、第８乃至第１
０の発明のいずれかに記載の半導体装置の製造方法によ
り形成された前記ＸＭｎＯ3 膜を備えたことを特徴とす
る半導体装置によって解決される。
【０００８】本願発明者は、実験により、 Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅ
ｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，又は
Ｌｕ（これらのうちいずれか１つの元素をＸ元素と称す
る。）が硫酸に溶けること、 Ｘ3+とＭｎ3+イオンを含んだ電解溶液を分解すると、
直流の場合は陽極にＸ元素を含んだＭｎＯ2 膜が析出す
ること、或いは交流の場合は両電極にＸ元素を含んだＭ
ｎＯ2 膜が析出すること、 Ｘ元素を含んだＭｎＯ2 膜を温度５５０℃〜９５０℃
で加熱処理すると、ＸＭｎＯ3 膜に変化する（Ｘ線回折
により確認できた）こと、 ＸＭｎＯ3 膜に電圧を印加した場合、自発分極してヒ
ステリシスを有することを見いだした。
ｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，又は
Ｌｕ（これらのうちいずれか１つの元素をＸ元素と称す
る。）が硫酸に溶けること、 Ｘ3+とＭｎ3+イオンを含んだ電解溶液を分解すると、
直流の場合は陽極にＸ元素を含んだＭｎＯ2 膜が析出す
ること、或いは交流の場合は両電極にＸ元素を含んだＭ
ｎＯ2 膜が析出すること、 Ｘ元素を含んだＭｎＯ2 膜を温度５５０℃〜９５０℃
で加熱処理すると、ＸＭｎＯ3 膜に変化する（Ｘ線回折
により確認できた）こと、 ＸＭｎＯ3 膜に電圧を印加した場合、自発分極してヒ
ステリシスを有することを見いだした。
【０００９】本発明においては、電解法によりＸ元素を
含むＭｎＯ2 膜を成膜し、熱処理することでＸＭｎＯ3
膜に変換している。このような成膜方法によれば、成膜
の際の下地の凹凸の影響をほとんど受けずに成膜するこ
とができ、良好な膜質で、その膜質が安定しているＸＭ
ｎＯ3 膜を得ることができる。
含むＭｎＯ2 膜を成膜し、熱処理することでＸＭｎＯ3
膜に変換している。このような成膜方法によれば、成膜
の際の下地の凹凸の影響をほとんど受けずに成膜するこ
とができ、良好な膜質で、その膜質が安定しているＸＭ
ｎＯ3 膜を得ることができる。
【００１０】さらに、エッチング液を用いてＸＭｎＯ3
膜を整形している。このため、従来のミリングを行った
場合のような荷電粒子等のミリングによる物理的な衝撃
等に起因する成膜の劣化を抑制できる。また、基板上の
絶縁膜に溝或いは開口部を形成したのち、その溝或いは
開口部を覆って強誘電体膜を形成し、研磨方法によりそ
の溝或いは開口部内に強誘電体膜を残している。
膜を整形している。このため、従来のミリングを行った
場合のような荷電粒子等のミリングによる物理的な衝撃
等に起因する成膜の劣化を抑制できる。また、基板上の
絶縁膜に溝或いは開口部を形成したのち、その溝或いは
開口部を覆って強誘電体膜を形成し、研磨方法によりそ
の溝或いは開口部内に強誘電体膜を残している。
【００１１】即ち、選択的に強誘電体膜を形成するの
に、強誘電体膜をミリングする必要がないので、荷電粒
子等のミリングによる膜の劣化を抑制できる。
に、強誘電体膜をミリングする必要がないので、荷電粒
子等のミリングによる膜の劣化を抑制できる。
【００１２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （１）実施の形態に用いる電解装置及び被成膜用の基板
についての説明 図１は本発明の実施の形態に係る強誘電体膜の成膜方法
に用いられる電気分解装置について示す側面図である。
いて図面を参照しながら説明する。 （１）実施の形態に用いる電解装置及び被成膜用の基板
についての説明 図１は本発明の実施の形態に係る強誘電体膜の成膜方法
に用いられる電気分解装置について示す側面図である。
【００１３】図１に示すように、電解溶液２が収納され
た電解槽１と、一方が陽極３で他方が陰極４である対の
電極と、直流電源５又は交流電源６とを有する。また、
電解溶液２を加熱するため、図示しないヒータが備えら
れている。直流電源５又は交流電源６が、陽極３及び陰
極４からなる対の電極間に接続される。基板１１ａ〜１
１ｃは陽極３側に保持される。被成膜用の基板が導電性
であるか絶縁性であるかにより直流電源５又は交流電源
６を使い分ける。切り替えをスイッチ７により行うよう
になっている。
た電解槽１と、一方が陽極３で他方が陰極４である対の
電極と、直流電源５又は交流電源６とを有する。また、
電解溶液２を加熱するため、図示しないヒータが備えら
れている。直流電源５又は交流電源６が、陽極３及び陰
極４からなる対の電極間に接続される。基板１１ａ〜１
１ｃは陽極３側に保持される。被成膜用の基板が導電性
であるか絶縁性であるかにより直流電源５又は交流電源
６を使い分ける。切り替えをスイッチ７により行うよう
になっている。
【００１４】電極３，４の材料としてそれぞれＴｉ，Ｃ
を用いる。また、電解溶液２としてイットリウム（Ｙ）
とＭｎとを含む硫酸を用いる。電解溶液２の組成の一例
として、ＭｎＳＯ4 を０．５−１．２ｍｏｌ／ｌとし、
ＹＳＯ4 を０．５−１．２ｍｏｌ／ｌとし、Ｈ2 ＳＯ4
2+を０．５−１．２ｍｏｌ／ｌとする。なお、Ｙの代わ
りに、Ｓｃ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅ
ｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，及び
Ｌｕのうちいずれか１つの元素を用いてもよい。
を用いる。また、電解溶液２としてイットリウム（Ｙ）
とＭｎとを含む硫酸を用いる。電解溶液２の組成の一例
として、ＭｎＳＯ4 を０．５−１．２ｍｏｌ／ｌとし、
ＹＳＯ4 を０．５−１．２ｍｏｌ／ｌとし、Ｈ2 ＳＯ4
2+を０．５−１．２ｍｏｌ／ｌとする。なお、Ｙの代わ
りに、Ｓｃ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅ
ｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，及び
Ｌｕのうちいずれか１つの元素を用いてもよい。
【００１５】次に、図２（ａ）〜（ｄ）を参照しながら
強誘電体膜を形成する被成膜用の基板について説明す
る。図２（ａ）〜（ｄ）は断面図である。図２（ａ）は
シリコン基板からなる基板１１ａであり、シリコン基板
１１ａ上に強誘電体膜１２を直接成膜する場合に用い
る。この場合、電解用電源として直流電源５或いは交流
電源６を用い得る。
強誘電体膜を形成する被成膜用の基板について説明す
る。図２（ａ）〜（ｄ）は断面図である。図２（ａ）は
シリコン基板からなる基板１１ａであり、シリコン基板
１１ａ上に強誘電体膜１２を直接成膜する場合に用い
る。この場合、電解用電源として直流電源５或いは交流
電源６を用い得る。
【００１６】図２（ｂ）はシリコン基板１０１及びシリ
コン酸化膜１０２からなる基板１１ｂであり、シリコン
酸化膜１０２上に強誘電体膜１２を成膜する場合に用い
る。この場合、電解用電源として交流電源６を用いる必
要がある。図２（ｃ）は、シリコン基板１０１及びＴｉ
Ｎ膜１０３からなる基板１１ｃであり、ＴｉＮ膜１０３
上に強誘電体膜１２を成膜する場合に用いる。この場
合、電解用電源として直流電源５或いは交流電源６を用
い得る。
コン酸化膜１０２からなる基板１１ｂであり、シリコン
酸化膜１０２上に強誘電体膜１２を成膜する場合に用い
る。この場合、電解用電源として交流電源６を用いる必
要がある。図２（ｃ）は、シリコン基板１０１及びＴｉ
Ｎ膜１０３からなる基板１１ｃであり、ＴｉＮ膜１０３
上に強誘電体膜１２を成膜する場合に用いる。この場
合、電解用電源として直流電源５或いは交流電源６を用
い得る。
【００１７】図２（ｄ）はシリコン基板１０１、シリコ
ン酸化膜１０２及びＴｉＮ膜１０３からなる基板１１ｄ
であり、ＴｉＮ膜１０３上に強誘電体膜１２を成膜する
場合に用いる。この場合、電解用電源として直流電源５
或いは交流電源６を用い得る。成膜方法として下記する
ような第１及び第２の実施の形態の２つに大きく分けら
れる。図３，図４を参照しながら各成膜方法の概略につ
いて説明する。
ン酸化膜１０２及びＴｉＮ膜１０３からなる基板１１ｄ
であり、ＴｉＮ膜１０３上に強誘電体膜１２を成膜する
場合に用いる。この場合、電解用電源として直流電源５
或いは交流電源６を用い得る。成膜方法として下記する
ような第１及び第２の実施の形態の２つに大きく分けら
れる。図３，図４を参照しながら各成膜方法の概略につ
いて説明する。
【００１８】（２）第１の実施の形態 図３（ａ）〜（ｄ）は本発明の第１の実施の形態に係る
強誘電体膜の成膜方法について示す断面図である。強誘
電体膜の成膜に図１に示す電解装置を用いる。被成膜用
の基板１１ａ〜１１ｄとして図２（ａ）〜（ｄ）に示す
いずれか一つを用いる。
強誘電体膜の成膜方法について示す断面図である。強誘
電体膜の成膜に図１に示す電解装置を用いる。被成膜用
の基板１１ａ〜１１ｄとして図２（ａ）〜（ｄ）に示す
いずれか一つを用いる。
【００１９】第１の実施の形態の特徴は、電解法により
強誘電体膜を成膜した後、ホトリソグラフィにより整形
していることである。まず、イットリウム（Ｙ）とＭｎ
とを含む硫酸からなる電解溶液２を収納した、図１に示
す電気分解装置を用意し、陰極４に図３（ａ）に示す基
板１１ａ〜１１ｄのいずれかを保持する。
強誘電体膜を成膜した後、ホトリソグラフィにより整形
していることである。まず、イットリウム（Ｙ）とＭｎ
とを含む硫酸からなる電解溶液２を収納した、図１に示
す電気分解装置を用意し、陰極４に図３（ａ）に示す基
板１１ａ〜１１ｄのいずれかを保持する。
【００２０】続いて、電解溶液２を加熱し、温度９０〜
９８℃に保持する。両電極３，４間に電流５０〜１２０
Ａ／ｍ2 を流す。これにより、基板１１ａ〜１１ｄ上
に、図３（ｂ）に示すように、電解法によりＹを含むＭ
ｎＯ2 膜（強誘電体膜）を形成する。続いて、温度７０
０℃に加熱してＹＭｎＯ3 膜１２を形成する。次いで、
図３（ｃ）に示すように、レジスト膜を形成した後、パ
ターニングし、所望の領域にレジスト膜１３を残す。
９８℃に保持する。両電極３，４間に電流５０〜１２０
Ａ／ｍ2 を流す。これにより、基板１１ａ〜１１ｄ上
に、図３（ｂ）に示すように、電解法によりＹを含むＭ
ｎＯ2 膜（強誘電体膜）を形成する。続いて、温度７０
０℃に加熱してＹＭｎＯ3 膜１２を形成する。次いで、
図３（ｃ）に示すように、レジスト膜を形成した後、パ
ターニングし、所望の領域にレジスト膜１３を残す。
【００２１】このレジスト膜１３をマスクとして、エッ
チング液によりＹＭｎＯ3 膜１２をエッチングし、除去
する。エッチング液として、ＨＣｌ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ
の混合比が１０：１０：８０であるＨＣｌ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏの混合溶液を用いる。或いは、Ｈ2 ＳＯ4 ＋Ｈ2
Ｏ2 ＋Ｈ2 Ｏ，又はＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏのいず
れか一の混合溶液でも同様の作用をする。
チング液によりＹＭｎＯ3 膜１２をエッチングし、除去
する。エッチング液として、ＨＣｌ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ
の混合比が１０：１０：８０であるＨＣｌ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏの混合溶液を用いる。或いは、Ｈ2 ＳＯ4 ＋Ｈ2
Ｏ2 ＋Ｈ2 Ｏ，又はＨＮＯ3 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏのいず
れか一の混合溶液でも同様の作用をする。
【００２２】次に、従来のドライエッチングで、ＴｉＮ
膜及びＳｉＯ2 膜をエッチングし、Ｓｉ基板を露出させ
る。その後、レジスト膜１３を除去すると、図３（ｄ）
に示すように、基板１１ａ〜１１ｄ上に選択的にＹＭｎ
Ｏ3 膜１２ａを形成することができる。以上のように、
本発明の第１の実施の形態によれば、スパッタ法による
成膜とミリングによる加工という工程を採らずに、電解
法による成膜とウエット法によるエッチングという工程
を経てＹＭｎＯ3 膜１２ａを選択的に形成することがで
きる。
膜及びＳｉＯ2 膜をエッチングし、Ｓｉ基板を露出させ
る。その後、レジスト膜１３を除去すると、図３（ｄ）
に示すように、基板１１ａ〜１１ｄ上に選択的にＹＭｎ
Ｏ3 膜１２ａを形成することができる。以上のように、
本発明の第１の実施の形態によれば、スパッタ法による
成膜とミリングによる加工という工程を採らずに、電解
法による成膜とウエット法によるエッチングという工程
を経てＹＭｎＯ3 膜１２ａを選択的に形成することがで
きる。
【００２３】このため、成膜の際の下地の凹凸の影響を
受けずに成膜することができ、良好な膜質で、その膜質
が安定しているＹＭｎＯ3 膜１２ａを得ることができ
る。 （３）第２の実施の形態 図４（ａ）〜（ｅ）は本発明の第２の実施の形態に係る
強誘電体膜の成膜方法について示す断面図である。強誘
電体膜の成膜に図１に示す電解装置を用いる。被成膜用
の基板１１ａ〜１１ｄとして図２（ａ）〜（ｄ）に示す
いずれか一つを用いる。
受けずに成膜することができ、良好な膜質で、その膜質
が安定しているＹＭｎＯ3 膜１２ａを得ることができ
る。 （３）第２の実施の形態 図４（ａ）〜（ｅ）は本発明の第２の実施の形態に係る
強誘電体膜の成膜方法について示す断面図である。強誘
電体膜の成膜に図１に示す電解装置を用いる。被成膜用
の基板１１ａ〜１１ｄとして図２（ａ）〜（ｄ）に示す
いずれか一つを用いる。
【００２４】第２の実施の形態の特徴は、絶縁膜に開口
部を形成した後、絶縁膜の開口部を覆って強誘電体膜を
成膜し、さらに研磨により絶縁膜の開口部に強誘電体膜
を残すことにより強誘電体膜を整形していることであ
る。即ち、強誘電体膜を選択形成するのにホトリソグラ
フィを用いなくてもよいことである。まず、イットリウ
ム（Ｙ）とＭｎ2+とを含む硫酸からなる電解溶液２を収
納した、図１に示す電解装置を用意し、陰極４に図４
（ａ）に示す基板１１ａ〜１１ｄのいずれかを保持す
る。
部を形成した後、絶縁膜の開口部を覆って強誘電体膜を
成膜し、さらに研磨により絶縁膜の開口部に強誘電体膜
を残すことにより強誘電体膜を整形していることであ
る。即ち、強誘電体膜を選択形成するのにホトリソグラ
フィを用いなくてもよいことである。まず、イットリウ
ム（Ｙ）とＭｎ2+とを含む硫酸からなる電解溶液２を収
納した、図１に示す電解装置を用意し、陰極４に図４
（ａ）に示す基板１１ａ〜１１ｄのいずれかを保持す
る。
【００２５】次いで、図４（ｂ）に示すように、基板１
１ａ〜１１ｄ上にシリコン酸化膜（膜）１４を形成した
後、開口部１５を形成し、開口部１５の底部にＳｉ表面
を露出する。次に、図４（ｃ）に示すように、基板１１
ａ〜１１ｄの後の開口部１５以外のＴｉＮ膜又はＳｉＯ
2 膜をエッチングにより除去してＳｉ表面を露出させ
る。
１ａ〜１１ｄ上にシリコン酸化膜（膜）１４を形成した
後、開口部１５を形成し、開口部１５の底部にＳｉ表面
を露出する。次に、図４（ｃ）に示すように、基板１１
ａ〜１１ｄの後の開口部１５以外のＴｉＮ膜又はＳｉＯ
2 膜をエッチングにより除去してＳｉ表面を露出させ
る。
【００２６】次いで、図４（ｄ）に示すように、開口部
１５を覆って電解により膜厚３００ｎｍのＹを含むＭｎ
Ｏ2 膜を形成する。続いて、温度７００℃に加熱してＹ
ＭｎＯ3 膜１６を形成する。次に、図４（ｅ）に示すよ
うに、化学的機械的研磨法（ＣＭＰ法）によりＹＭｎＯ
3 膜１６を研磨し、表面を平坦化して、開口部１５内に
ＹＭｎＯ3 膜１６ａを埋め込む。これにより、ＹＭｎＯ
3 膜１６ａが選択的に形成される。
１５を覆って電解により膜厚３００ｎｍのＹを含むＭｎ
Ｏ2 膜を形成する。続いて、温度７００℃に加熱してＹ
ＭｎＯ3 膜１６を形成する。次に、図４（ｅ）に示すよ
うに、化学的機械的研磨法（ＣＭＰ法）によりＹＭｎＯ
3 膜１６を研磨し、表面を平坦化して、開口部１５内に
ＹＭｎＯ3 膜１６ａを埋め込む。これにより、ＹＭｎＯ
3 膜１６ａが選択的に形成される。
【００２７】以上のように、本発明の第２の実施の形態
によれば、基板１１ａ〜１１ｄ上のシリコン酸化膜１４
に開口部１５を形成したのち、その開口部１５を覆って
ＹＭｎＯ3 膜１６を形成し、さらに化学的物理的研磨方
法によりその開口部１５内にＹＭｎＯ3 膜１６ａを残
し、埋め込んでいる。即ち、選択的にＹＭｎＯ3 膜１６
ａを形成するのに、ＹＭｎＯ3 膜１６をエッチングする
必要がない。このため、荷電粒子等のエッチャントによ
る膜の劣化を抑制できる。
によれば、基板１１ａ〜１１ｄ上のシリコン酸化膜１４
に開口部１５を形成したのち、その開口部１５を覆って
ＹＭｎＯ3 膜１６を形成し、さらに化学的物理的研磨方
法によりその開口部１５内にＹＭｎＯ3 膜１６ａを残
し、埋め込んでいる。即ち、選択的にＹＭｎＯ3 膜１６
ａを形成するのに、ＹＭｎＯ3 膜１６をエッチングする
必要がない。このため、荷電粒子等のエッチャントによ
る膜の劣化を抑制できる。
【００２８】次に、実際の半導体装置に適用した例につ
いて以下の第３乃至第６の実施の形態により説明する。
強誘電体膜の成膜に図１に示す電解装置を用いる。 （４）第３の実施の形態 図５（ａ）〜（ｅ）は本発明の第３の実施の形態に係る
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。
いて以下の第３乃至第６の実施の形態により説明する。
強誘電体膜の成膜に図１に示す電解装置を用いる。 （４）第３の実施の形態 図５（ａ）〜（ｅ）は本発明の第３の実施の形態に係る
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。
【００２９】まず、図５（ａ）に示すように、シリコン
基板（半導体基板）２１の素子分離領域に選択的に溝を
形成した後、溝を覆ってシリコン酸化膜を堆積し、研磨
により表面を平坦化する。これにより、溝内にシリコン
酸化膜（ＳＴＩ：Sharrow Trench Insulator）２２を埋
め込んで、平坦化された表面を有する基板を形成する。
以上が被成膜用の基板を構成する。
基板（半導体基板）２１の素子分離領域に選択的に溝を
形成した後、溝を覆ってシリコン酸化膜を堆積し、研磨
により表面を平坦化する。これにより、溝内にシリコン
酸化膜（ＳＴＩ：Sharrow Trench Insulator）２２を埋
め込んで、平坦化された表面を有する基板を形成する。
以上が被成膜用の基板を構成する。
【００３０】次いで、図５（ｂ）に示すように、図１の
電解装置を用い、第１の実施の形態で説明した電解条件
により膜厚約１００ｎｍのＹを含むＭｎＯ2 膜を形成す
る。Ｙを含むＭｎＯ2 膜の電解用の電流供給源として交
流電源６を用いる。Ｙを含むＭｎＯ2 膜は基板表面の全
面に形成される。続いて、温度７００℃で加熱処理を行
って、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体
膜）２３に変換する。
電解装置を用い、第１の実施の形態で説明した電解条件
により膜厚約１００ｎｍのＹを含むＭｎＯ2 膜を形成す
る。Ｙを含むＭｎＯ2 膜の電解用の電流供給源として交
流電源６を用いる。Ｙを含むＭｎＯ2 膜は基板表面の全
面に形成される。続いて、温度７００℃で加熱処理を行
って、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体
膜）２３に変換する。
【００３１】次に、図５（ｃ）に示すように、スパッタ
によりＹＭｎＯ3 膜２３上に膜厚１００〜２００ｎｍの
Ｔｉ膜２４を形成する。次いで、図５（ｄ）に示すよう
に、レジスト膜１３をマスクとして、Ａｒのスパッタに
よりＴｉ膜２４及びＹＭｎＯ3 膜２３をミリングし、加
工する。これにより、ＹＭｎＯ3 膜２３ａからなるゲー
ト絶縁膜と、ゲート絶縁膜上のＴｉ膜２４ａからなるゲ
ート電極が形成される。
によりＹＭｎＯ3 膜２３上に膜厚１００〜２００ｎｍの
Ｔｉ膜２４を形成する。次いで、図５（ｄ）に示すよう
に、レジスト膜１３をマスクとして、Ａｒのスパッタに
よりＴｉ膜２４及びＹＭｎＯ3 膜２３をミリングし、加
工する。これにより、ＹＭｎＯ3 膜２３ａからなるゲー
ト絶縁膜と、ゲート絶縁膜上のＴｉ膜２４ａからなるゲ
ート電極が形成される。
【００３２】続いて、ゲート電極２４ａをマスクとして
シリコン基板２１に不純物をイオン注入し、アニールし
て、ゲート電極２４ａの両側にＳ／Ｄ拡散領域２５ａ，
２５ｂを形成する。次に、通常の工程を経て、図５
（ｅ）に示すように、層間絶縁膜２６を形成し、さらに
Ｓ／Ｄ拡散領域２５ａ，２５ｂ上にコンタクトホールを
形成する。続いて、コンタクトホールを通してＳ／Ｄ拡
散領域２５ａ，２５ｂと接続するＳ／Ｄ電極２７ａ，２
７ｂを形成する。
シリコン基板２１に不純物をイオン注入し、アニールし
て、ゲート電極２４ａの両側にＳ／Ｄ拡散領域２５ａ，
２５ｂを形成する。次に、通常の工程を経て、図５
（ｅ）に示すように、層間絶縁膜２６を形成し、さらに
Ｓ／Ｄ拡散領域２５ａ，２５ｂ上にコンタクトホールを
形成する。続いて、コンタクトホールを通してＳ／Ｄ拡
散領域２５ａ，２５ｂと接続するＳ／Ｄ電極２７ａ，２
７ｂを形成する。
【００３３】以上のように、本発明の第３の実施の形態
においては、電解法によりＹを含むＭｎＯ2 膜を成膜
し、熱処理することでＹＭｎＯ3 膜２３に変換してい
る。このような成膜方法によれば、成膜の際の下地の凹
凸の影響を受けずに成膜することができ、良好な膜質
で、その膜質が安定しているＹＭｎＯ3 膜を得ることが
できる。
においては、電解法によりＹを含むＭｎＯ2 膜を成膜
し、熱処理することでＹＭｎＯ3 膜２３に変換してい
る。このような成膜方法によれば、成膜の際の下地の凹
凸の影響を受けずに成膜することができ、良好な膜質
で、その膜質が安定しているＹＭｎＯ3 膜を得ることが
できる。
【００３４】なお、第３の実施の形態では、Ｙを含むＭ
ｎＯ2 膜の電解用の電流供給源として交流電源６を用い
ているが、直流電源５を用いてもよい。 （５）第４の実施の形態 図６（ａ）〜（ｅ）は本発明の第４の実施の形態に係る
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。
ｎＯ2 膜の電解用の電流供給源として交流電源６を用い
ているが、直流電源５を用いてもよい。 （５）第４の実施の形態 図６（ａ）〜（ｅ）は本発明の第４の実施の形態に係る
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。
【００３５】第３の実施の形態と異なるところは、強誘
電体膜が基板上のシリコン酸化膜を介して形成されてい
ることである。強誘電体膜の電解用の電流供給源として
交流電源６を用いる。まず、図６（ａ）に示すように、
シリコン基板２１の素子分離領域に選択的に溝を形成し
た後、溝を覆ってシリコン酸化膜を堆積し、研磨により
表面を平坦化する。これにより、溝内にシリコン酸化膜
（ＳＴＩ：Sharrow Trench Insulator）２２を埋め込ん
で、平坦化された表面を有する基板を形成する。
電体膜が基板上のシリコン酸化膜を介して形成されてい
ることである。強誘電体膜の電解用の電流供給源として
交流電源６を用いる。まず、図６（ａ）に示すように、
シリコン基板２１の素子分離領域に選択的に溝を形成し
た後、溝を覆ってシリコン酸化膜を堆積し、研磨により
表面を平坦化する。これにより、溝内にシリコン酸化膜
（ＳＴＩ：Sharrow Trench Insulator）２２を埋め込ん
で、平坦化された表面を有する基板を形成する。
【００３６】次いで、素子分離領域の間の素子形成領域
のシリコン基板２１表面に熱酸化により膜厚１．５ｎｍ
のシリコン酸化膜２８を形成する。以上が被成膜用の基
板を構成する。次いで、図６（ｂ）に示すように、図１
の電解装置を用い、第１の実施の形態で説明した電解条
件により基板全面に膜厚約１００ｎｍのＹを含むＭｎＯ
2 膜を形成する。
のシリコン基板２１表面に熱酸化により膜厚１．５ｎｍ
のシリコン酸化膜２８を形成する。以上が被成膜用の基
板を構成する。次いで、図６（ｂ）に示すように、図１
の電解装置を用い、第１の実施の形態で説明した電解条
件により基板全面に膜厚約１００ｎｍのＹを含むＭｎＯ
2 膜を形成する。
【００３７】続いて、温度７００℃で加熱処理を行っ
て、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体膜）
２９に変換する。次に、図６（ｃ）に示すように、スパ
ッタによりＹＭｎＯ3 膜２９上に膜厚１００〜２００ｎ
ｍのＴｉ膜３０を形成する。次いで、図６（ｄ）に示す
ように、レジスト膜をマスクとして、Ａｒスパッタによ
りＴｉ膜３０及びＹＭｎＯ3 膜２９をミリングし、加工
する。これにより、シリコン酸化膜からなる下部ゲート
絶縁膜２８ａ及びＹＭｎＯ3 膜からなる上部ゲート絶縁
膜２９ａと、上部ゲート絶縁膜２９ａ上のＴｉ膜からな
るゲート電極３０ａが形成される。
て、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体膜）
２９に変換する。次に、図６（ｃ）に示すように、スパ
ッタによりＹＭｎＯ3 膜２９上に膜厚１００〜２００ｎ
ｍのＴｉ膜３０を形成する。次いで、図６（ｄ）に示す
ように、レジスト膜をマスクとして、Ａｒスパッタによ
りＴｉ膜３０及びＹＭｎＯ3 膜２９をミリングし、加工
する。これにより、シリコン酸化膜からなる下部ゲート
絶縁膜２８ａ及びＹＭｎＯ3 膜からなる上部ゲート絶縁
膜２９ａと、上部ゲート絶縁膜２９ａ上のＴｉ膜からな
るゲート電極３０ａが形成される。
【００３８】続いて、ゲート電極３０ａをマスクとして
シリコン基板２１に不純物をイオン注入し、アニールし
て、ゲート電極３０ａの両側にＳ／Ｄ拡散領域３１ａ，
３１ｂを形成する。次に、通常の工程を経て、図６
（ｅ）に示すように、シリコン酸化膜等からなる層間絶
縁膜３２を形成し、さらにＳ／Ｄ拡散領域３１ａ，３１
ｂ上にコンタクトホールを形成する。続いて、コンタク
トホールを通してＳ／Ｄ拡散領域３１ａ，３１ｂと接続
するＳ／Ｄ電極３３ａ，３３ｂを形成する。
シリコン基板２１に不純物をイオン注入し、アニールし
て、ゲート電極３０ａの両側にＳ／Ｄ拡散領域３１ａ，
３１ｂを形成する。次に、通常の工程を経て、図６
（ｅ）に示すように、シリコン酸化膜等からなる層間絶
縁膜３２を形成し、さらにＳ／Ｄ拡散領域３１ａ，３１
ｂ上にコンタクトホールを形成する。続いて、コンタク
トホールを通してＳ／Ｄ拡散領域３１ａ，３１ｂと接続
するＳ／Ｄ電極３３ａ，３３ｂを形成する。
【００３９】以上のように、本発明の第４の実施の形態
においては、電解法によりＹを含むＭｎＯ2 膜を成膜
し、熱処理することでＹＭｎＯ3 膜２９に変換してい
る。このような成膜方法によれば、成膜の際の下地の凹
凸の影響を受けずに成膜することができ、良好な膜質
で、その膜質が安定しているＹＭｎＯ3 膜２９を得るこ
とができる。
においては、電解法によりＹを含むＭｎＯ2 膜を成膜
し、熱処理することでＹＭｎＯ3 膜２９に変換してい
る。このような成膜方法によれば、成膜の際の下地の凹
凸の影響を受けずに成膜することができ、良好な膜質
で、その膜質が安定しているＹＭｎＯ3 膜２９を得るこ
とができる。
【００４０】（６）第５の実施の形態 図７（ａ）〜（ｅ）は本発明の第５の実施の形態に係る
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。第３の実施の形態と異なると
ころは、強誘電体膜が基板上のシリコン酸化膜及びＴｉ
Ｎ膜を介して形成されていることである。強誘電体膜の
電解用の電流供給源として交流電源６を用いる。
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。第３の実施の形態と異なると
ころは、強誘電体膜が基板上のシリコン酸化膜及びＴｉ
Ｎ膜を介して形成されていることである。強誘電体膜の
電解用の電流供給源として交流電源６を用いる。
【００４１】まず、図７（ａ）に示すように、シリコン
基板２１の素子分離領域に選択的に溝を形成した後、溝
を覆ってシリコン酸化膜を堆積し、研磨により表面を平
坦化する。これにより、溝内にシリコン酸化膜（ＳＴ
Ｉ：Sharrow Trench Insulator）２２を埋め込む。次い
で、素子分離領域の間の素子形成領域のシリコン基板２
１表面に熱酸化により膜厚約１００ｎｍのシリコン酸化
膜２８を形成する。続いて、膜厚１００ｎｍのＴｉＮ膜
３４を形成する。以上が被成膜用の基板を構成する。
基板２１の素子分離領域に選択的に溝を形成した後、溝
を覆ってシリコン酸化膜を堆積し、研磨により表面を平
坦化する。これにより、溝内にシリコン酸化膜（ＳＴ
Ｉ：Sharrow Trench Insulator）２２を埋め込む。次い
で、素子分離領域の間の素子形成領域のシリコン基板２
１表面に熱酸化により膜厚約１００ｎｍのシリコン酸化
膜２８を形成する。続いて、膜厚１００ｎｍのＴｉＮ膜
３４を形成する。以上が被成膜用の基板を構成する。
【００４２】次いで、図７（ｂ）に示すように、図１の
電解装置を用い、第１の実施の形態で説明した電解条件
により基板全面に膜厚約１００ｎｍのＹを含むＭｎＯ2
膜を形成する。続いて、温度７００℃で加熱処理を行っ
て、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体膜）
３５に変換する。
電解装置を用い、第１の実施の形態で説明した電解条件
により基板全面に膜厚約１００ｎｍのＹを含むＭｎＯ2
膜を形成する。続いて、温度７００℃で加熱処理を行っ
て、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体膜）
３５に変換する。
【００４３】次に、図７（ｃ）に示すように、スパッタ
によりＹＭｎＯ3 膜３５上に膜厚１００ｎｍのＴｉ膜３
６を形成する。次いで、図７（ｄ）に示すように、レジ
スト膜をマスクとして、ＡｒスパッタによりＴｉ膜３６
及びＹＭｎＯ3 膜３５をミリングし、加工する。これに
より、シリコン酸化膜からなる下部ゲート絶縁膜２８ａ
と、ＴｉＮ膜３４ａからなる下部ゲート電極と、ＹＭｎ
Ｏ3 膜からなる上部ゲート絶縁膜３５ａと、上部ゲート
絶縁膜３５ａ上のＴｉ膜からなる上部ゲート電極３６ａ
が形成される。
によりＹＭｎＯ3 膜３５上に膜厚１００ｎｍのＴｉ膜３
６を形成する。次いで、図７（ｄ）に示すように、レジ
スト膜をマスクとして、ＡｒスパッタによりＴｉ膜３６
及びＹＭｎＯ3 膜３５をミリングし、加工する。これに
より、シリコン酸化膜からなる下部ゲート絶縁膜２８ａ
と、ＴｉＮ膜３４ａからなる下部ゲート電極と、ＹＭｎ
Ｏ3 膜からなる上部ゲート絶縁膜３５ａと、上部ゲート
絶縁膜３５ａ上のＴｉ膜からなる上部ゲート電極３６ａ
が形成される。
【００４４】続いて、上部ゲート電極３６ａをマスクと
してシリコン基板２１に不純物をイオン注入し、上部ゲ
ート電極３６ａの両側にＳ／Ｄ拡散領域３７ａ，３７ｂ
を形成する。次に、通常の工程を経て、図７（ｅ）に示
すように、シリコン酸化膜等からなる層間絶縁膜３８を
形成し、さらにＳ／Ｄ拡散領域３７ａ，３７ｂ上の層間
絶縁膜３８にコンタクトホールを形成する。続いて、コ
ンタクトホールを通してＳ／Ｄ拡散領域３７ａ，３７ｂ
と接続するＳ／Ｄ電極３９ａ，３９ｂを形成する。
してシリコン基板２１に不純物をイオン注入し、上部ゲ
ート電極３６ａの両側にＳ／Ｄ拡散領域３７ａ，３７ｂ
を形成する。次に、通常の工程を経て、図７（ｅ）に示
すように、シリコン酸化膜等からなる層間絶縁膜３８を
形成し、さらにＳ／Ｄ拡散領域３７ａ，３７ｂ上の層間
絶縁膜３８にコンタクトホールを形成する。続いて、コ
ンタクトホールを通してＳ／Ｄ拡散領域３７ａ，３７ｂ
と接続するＳ／Ｄ電極３９ａ，３９ｂを形成する。
【００４５】以上のように、本発明の第５の実施の形態
においては、電解法によりＹを含むＭｎＯ2 膜を成膜
し、加熱処理することでＹＭｎＯ3 膜３５に変換してい
る。このような成膜方法によれば、成膜の際の下地の凹
凸の影響を受けずに成膜することができ、良好な膜質
で、その膜質が安定しているＹＭｎＯ3 膜３５を得るこ
とができる。
においては、電解法によりＹを含むＭｎＯ2 膜を成膜
し、加熱処理することでＹＭｎＯ3 膜３５に変換してい
る。このような成膜方法によれば、成膜の際の下地の凹
凸の影響を受けずに成膜することができ、良好な膜質
で、その膜質が安定しているＹＭｎＯ3 膜３５を得るこ
とができる。
【００４６】（７）第６の実施の形態 図８（ａ）〜（ｅ）は本発明の第６の実施の形態に係る
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。ＤＲＡＭ等の容量絶縁膜を作
成する場合に適用した例について示す。第３の実施の形
態と異なるところは、強誘電体膜が基板上のＴｉＮ膜を
介して形成されていることである。強誘電体膜の電解用
の電流供給源として交流電源５を用いる。
強誘電体膜の成膜方法を用いた半導体装置の製造方法に
ついて示す断面図である。ＤＲＡＭ等の容量絶縁膜を作
成する場合に適用した例について示す。第３の実施の形
態と異なるところは、強誘電体膜が基板上のＴｉＮ膜を
介して形成されていることである。強誘電体膜の電解用
の電流供給源として交流電源５を用いる。
【００４７】まず、図８（ａ）に示すように、シリコン
基板２１に不純物をイオン注入し、アニールを行ってＳ
／Ｄ拡散領域４０を形成する。続いて、膜厚１００ｎｍ
のＴｉＮ膜（下部電極）４１を形成する。次いで、図８
（ｂ）に示すように、ＣＶＤ法により、シリコン酸化膜
からなる層間絶縁膜４２を形成した後、層間絶縁膜４２
をパターニングして開口部４３を形成する。以上が被成
膜用の基板を構成する。
基板２１に不純物をイオン注入し、アニールを行ってＳ
／Ｄ拡散領域４０を形成する。続いて、膜厚１００ｎｍ
のＴｉＮ膜（下部電極）４１を形成する。次いで、図８
（ｂ）に示すように、ＣＶＤ法により、シリコン酸化膜
からなる層間絶縁膜４２を形成した後、層間絶縁膜４２
をパターニングして開口部４３を形成する。以上が被成
膜用の基板を構成する。
【００４８】次に、図８（ｃ）に示すように、図１の電
解装置を用い、第１の実施の形態で説明した電解条件に
より膜厚約１００ｎｍのＹを含むＭｎＯ2 膜を形成す
る。この場合、交流電源６を用いているので、Ｙを含む
ＭｎＯ2 膜は基板の表面全面に形成される。なお、強誘
電体膜の電解用の電流供給源として交流電源６を用いて
いるが、直流電源５を用いてもよい。直流電源５を用い
ることにより開口部４３内にのみＹＭｎＯ3 膜４４を形
成することができる。このため、以下の工程の表面の平
坦化のための研磨が不要或いは簡単になる。
解装置を用い、第１の実施の形態で説明した電解条件に
より膜厚約１００ｎｍのＹを含むＭｎＯ2 膜を形成す
る。この場合、交流電源６を用いているので、Ｙを含む
ＭｎＯ2 膜は基板の表面全面に形成される。なお、強誘
電体膜の電解用の電流供給源として交流電源６を用いて
いるが、直流電源５を用いてもよい。直流電源５を用い
ることにより開口部４３内にのみＹＭｎＯ3 膜４４を形
成することができる。このため、以下の工程の表面の平
坦化のための研磨が不要或いは簡単になる。
【００４９】続いて、温度７００℃で加熱処理を行っ
て、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体膜）
４４に変換する。ＹＭｎＯ3 膜４４が容量絶縁膜とな
る。次いで、図８（ｄ）に示すように、ＣＭＰ法により
ＹＭｎＯ3 膜４４を研磨し、基板の表面を平坦にする。
これにより、開口部４３にＹＭｎＯ3 膜（容量絶縁膜）
４４ａを埋め込む。
て、Ｙを含むＭｎＯ2 膜をＹＭｎＯ3膜（強誘電体膜）
４４に変換する。ＹＭｎＯ3 膜４４が容量絶縁膜とな
る。次いで、図８（ｄ）に示すように、ＣＭＰ法により
ＹＭｎＯ3 膜４４を研磨し、基板の表面を平坦にする。
これにより、開口部４３にＹＭｎＯ3 膜（容量絶縁膜）
４４ａを埋め込む。
【００５０】次に、図８（ｅ）に示すように、スパッタ
によりＹＭｎＯ3 膜４４上に膜厚１００〜２００ｎｍの
Ｔｉ膜を形成したのち、パターニングし、ＹＭｎＯ3 膜
４４ａ上に上部電極４５を形成する。これにより、下部
電極４１と容量絶縁膜４４ａと上部電極４５とからなる
キャパシタが形成される。以上のように、本発明の第６
の実施の形態においては、電解法によりＹを含むＭｎＯ
2 膜を成膜し、熱処理することでＹＭｎＯ3 膜４４に変
換している。
によりＹＭｎＯ3 膜４４上に膜厚１００〜２００ｎｍの
Ｔｉ膜を形成したのち、パターニングし、ＹＭｎＯ3 膜
４４ａ上に上部電極４５を形成する。これにより、下部
電極４１と容量絶縁膜４４ａと上部電極４５とからなる
キャパシタが形成される。以上のように、本発明の第６
の実施の形態においては、電解法によりＹを含むＭｎＯ
2 膜を成膜し、熱処理することでＹＭｎＯ3 膜４４に変
換している。
【００５１】このような成膜方法によれば、成膜の際の
下地の凹凸の影響を受けずに成膜することができ、良好
な膜質で、その膜質が安定しているＹＭｎＯ3 膜４４を
得ることができる。また、下部電極４１上の層間絶縁膜
４２に開口部４３を形成したのち、その開口部４３を覆
ってＹＭｎＯ3 膜４４を形成し、研磨方法によりその開
口部４３内にＹＭｎＯ3 膜４４ａを残している。
下地の凹凸の影響を受けずに成膜することができ、良好
な膜質で、その膜質が安定しているＹＭｎＯ3 膜４４を
得ることができる。また、下部電極４１上の層間絶縁膜
４２に開口部４３を形成したのち、その開口部４３を覆
ってＹＭｎＯ3 膜４４を形成し、研磨方法によりその開
口部４３内にＹＭｎＯ3 膜４４ａを残している。
【００５２】即ち、選択的にＹＭｎＯ3 膜４４ａを形成
するのに、ＹＭｎＯ3 膜４４をエッチングする必要がな
いので、荷電粒子等のエッチャントによる膜の劣化を抑
制できる。なお、上記実施の形態の具体的な記載をもと
に本願請求項に係る発明の範囲を縮減して解釈してはな
らない。本願発明の範囲は上記実施の形態の具体的な記
載の範囲に限定されるものではなく、請求項に係る発明
の技術的思想の範囲に含まれるものは全て本願発明の範
囲に含まれるものである。
するのに、ＹＭｎＯ3 膜４４をエッチングする必要がな
いので、荷電粒子等のエッチャントによる膜の劣化を抑
制できる。なお、上記実施の形態の具体的な記載をもと
に本願請求項に係る発明の範囲を縮減して解釈してはな
らない。本願発明の範囲は上記実施の形態の具体的な記
載の範囲に限定されるものではなく、請求項に係る発明
の技術的思想の範囲に含まれるものは全て本願発明の範
囲に含まれるものである。
【００５３】例えば、上記第１乃至第６の実施の形態で
は、Ｘ元素を含むＭｎＯ2 膜をＸＭｎＯ3 膜に変換する
ための加熱処理を温度７００℃で行っているが、５５０
℃以上、９５０℃以下の温度範囲であればよく、好まし
くは７００乃至８００℃程度がよい。この場合、加熱処
温度を５５０℃以上、９５０℃以下の温度範囲とする理
由は、５５０℃より低い場合と９５０℃より高い場合
は、ＸＭｎＯ3 構造にならないためである。
は、Ｘ元素を含むＭｎＯ2 膜をＸＭｎＯ3 膜に変換する
ための加熱処理を温度７００℃で行っているが、５５０
℃以上、９５０℃以下の温度範囲であればよく、好まし
くは７００乃至８００℃程度がよい。この場合、加熱処
温度を５５０℃以上、９５０℃以下の温度範囲とする理
由は、５５０℃より低い場合と９５０℃より高い場合
は、ＸＭｎＯ3 構造にならないためである。
【００５４】また、ＹＭｎＯ3 膜のエッチング液とし
て、ＨＣｌ／Ｈ2 Ｏ2 ／Ｈ2 Ｏの混合比が１０：１０：
８０であるＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏの混合溶液を用い
ているが、ＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏの混合溶液の混合
比をこれに限るものではない。また、ＨＣｌ＋Ｈ2 Ｏ2
＋Ｈ2 Ｏの混合溶液と異なる成分の混合溶液を用いても
よい。
て、ＨＣｌ／Ｈ2 Ｏ2 ／Ｈ2 Ｏの混合比が１０：１０：
８０であるＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏの混合溶液を用い
ているが、ＨＣｌ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏの混合溶液の混合
比をこれに限るものではない。また、ＨＣｌ＋Ｈ2 Ｏ2
＋Ｈ2 Ｏの混合溶液と異なる成分の混合溶液を用いても
よい。
【００５５】さらに、上記第２及び第６の実施の形態で
は、絶縁膜に開口部を形成しているが、場合により開口
部を形成する代わりに溝を形成し、その溝に強誘電体膜
を埋め込むようにしてもよい。
は、絶縁膜に開口部を形成しているが、場合により開口
部を形成する代わりに溝を形成し、その溝に強誘電体膜
を埋め込むようにしてもよい。
【００５６】
【発明の効果】以上のように、本発明においては、電解
法によりＸ元素（Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，
Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのいずれか１つの元素を示す。）を
含むＭｎＯ2 膜を成膜し、これを加熱処理することでＸ
ＭｎＯ3 膜に変換している。
法によりＸ元素（Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，
Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのいずれか１つの元素を示す。）を
含むＭｎＯ2 膜を成膜し、これを加熱処理することでＸ
ＭｎＯ3 膜に変換している。
【００５７】このような成膜方法によれば、成膜の際の
下地の凹凸の影響を受けずに成膜することができ、良好
な膜質で、その膜質が安定しているＸＭｎＯ3 膜を得る
ことができる。さらに、エッチング液を用いてＸＭｎＯ
3 膜を整形している。このため、従来のドライエッチン
グを行った場合のような荷電粒子等のエッチャントによ
る物理的な衝撃等に起因する膜の劣化を抑制できる。
下地の凹凸の影響を受けずに成膜することができ、良好
な膜質で、その膜質が安定しているＸＭｎＯ3 膜を得る
ことができる。さらに、エッチング液を用いてＸＭｎＯ
3 膜を整形している。このため、従来のドライエッチン
グを行った場合のような荷電粒子等のエッチャントによ
る物理的な衝撃等に起因する膜の劣化を抑制できる。
【００５８】また、基板上の絶縁膜に溝或いは開口を形
成したのち、その開口部を覆って強誘電体膜を形成し、
研磨方法によりその開口部内に強誘電体膜を残してい
る。即ち、選択的に強誘電体膜を形成するのに、強誘電
体膜をエッチングする必要がないので、荷電粒子等のエ
ッチャントによる膜の劣化を抑制できる。
成したのち、その開口部を覆って強誘電体膜を形成し、
研磨方法によりその開口部内に強誘電体膜を残してい
る。即ち、選択的に強誘電体膜を形成するのに、強誘電
体膜をエッチングする必要がないので、荷電粒子等のエ
ッチャントによる膜の劣化を抑制できる。
【図１】図１は、本発明の実施の形態に係る成膜方法に
用いられる電解装置の構成について示す側面図である。
用いられる電解装置の構成について示す側面図である。
【図２】図２（ａ）〜（ｄ）は、本発明の実施の形態に
係る成膜方法により強誘電体膜が形成される被成膜基板
を示す断面図である。
係る成膜方法により強誘電体膜が形成される被成膜基板
を示す断面図である。
【図３】図３（ａ）〜（ｄ）は、本発明の第１の実施の
形態に係る成膜方法について示す断面図である。
形態に係る成膜方法について示す断面図である。
【図４】図４（ａ）〜（ｅ）は、本発明の第２の実施の
形態に係る成膜方法について示す断面図である。
形態に係る成膜方法について示す断面図である。
【図５】図５（ａ）〜（ｅ）は、本発明の第３の実施の
形態に係る成膜方法について示す断面図である。
形態に係る成膜方法について示す断面図である。
【図６】図６（ａ）〜（ｅ）は、本発明の第４の実施の
形態に係る成膜方法について示す断面図である。
形態に係る成膜方法について示す断面図である。
【図７】図７（ａ）〜（ｅ）は、本発明の第５の実施の
形態に係る成膜方法について示す断面図である。
形態に係る成膜方法について示す断面図である。
【図８】図８（ａ）〜（ｅ）は、本発明の第６の実施の
形態に係る成膜方法について示す断面図である。
形態に係る成膜方法について示す断面図である。
１１ａ〜１１ｄ 基板、 １２，１２ａ，１６，１６ａ 強誘電体膜、 １４ シリコン酸化膜（膜）、 １５ 開口部、 ２１ シリコン基板（半導体基板）、 ２２ ＳＴＩ（フィールド絶縁膜）、 ２３，２９，３５，４４ ＹＭｎＯ3 膜（強誘電体
膜）、 ２３ａ，２９ａ ゲート絶縁膜、 ２４，３０，３６ Ｔｉ膜、 ２４ａ，３０ａ ゲート電極、 ２５ａ，２５ｂ，３１ａ，３１ｂ，３７ａ，３７ｂ Ｓ
／Ｄ拡散領域、 ２６，３２，３８，４２ 層間絶縁膜、 ２７ａ，２７ｂ，３３ａ，３３ｂ，３９ａ，３９ｂ Ｓ
／Ｄ電極、 ２８ シリコン酸化膜、 ２８ａ 下部ゲート絶縁膜、 ２９ａ，３５ａ 上部ゲート絶縁膜、 ３４ ＴｉＮ膜、 ３４ａ 下部ゲート電極、 ３６ａ 上部ゲート電極、 ４１ ＴｉＮ膜（下部電極）、 ４３ 開口部、 ４４ａ 容量絶縁膜、 ４５ 上部電極、 １０１ 半導体基板、 １０２ 酸化膜、 １０３ ＴｉＮ膜。
膜）、 ２３ａ，２９ａ ゲート絶縁膜、 ２４，３０，３６ Ｔｉ膜、 ２４ａ，３０ａ ゲート電極、 ２５ａ，２５ｂ，３１ａ，３１ｂ，３７ａ，３７ｂ Ｓ
／Ｄ拡散領域、 ２６，３２，３８，４２ 層間絶縁膜、 ２７ａ，２７ｂ，３３ａ，３３ｂ，３９ａ，３９ｂ Ｓ
／Ｄ電極、 ２８ シリコン酸化膜、 ２８ａ 下部ゲート絶縁膜、 ２９ａ，３５ａ 上部ゲート絶縁膜、 ３４ ＴｉＮ膜、 ３４ａ 下部ゲート電極、 ３６ａ 上部ゲート電極、 ４１ ＴｉＮ膜（下部電極）、 ４３ 開口部、 ４４ａ 容量絶縁膜、 ４５ 上部電極、 １０１ 半導体基板、 １０２ 酸化膜、 １０３ ＴｉＮ膜。
Claims (11)
- 【請求項１】 Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐ
ｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，及びＬｕのうちいずれか１つの元素と、Ｍｎ
とを含む電解溶液を電気分解して、前記Ｓｃ，Ｙ，Ｌ
ａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔ
ｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，及びＬｕのうちい
ずれか１つの元素を含むＭｎＯ2 膜を基板上に形成する
工程と、 前記ＭｎＯ2 膜を加熱処理してＸＭｎＯ3 膜（但し、Ｘ
は前記Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓ
ｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙ
ｂ，及びＬｕのうちいずれか１つの元素を示す。）に変
換する工程とを有することを特徴とする成膜方法。 - 【請求項２】 前記基板はシリコン基板であることを特
徴とする請求項１に記載の成膜方法。 - 【請求項３】 前記基板はシリコン基板上に絶縁膜が形
成されたものであることを特徴とする請求項１に記載の
成膜方法。 - 【請求項４】 前記基板はシリコン基板上にＴｉＮ膜が
形成されたものであることを特徴とする請求項１に記載
の成膜方法。 - 【請求項５】 前記基板はシリコン基板上に絶縁膜を介
してＴｉＮ膜が形成されたものであることを特徴とする
請求項１に記載の成膜方法。 - 【請求項６】 前記電解溶液は硫酸であることを特徴と
する請求項１乃至請求項５のいずれかに記載の成膜方
法。 - 【請求項７】 前記ＭｎＯ2 膜の加熱処理の温度は５５
０℃以上、９５０℃以下であることを特徴とする請求項
１乃至請求項６のいずれかに記載の成膜方法。 - 【請求項８】 請求項１乃至請求項７のいずれかに記載
の成膜方法により基板上に前記ＸＭｎＯ3 膜を形成する
工程と、 前記ＸＭｎＯ3 膜をエッチング液を用いて選択的にエッ
チングし、除去する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項９】 前記エッチング液はＨＣｌ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ，Ｈ2 ＳＯ4＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ，又はＨＮＯ3
＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏのうち何れか一の混合溶液であるこ
とを特徴とする請求項８に記載の成膜方法。 - 【請求項１０】 基板上に膜を形成した後、該膜に溝又
は開口部を形成する工程と、 請求項１乃至請求項６のいずれかに記載の成膜方法によ
り前記溝又は開口部を覆って前記ＸＭｎＯ3 膜を形成す
る工程と、 前記ＸＭｎＯ3 膜を研磨し、前記溝又は開口部に前記Ｘ
ＭｎＯ3 膜を埋め込む工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項１１】 請求項８乃至請求項１０のいずれかに
記載の半導体装置の製造方法により形成された前記ＸＭ
ｎＯ3 膜を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15603698A JPH11354471A (ja) | 1998-06-04 | 1998-06-04 | 成膜方法、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15603698A JPH11354471A (ja) | 1998-06-04 | 1998-06-04 | 成膜方法、半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354471A true JPH11354471A (ja) | 1999-12-24 |
Family
ID=15618927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15603698A Withdrawn JPH11354471A (ja) | 1998-06-04 | 1998-06-04 | 成膜方法、半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354471A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680144B1 (ko) | 2006-04-03 | 2007-02-08 | 재단법인서울대학교산학협력재단 | 다강체 막, 이를 포함하는 구조물, 및 상기 막 및 구조물의제조 방법 |
| JP2007288156A (ja) * | 2006-03-20 | 2007-11-01 | Canon Inc | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ |
-
1998
- 1998-06-04 JP JP15603698A patent/JPH11354471A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288156A (ja) * | 2006-03-20 | 2007-11-01 | Canon Inc | アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ |
| KR100680144B1 (ko) | 2006-04-03 | 2007-02-08 | 재단법인서울대학교산학협력재단 | 다강체 막, 이를 포함하는 구조물, 및 상기 막 및 구조물의제조 방법 |
| WO2007114561A1 (en) * | 2006-04-03 | 2007-10-11 | Seoul National University Industry Foundation | Multiferroic layer, structure including the layer, and methods of forming the layer and the structure |
| JP2009532324A (ja) * | 2006-04-03 | 2009-09-10 | ソウル ナショナル ユニバーシティ アールアンドディビー ファウンデーション | 多強体膜、これを含む構造物、及び上記膜及び構造物の製造方法 |
| US8231979B2 (en) | 2006-04-03 | 2012-07-31 | Seoul National University R & Db Foundation | Multiferroic layer, structure including the layer, and methods of forming the layer and the structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4184452B2 (ja) | 半導体集積回路構造を形成する方法 | |
| EP1229569A2 (en) | Capacitor semiconductor device comprising the same and method of fabricating thereof | |
| JP2006108665A (ja) | ＦｅＲＡＭデバイスアプリケーションのための窒化シリコン薄膜および酸化インジウム薄膜の選択的エッチングプロセス | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JP4303209B2 (ja) | 強誘電体素子及び強誘電体素子の製造方法 | |
| JP2008010634A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP4746357B2 (ja) | 半導体装置の製造方法 | |
| JP2008071825A (ja) | 半導体装置及びその製造方法 | |
| CN1953184A (zh) | 半导体器件及其制造方法 | |
| JP2008066644A (ja) | 半導体装置及びその製造方法 | |
| JP4050004B2 (ja) | 半導体装置及びその製造方法 | |
| CN101093795B (zh) | 半导体器件的制造方法 | |
| JP4252537B2 (ja) | 半導体装置の製造方法 | |
| JP2008135543A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| JP2001308287A (ja) | 半導体装置、及びその製造方法 | |
| US20030203570A1 (en) | Method for fabricating capacitor using electrochemical deposition and wet etching | |
| TW442806B (en) | Capacitor and its manufacturing process | |
| JPH11354471A (ja) | 成膜方法、半導体装置及びその製造方法 | |
| JP4657545B2 (ja) | 半導体装置の製造方法 | |
| JP2004023086A (ja) | 半導体装置の製造方法 | |
| JP2004288696A (ja) | 半導体装置の製造方法 | |
| TWI284942B (en) | A system and method of forming a split-gate flash memory structure | |
| JP3543916B2 (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
| JP2000349249A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |