JPH0258786B2 - - Google Patents
Info
- Publication number
- JPH0258786B2 JPH0258786B2 JP57060536A JP6053682A JPH0258786B2 JP H0258786 B2 JPH0258786 B2 JP H0258786B2 JP 57060536 A JP57060536 A JP 57060536A JP 6053682 A JP6053682 A JP 6053682A JP H0258786 B2 JPH0258786 B2 JP H0258786B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- sos
- sio
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052727 yttrium Inorganic materials 0.000 claims description 8
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 150000002602 lanthanoids Chemical class 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 229910052594 sapphire Inorganic materials 0.000 description 14
- 239000010980 sapphire Substances 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/077—Implantation of silicon on sapphire
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/097—Lattice strain and defects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は絶縁基板上の半導体膜に素子等が形成
された半導体。
された半導体。
従来、この種の半導体装置、例えばnチヤンネ
ルMOS/SOSは次のような方法により製造され
ている。
ルMOS/SOSは次のような方法により製造され
ている。
まず、第1図aに示す如くサフアイア基板1上
にシリコン膜2をエピタキシヤル成長させた後、
該シリコン膜2上にSiO2膜、Si3N4膜を堆積し、
これらをパターニングしてSi3N4膜パターン3及
びSiO2膜パターン4を順次形成する。つづいて、
SiO2膜パターン4をマスクとしてシリコン膜2
をKOH系のエツチヤントで所望深さ異方性エツ
チングする(第1図b図示)。ひきつづき、
Si3N4膜パターン3を耐酸化性マスクとして高
温、酸素雰囲気中で熱処理してフイールド酸化膜
5を選択的に形成すると共にフイールド酸化膜5
で分離された島状シリコン膜6を形成する(第1
図c図示)。
にシリコン膜2をエピタキシヤル成長させた後、
該シリコン膜2上にSiO2膜、Si3N4膜を堆積し、
これらをパターニングしてSi3N4膜パターン3及
びSiO2膜パターン4を順次形成する。つづいて、
SiO2膜パターン4をマスクとしてシリコン膜2
をKOH系のエツチヤントで所望深さ異方性エツ
チングする(第1図b図示)。ひきつづき、
Si3N4膜パターン3を耐酸化性マスクとして高
温、酸素雰囲気中で熱処理してフイールド酸化膜
5を選択的に形成すると共にフイールド酸化膜5
で分離された島状シリコン膜6を形成する(第1
図c図示)。
次いで、Si3N4膜パターン3及びSiO2膜パター
ン4を除去し、島状シリコン膜6のチヤンネル形
成予定部にp型不純物、例えばボロンをイオン注
入した後熱酸化処理を施して島状シリンコン膜6
表面にゲート酸化膜7を成長させる。つづいて、
全面に例えばリンドープ多結晶シリコン膜を堆積
し、これをパターニングしてゲート電極8を形成
した後、ゲート電極8及びフイールド酸化膜5を
マスクとして砒素をイオン注入し、活性化して
n+型のソース、ドレイン領域9,10を形成す
る(第1図d図示)。ひきつづき、全面にCVD―
SiO2膜11、ボロンリン硅化ガラス膜(BPSG
膜)12を順次堆積し、BPSG膜12を溶融して
表面を平坦化した後、BPSG膜12、CVD―
SiO2膜11及びゲート酸化膜7にコンタクトホ
ール13…を開孔する。その後、全面にAl膜を
真空蒸着し、これをパターニングしてソース、ド
レイン領域9,10とコンタクトホール13,1
3を介して夫々接続するAl配線14,15を形
成し、更に全面にリン硅化ガラス膜(PSG膜)
16を堆積してnチヤンネルMOS/SOSを製造
した(第1図e図示)。
ン4を除去し、島状シリコン膜6のチヤンネル形
成予定部にp型不純物、例えばボロンをイオン注
入した後熱酸化処理を施して島状シリンコン膜6
表面にゲート酸化膜7を成長させる。つづいて、
全面に例えばリンドープ多結晶シリコン膜を堆積
し、これをパターニングしてゲート電極8を形成
した後、ゲート電極8及びフイールド酸化膜5を
マスクとして砒素をイオン注入し、活性化して
n+型のソース、ドレイン領域9,10を形成す
る(第1図d図示)。ひきつづき、全面にCVD―
SiO2膜11、ボロンリン硅化ガラス膜(BPSG
膜)12を順次堆積し、BPSG膜12を溶融して
表面を平坦化した後、BPSG膜12、CVD―
SiO2膜11及びゲート酸化膜7にコンタクトホ
ール13…を開孔する。その後、全面にAl膜を
真空蒸着し、これをパターニングしてソース、ド
レイン領域9,10とコンタクトホール13,1
3を介して夫々接続するAl配線14,15を形
成し、更に全面にリン硅化ガラス膜(PSG膜)
16を堆積してnチヤンネルMOS/SOSを製造
した(第1図e図示)。
しかしながら、上記方法にあつてはサフアイア
基板1とシリコン膜2(島状シリコン膜6)の界
面領域での結晶構造の不完全性のために、島状シ
リコン膜6の界面領域が反転し、ここを通してソ
ース、ドレイン領域9,10間に電流が流れる、
いわゆるバツクチヤンネル電流が起こり、しかも
移動度の低下を招くという欠点があつた。かかる
結晶構造の不完全性が生じるのは次のような3つ
の大きな原因によるものと考えられ。
基板1とシリコン膜2(島状シリコン膜6)の界
面領域での結晶構造の不完全性のために、島状シ
リコン膜6の界面領域が反転し、ここを通してソ
ース、ドレイン領域9,10間に電流が流れる、
いわゆるバツクチヤンネル電流が起こり、しかも
移動度の低下を招くという欠点があつた。かかる
結晶構造の不完全性が生じるのは次のような3つ
の大きな原因によるものと考えられ。
ミスマツチ
サフアイア基板1の(1102)面にシリコン膜
2の(100)面が成長するので、これらの結晶
構造の違いにより、約12.5%の結晶のミスマツ
チが生じる。
2の(100)面が成長するので、これらの結晶
構造の違いにより、約12.5%の結晶のミスマツ
チが生じる。
サフアイア基板の影響
サフアイア基板1上へのシリコン膜2のエピタ
キシヤル成長はシラランガス(SiH4ガス)に
よつて行なわれているので、下記に示すいくつ
かの副生成反応が生じる。
キシヤル成長はシラランガス(SiH4ガス)に
よつて行なわれているので、下記に示すいくつ
かの副生成反応が生じる。
2Si+Al2O3→Al2O+2SiO
2H2+Al2O3→Al2O+2H2O
こうした副生成反応によつて主反応が阻害され
る。
る。
ストレス
サフアイア基板1の熱膨張係数はシリコン膜2
のそれより約2倍大きいので、SOSウエハを高
温から急冷した場合、サフアイア基板1がシリ
コン膜2を圧縮してストレスとなり欠陥を生じ
る。
のそれより約2倍大きいので、SOSウエハを高
温から急冷した場合、サフアイア基板1がシリ
コン膜2を圧縮してストレスとなり欠陥を生じ
る。
このようなことから、最近、第2図に示す如く
サフアイア基板1上に単結晶シリコン膜をエピタ
キシヤル成長させ、該基板1と接するシリコン膜
の界面付近に酸素を例えば加速電圧150KlV、ド
ーズ量1.2×1018/cm2の条件でイオン注入し、
1150℃で2時間程度熱処理して界面に酸化膜17
を形成してSOSウエハを作り、以下、前述と同様
な工程によりnチヤンネルMOS/SOSを製造す
る方法が知られている。こうして方法によれば、
ドレイン・リーク電流をある程度低減できるもの
の、前記の副生成反応により生じたAl2O等を
効果的に改質できない。
サフアイア基板1上に単結晶シリコン膜をエピタ
キシヤル成長させ、該基板1と接するシリコン膜
の界面付近に酸素を例えば加速電圧150KlV、ド
ーズ量1.2×1018/cm2の条件でイオン注入し、
1150℃で2時間程度熱処理して界面に酸化膜17
を形成してSOSウエハを作り、以下、前述と同様
な工程によりnチヤンネルMOS/SOSを製造す
る方法が知られている。こうして方法によれば、
ドレイン・リーク電流をある程度低減できるもの
の、前記の副生成反応により生じたAl2O等を
効果的に改質できない。
また、別の方法として、ボロンを島状シリコン
膜にイオン注入してしきい値制御を行なうと共
に、ボロンをサフアイア基板と島状シリコン膜の
界面にピークをもつようにイオン注入してその界
面付近での反転を防止することが行なわれてい
る。しかしながら、シリコン膜は増々薄膜化する
傾向にあるため、その表面近傍とサフアイア基板
界面との不純物プロフアイルを制御することは困
難であり、しかもイオン注入を2回行なうため、
欠陥が発生し易くなる。
膜にイオン注入してしきい値制御を行なうと共
に、ボロンをサフアイア基板と島状シリコン膜の
界面にピークをもつようにイオン注入してその界
面付近での反転を防止することが行なわれてい
る。しかしながら、シリコン膜は増々薄膜化する
傾向にあるため、その表面近傍とサフアイア基板
界面との不純物プロフアイルを制御することは困
難であり、しかもイオン注入を2回行なうため、
欠陥が発生し易くなる。
本発明はドレイン・リーク電流の減少化、移動
度の向上化を達成したMOSトランジスタ等の半
導体装置の製造方法を提供しようとするものであ
る。
度の向上化を達成したMOSトランジスタ等の半
導体装置の製造方法を提供しようとするものであ
る。
本発明は絶縁基板上に半導体膜を成長させ、該
基板と接する半導体膜の界面付近にイツトリウム
と酸素、もしくはランタノイド金属と酸素をイオ
ン注入した後、熱処理を施して前記半導体膜の界
面付近を絶縁物にすることによつて、ドレイン・
リーク電流及び移動の低下の原因となる絶縁基板
と半導体膜の界面付近の不安定状態を改善するこ
とを骨子とするものである。
基板と接する半導体膜の界面付近にイツトリウム
と酸素、もしくはランタノイド金属と酸素をイオ
ン注入した後、熱処理を施して前記半導体膜の界
面付近を絶縁物にすることによつて、ドレイン・
リーク電流及び移動の低下の原因となる絶縁基板
と半導体膜の界面付近の不安定状態を改善するこ
とを骨子とするものである。
(i) まず、(1102)面の結晶方位をもつ厚さ
600μmのサフアイア基板(α―Al2O3)21上
にシラン(SiH4)の熱分解によつて(100)面
の結晶方位をもつシリコン膜22をエピタキシ
ヤル成長させた後、厚さ600ÅのSiO2膜23、
厚さ4500ÅのSi3N4膜24を順次形成した。つ
づいて、イツトリウムYを塩化イツトリウム
(YCl3)をイオン源として濃度が1017/cm2とな
るように加速エネルギーおよびドーズ量を調整
してSi3N4膜24及びSiO2膜23を通してシリ
コン膜22にイオン注入し、更に酸素をイツト
リウムと同様な加速エネルギー、ドーズ量でイ
オン注入した(第3図a図示)。
600μmのサフアイア基板(α―Al2O3)21上
にシラン(SiH4)の熱分解によつて(100)面
の結晶方位をもつシリコン膜22をエピタキシ
ヤル成長させた後、厚さ600ÅのSiO2膜23、
厚さ4500ÅのSi3N4膜24を順次形成した。つ
づいて、イツトリウムYを塩化イツトリウム
(YCl3)をイオン源として濃度が1017/cm2とな
るように加速エネルギーおよびドーズ量を調整
してSi3N4膜24及びSiO2膜23を通してシリ
コン膜22にイオン注入し、更に酸素をイツト
リウムと同様な加速エネルギー、ドーズ量でイ
オン注入した(第3図a図示)。
(ii) 次いで、Si3N4膜24、SiO2膜23を順次フ
オトエツチング技術によりパターニングして
Si3N4膜パターン25、SiO2膜パターン26を
形成した後、該SiO2膜パターン26をマスク
としてシリコン膜22を0.3μm程度エツチング
した(第3図b図示)。
オトエツチング技術によりパターニングして
Si3N4膜パターン25、SiO2膜パターン26を
形成した後、該SiO2膜パターン26をマスク
としてシリコン膜22を0.3μm程度エツチング
した(第3図b図示)。
(iii) 次いで、Si3N4膜パターン25を耐酸化性マ
スクとして900℃で10時間熱酸化処理を施して
シリコン膜22のエツチング部にフイールド酸
化膜27を形成した。つづいて、Si3N4膜パタ
ーンSiO2膜パターンを順次除去し、再度950℃
で1時間熱酸化処理を施してフイールド酸化膜
27によつて分離された島状シリコン膜28上
に厚さ500Åのゲート酸化膜29を形成した。
このようなフイールド酸化及びゲート酸化の2
回の熱処理により、先にイオン注入したイツト
リウムと酸素なシリコン及びサフアイア基板2
1からのAl、酸素と反応して絶縁物層30が
形成された(第3図c図示)。つまり1000℃付
近では酸化イツトリウム(Y2O3)と酸化アル
ミニウム(Al2O3)の系が2Y2O3・Al2O3,
3Y2O3・5Al2O3,3Y2O3,5Al2O3+α―Al2O3
などの定比化合物やYxAlyOz(x,y,zは正
数)の不定比化合物を形成し、これらがアモル
フアス化しているシリコン膜領域に入り込み絶
縁物層30となると考えられる。
スクとして900℃で10時間熱酸化処理を施して
シリコン膜22のエツチング部にフイールド酸
化膜27を形成した。つづいて、Si3N4膜パタ
ーンSiO2膜パターンを順次除去し、再度950℃
で1時間熱酸化処理を施してフイールド酸化膜
27によつて分離された島状シリコン膜28上
に厚さ500Åのゲート酸化膜29を形成した。
このようなフイールド酸化及びゲート酸化の2
回の熱処理により、先にイオン注入したイツト
リウムと酸素なシリコン及びサフアイア基板2
1からのAl、酸素と反応して絶縁物層30が
形成された(第3図c図示)。つまり1000℃付
近では酸化イツトリウム(Y2O3)と酸化アル
ミニウム(Al2O3)の系が2Y2O3・Al2O3,
3Y2O3・5Al2O3,3Y2O3,5Al2O3+α―Al2O3
などの定比化合物やYxAlyOz(x,y,zは正
数)の不定比化合物を形成し、これらがアモル
フアス化しているシリコン膜領域に入り込み絶
縁物層30となると考えられる。
(iv) 次いで、島状シリコン膜28のチヤンネル領
域形成予定部にp型不純物、例えばボロンをゲ
ート酸化膜29を通して選択的にイオン注入
し、活性化した後、全面に例えばリンドーブ多
結晶シリコン膜を堆積し、これをパターニング
してゲート電極31を形成した。ひきつづき、
ゲート電極31をマスクとしてn型不純物、例
えば砒素をゲート酸化膜29を通して島状シリ
コン膜28にイオン注入し、活性化してn+型
のソース、ドレイン領域32,33を形成した
(第3図d図示)。
域形成予定部にp型不純物、例えばボロンをゲ
ート酸化膜29を通して選択的にイオン注入
し、活性化した後、全面に例えばリンドーブ多
結晶シリコン膜を堆積し、これをパターニング
してゲート電極31を形成した。ひきつづき、
ゲート電極31をマスクとしてn型不純物、例
えば砒素をゲート酸化膜29を通して島状シリ
コン膜28にイオン注入し、活性化してn+型
のソース、ドレイン領域32,33を形成した
(第3図d図示)。
(v) 次いで、全面にCVD―SiO2膜34、BP SG
膜35を順次堆積し、該BPSG膜35を溶融し
て平坦化した後、BPSG膜35、CVD―SiO2
膜34及びゲート酸化膜29にコンタクトホー
ル36…を開孔した。つづいて、全面にAl膜
を真空蒸着し、これをパターニングしてコンタ
クトホール36,36を介してソース、ドレイ
ン領域32,33と接続するAl配線37,3
8を形成した後、全面にPSG膜39を堆積し
てnチヤンネルMOS/SOSを製造した(第3
図e図示)。
膜35を順次堆積し、該BPSG膜35を溶融し
て平坦化した後、BPSG膜35、CVD―SiO2
膜34及びゲート酸化膜29にコンタクトホー
ル36…を開孔した。つづいて、全面にAl膜
を真空蒸着し、これをパターニングしてコンタ
クトホール36,36を介してソース、ドレイ
ン領域32,33と接続するAl配線37,3
8を形成した後、全面にPSG膜39を堆積し
てnチヤンネルMOS/SOSを製造した(第3
図e図示)。
しかして、得られたnチヤンネルMOS/SOS
(チヤンネル長2μm、チヤンネル幅100μm)のド
レイン領域33に+5Vの電圧を印加し、ゲート
電極31への電圧(VGS)を変化させてドレイン
電流を調べた。その結果、第4図の特性図に示す
如く本発明のMOS/SOS(図中の曲線A)はサフ
アイア基板と島状シリコン膜の界面に何んら絶縁
物層を形成しないnチヤンネルMOS/SOS(図中
のB曲線)に比べてドレイン電流(IDS)が約2
桁低下し、ドレイン・リーク電流を著しく低減で
きることが確認された。
(チヤンネル長2μm、チヤンネル幅100μm)のド
レイン領域33に+5Vの電圧を印加し、ゲート
電極31への電圧(VGS)を変化させてドレイン
電流を調べた。その結果、第4図の特性図に示す
如く本発明のMOS/SOS(図中の曲線A)はサフ
アイア基板と島状シリコン膜の界面に何んら絶縁
物層を形成しないnチヤンネルMOS/SOS(図中
のB曲線)に比べてドレイン電流(IDS)が約2
桁低下し、ドレイン・リーク電流を著しく低減で
きることが確認された。
なお、酸素と共にイオン注入する物質はイツト
リウムに限らず、ランタノイド金属、即ちランタ
ン、セリウム、プラセオジム、ネオジム、サマリ
ウム、ユーロピウム、ガドリニウム、テリビウ
ム、ジスプロシウム、ホルミウム、エルビウム、
ツリウム、イツテルビウム、ルテチウムのいずれ
を用いても同様な効果を発揮できる。
リウムに限らず、ランタノイド金属、即ちランタ
ン、セリウム、プラセオジム、ネオジム、サマリ
ウム、ユーロピウム、ガドリニウム、テリビウ
ム、ジスプロシウム、ホルミウム、エルビウム、
ツリウム、イツテルビウム、ルテチウムのいずれ
を用いても同様な効果を発揮できる。
また、イツトリウム或いはランタノイド金属の
濃度は、1017〜1022/cm3となる加速エネルギーお
よびドーズ量であればよい。熱処理温度について
は1400℃以下で、絶縁物を形成しうる約900℃以
上にすればよい。
濃度は、1017〜1022/cm3となる加速エネルギーお
よびドーズ量であればよい。熱処理温度について
は1400℃以下で、絶縁物を形成しうる約900℃以
上にすればよい。
更に、本発明はnチヤンネルMOS/SOSの製
造に限らず、pチヤンネルMOS/SOS,
CMOS/SOS等にも同様に適用できる。
造に限らず、pチヤンネルMOS/SOS,
CMOS/SOS等にも同様に適用できる。
以上詳述した如く、本発明によればドレイン・
リーク電流の減少化、移動度の向上化を達成した
MOS/SOS等の半導体装置の製造方法を提供で
きる。
リーク電流の減少化、移動度の向上化を達成した
MOS/SOS等の半導体装置の製造方法を提供で
きる。
第1図a〜eは従来方法によるMOS/SOSの
製造工程を示す断面図、第2図は従来の改良され
た方法により得られたMOS/SOSの断面図、第
3図a〜eは本発明の実施例におけるMOS/
SOSの製造工程を示す断面図、第4図はMOS/
SOSにおけるVGS―IDSの関係を示す特性図であ
る。 21…サフアイア基板、22…シリコン膜、2
5…Si3N4膜パターン、27…フイールド酸化
膜、28…島状シリコン膜、29…ゲート酸化
膜、30…絶縁物層、31…ゲート電極、32…
n+型ソース領域、33…n+型ドレイン領域、3
7,38…Al配線。
製造工程を示す断面図、第2図は従来の改良され
た方法により得られたMOS/SOSの断面図、第
3図a〜eは本発明の実施例におけるMOS/
SOSの製造工程を示す断面図、第4図はMOS/
SOSにおけるVGS―IDSの関係を示す特性図であ
る。 21…サフアイア基板、22…シリコン膜、2
5…Si3N4膜パターン、27…フイールド酸化
膜、28…島状シリコン膜、29…ゲート酸化
膜、30…絶縁物層、31…ゲート電極、32…
n+型ソース領域、33…n+型ドレイン領域、3
7,38…Al配線。
Claims (1)
- 【特許請求の範囲】 1 絶縁基板上に半導体膜を形成し、該基板と接
する半導体膜の界面付近にイツトリウムと酸素、
もしくはランタノイド金属と酸素をイオン注入し
た後、熱処理を施して前記半導体膜の界面付近を
絶縁物とすることを特徴とする半導体装置の製造
方法。 2 熱処理の温度が900〜1400℃であることを特
徴とする特許請求の範囲第1項記載の半導体装置
の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57060536A JPS58176967A (ja) | 1982-04-12 | 1982-04-12 | 半導体装置の製造方法 |
US06/483,706 US4494996A (en) | 1982-04-12 | 1983-04-11 | Implanting yttrium and oxygen ions at semiconductor/insulator interface |
FR8305967A FR2525031B1 (fr) | 1982-04-12 | 1983-04-12 | Dispositif a semi-conducteur dont le semi-conducteur est forme sur un substrat isolant et son procede de fabrication |
DE19833313163 DE3313163A1 (de) | 1982-04-12 | 1983-04-12 | Halbleiteranordnung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57060536A JPS58176967A (ja) | 1982-04-12 | 1982-04-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58176967A JPS58176967A (ja) | 1983-10-17 |
JPH0258786B2 true JPH0258786B2 (ja) | 1990-12-10 |
Family
ID=13145117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57060536A Granted JPS58176967A (ja) | 1982-04-12 | 1982-04-12 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4494996A (ja) |
JP (1) | JPS58176967A (ja) |
DE (1) | DE3313163A1 (ja) |
FR (1) | FR2525031B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0197948A4 (en) * | 1984-09-28 | 1988-01-07 | Motorola Inc | PROTECTION AGAINST THE DISCHARGE OF A DEPLETION AREA OF A LOAD MEMORY. |
USH569H (en) | 1984-09-28 | 1989-01-03 | Motorola Inc. | Charge storage depletion region discharge protection |
US4733482A (en) * | 1987-04-07 | 1988-03-29 | Hughes Microelectronics Limited | EEPROM with metal doped insulator |
US5024965A (en) * | 1990-02-16 | 1991-06-18 | Chang Chen Chi P | Manufacturing high speed low leakage radiation hardened CMOS/SOI devices |
US5643804A (en) * | 1993-05-21 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a hybrid integrated circuit component having a laminated body |
RU2130668C1 (ru) * | 1994-09-30 | 1999-05-20 | Акционерное общество закрытого типа "VL" | Полевой транзистор типа металл - диэлектрик-полупроводник |
US7858459B2 (en) * | 2007-04-20 | 2010-12-28 | Texas Instruments Incorporated | Work function adjustment with the implant of lanthanides |
US7807522B2 (en) * | 2006-12-28 | 2010-10-05 | Texas Instruments Incorporated | Lanthanide series metal implant to control work function of metal gate electrodes |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6614657A (ja) * | 1966-02-11 | 1967-08-14 | ||
IT7826422A0 (it) * | 1977-09-22 | 1978-08-02 | Rca Corp | Circuito integrato planare a silicio su zaffiro (sos) e metodo per la fabbricazione dello stesso. |
JPS5721856B2 (en) * | 1977-11-28 | 1982-05-10 | Nippon Telegraph & Telephone | Semiconductor and its manufacture |
US4177084A (en) * | 1978-06-09 | 1979-12-04 | Hewlett-Packard Company | Method for producing a low defect layer of silicon-on-sapphire wafer |
US4178191A (en) * | 1978-08-10 | 1979-12-11 | Rca Corp. | Process of making a planar MOS silicon-on-insulating substrate device |
-
1982
- 1982-04-12 JP JP57060536A patent/JPS58176967A/ja active Granted
-
1983
- 1983-04-11 US US06/483,706 patent/US4494996A/en not_active Expired - Lifetime
- 1983-04-12 FR FR8305967A patent/FR2525031B1/fr not_active Expired
- 1983-04-12 DE DE19833313163 patent/DE3313163A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
US4494996A (en) | 1985-01-22 |
DE3313163A1 (de) | 1983-10-20 |
FR2525031A1 (fr) | 1983-10-14 |
FR2525031B1 (fr) | 1987-01-30 |
JPS58176967A (ja) | 1983-10-17 |
DE3313163C2 (ja) | 1987-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0454993B2 (ja) | ||
US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
EP0087462B1 (en) | Process for manufacturing an integrated circuit structure | |
US20030207530A1 (en) | Shallow trench isolation process for reduced junction leakage | |
US7514331B2 (en) | Method of manufacturing gate sidewalls that avoids recessing | |
JPH1022397A (ja) | 半導体装置の製造方法 | |
US4057824A (en) | P+ Silicon integrated circuit interconnection lines | |
JP2002510438A (ja) | 複合si/sigeゲートを持つ半導体装置における相互拡散の制限方法 | |
JPH0258786B2 (ja) | ||
JPS61177770A (ja) | 相補領域を有する半導体装置の製造方法 | |
JP3492973B2 (ja) | 半導体装置の製造方法 | |
JPH07245397A (ja) | 半導体装置の製造方法 | |
JP3328600B2 (ja) | バイポーラ及びbicmosデバイスの作製プロセス | |
US6962857B1 (en) | Shallow trench isolation process using oxide deposition and anneal | |
JP4585464B2 (ja) | 半導体装置の製造方法 | |
JP2003158092A (ja) | 半導体装置の製造方法 | |
JPH10256404A (ja) | 半導体装置の製造方法 | |
KR100502676B1 (ko) | 반도체 소자의 제조 방법 | |
JPS61203682A (ja) | 半導体装置及びその製造方法 | |
JPH11176959A (ja) | 半導体装置の製造方法 | |
JPH09330920A (ja) | 半導体装置の製造方法 | |
JP2685493B2 (ja) | 半導体装置の製造方法 | |
JPH1079393A (ja) | エピタキシャル成長層を持つシリコンウエハ及びその製造方法ならびにそのウエハを用いた半導体装置 | |
JPH04336466A (ja) | 半導体装置の製造方法 | |
JPH0415922A (ja) | 半導体装置の製造方法 |