KR20110089123A - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents
반도체 장치의 제조 방법 및 기판 처리 장치 Download PDFInfo
- Publication number
- KR20110089123A KR20110089123A KR1020110068802A KR20110068802A KR20110089123A KR 20110089123 A KR20110089123 A KR 20110089123A KR 1020110068802 A KR1020110068802 A KR 1020110068802A KR 20110068802 A KR20110068802 A KR 20110068802A KR 20110089123 A KR20110089123 A KR 20110089123A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- film
- nitrogen
- processing chamber
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 192
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 192
- 239000010703 silicon Substances 0.000 claims abstract description 192
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims abstract description 109
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 100
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 60
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 184
- 229910021529 ammonia Inorganic materials 0.000 claims description 92
- 239000007789 gas Substances 0.000 claims description 67
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 61
- 238000005121 nitriding Methods 0.000 claims description 51
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 239000000203 mixture Substances 0.000 claims description 33
- 239000000126 substance Substances 0.000 claims description 26
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 22
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000003672 processing method Methods 0.000 claims description 2
- 238000005979 thermal decomposition reaction Methods 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 14
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 230000003993 interaction Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 86
- 239000010410 layer Substances 0.000 description 39
- 239000011261 inert gas Substances 0.000 description 30
- 238000005755 formation reaction Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000001276 controlling effect Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003779 heat-resistant material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Abstract
본 발명은, 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 것이다.
실리콘 함유물과 질소 함유물을 이용하여 처리실 내에서 기판 상에 질화 실리콘막을 형성하는 공정을 가지는 반도체 장치의 제조 방법으로서, 상기 질화 실리콘막을 형성하는 공정에서는, CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 공정과, 상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내로부터 제거하는 공정과, 논 플라즈마의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 공정과, 상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내로부터 제거하는 공정을 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성한다.
실리콘 함유물과 질소 함유물을 이용하여 처리실 내에서 기판 상에 질화 실리콘막을 형성하는 공정을 가지는 반도체 장치의 제조 방법으로서, 상기 질화 실리콘막을 형성하는 공정에서는, CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 공정과, 상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내로부터 제거하는 공정과, 논 플라즈마의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 공정과, 상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내로부터 제거하는 공정을 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성한다.
Description
본 발명은, 기판을 처리하는 공정을 갖는 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것이다.
DRAM 등의 반도체 장치의 제조 공정의 일 공정으로서, 기판에 대해서 디클로로실란(dichlorosilane)(SiH2Cl2, 약칭 DCS)과 암모니아(NH3)를 공급하여 기판 상에 실리콘이 풍부한, 즉, 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 기판 처리 공정이 실시되는 경우가 있다(예를 들면 특허 문헌 1 참조).
상술한 질화 실리콘막의 형성에 있어서는, 성막 온도를 750~900℃로 비교적 고온으로 하고 있고, 저온에서 실리콘(Si)과 질소(N)와의 조성비(Si/N비)를 제어한 막을 형성하는 방법은 얻지 못하고 있었다.
본 발명은, 기판 상에 질화 실리콘막을 형성할 때, 저온에서 Si/N비를 제어한 막, 즉 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 것이 가능한 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 한 형태에 따르면, 실리콘 함유물과 질소 함유물을 이용하여 처리실 내에서 기판 상에 질화 실리콘막을 형성하는 공정을 가지는 반도체 장치의 제조 방법으로서, 상기 질화 실리콘막을 형성하는 공정에서는, CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 공정과, 상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내로부터 제거하는 공정과, 논 플라즈마(non plasma)의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 공정과, 상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내로부터 제거하는 공정을 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 따르면, 실리콘 함유물과 질소 함유물을 이용하여 처리실 내에서 기판 상에 질화 실리콘막을 형성하는 공정을 가지는 기판 처리 방법으로서, 상기 질화 실리콘막을 형성하는 공정에서는, CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 공정과, 상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내에서 제거하는 공정과, 논 플라즈마의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 공정과, 상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내로부터 제거하는 공정을 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 기판 처리 방법이 제공된다.
본 발명의 또 다른 형태에 따르면, 기판을 처리하는 처리실과, 상기 처리실 내에 실리콘 함유물을 공급하는 제1가스 공급계와, 상기 처리실 내에 질소 함유물을 공급하는 제2가스 공급계와, 상기 처리실 내의 기판을 가열하는 히터와, CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 처리와, 상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내에서 제거하는 처리와, 논 플라즈마의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 처리와, 상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내에서 제거하는 처리를 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하도록 상기 제1 가스 공급계, 상기 제2 가스 공급계 및 상기 히터를 제어하는 컨트롤러를 포함하는 것을 특징으로 하는 기판 처리 장치가 제공된다.
본 발명에 따른 반도체 장치의 제조 방법 및 기판 처리 장치에 따르면, 기판 상에 질화 실리콘막을 형성할 때, 저온에서 Si/N비를 제어한 막, 즉 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도.
도 2는 도 1에 나타내는 처리로의 A－A＇단면도.
도 3은 본 발명의 일 실시 형태에 따른 성막 방법을 설명하는 플로우도.
도 4는 본 발명의 실시예를, 비교예와 함께 설명하는 표.
도 2는 도 1에 나타내는 처리로의 A－A＇단면도.
도 3은 본 발명의 일 실시 형태에 따른 성막 방법을 설명하는 플로우도.
도 4는 본 발명의 실시예를, 비교예와 함께 설명하는 표.
발명자 등은, 성막 원료로서 디클로로실란을 이용하는 경우에 있어서, 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘(SiN)막(이하, 실리콘이 풍부한 질화 실리콘막이라고도 함)을 형성하는 방법에 대해 열심히 연구했다. 그 결과, CVD 반응이 생기는 조건 하에서 처리실 내에 디클로로실란을 공급하여, 기판 상에 수 원자층 이하의 실리콘막을 형성하고, 논 플라즈마의 분위기 하에서 처리실 내에 암모니아를 공급하여 실리콘막의 암모니아에 의한 질화 반응이 포화하지 않는 조건 하에서 실리콘막을 질화하고, 이것을 교대로 반복함으로써, 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘(SiN)막을 형성하는 것이 가능하다는 지견(知見)을 얻었다.
본 발명은, 발명자 등이 얻은 이러한 지견에 근거하여 이루어진 것이다. 이하에, 본 발명의 일 실시 형태에 대해 도면을 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1은, 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형(縱型) 처리로(處理爐)의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내고 있다. 또한, 도 2는, 도 1에 나타내는 처리로의 A－A＇단면도이다. 한편, 본 발명은, 본 실시 형태에 따른 기판 처리 장치에 한정하지 않고, 매엽식(枚葉式), Hot Wall형, Cold Wall형의 처리로를 갖는 기판 처리 장치에도 적합하게 적용할 수 있다.
도 1에 나타나 있는 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이고, 보지판(保持板)으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관으로서의 프로세스 튜브(203)가 배설되어 있다. 프로세스 튜브(203)는, 예를 들면 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성(耐熱性) 재료로 이루어지고, 상단이 폐색하고 하단이 개구(開口)한 원통 형상으로 형성되어 있다. 프로세스 튜브(203)의 통 중공부(中空部)에는 처리실(201)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향에 다단으로 정렬한 상태에서 수용 가능하게 구성되어 있다.
프로세스 튜브(203)의 하방(下方)에는, 프로세스 튜브(203)와 동심원 형상으로 매니폴드(209)가 배설(配設)되어 있다. 매니폴드(209)는, 예를 들면 스테인리스 등으로 이루어지고, 상단 및 하단이 개구한 원통 형상으로 형성되어 있다. 매니폴드(209)는, 프로세스 튜브(203)에 계합(係合)하고 있고, 프로세스 튜브(203)를 지지하도록 설치되어 있다. 한편, 매니폴드(209)와 프로세스 튜브(203)와의 사이에는 씰 부재로서의 O링(220a)이 설치되어 있다. 매니폴드(209)가 히터 베이스에 지지됨으로써, 프로세스 튜브(203)는 수직으로 설치된 상태로 되어 있다. 프로세스 튜브(203)와 매니폴드(209)에 의해 반응 용기가 형성된다.
매니폴드(209)에는, 제1 가스 도입부로서의 제1 노즐(233a)과, 제2 가스 도입부로서의 제2 노즐(233b)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있고, 제1 노즐(233a), 제2 노즐(233b)에는, 각각 제1 가스 공급관(232a), 제2 가스 공급관(232b)이 접속되어 있다. 이와 같이, 처리실(201) 내에는 복수 종류, 여기에서는 2 종류의 처리 가스를 공급하는 가스 공급로(供給路)로서, 2 개의 가스 공급관이 설치되어 있다.
제1 가스 공급관(232a)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 제1 매스 플로우 컨트롤러(mass flow controller, 241a) 및 개폐밸브인 제1 밸브(243a)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 제1 밸브(243a)보다 하류 측에는 불활성 가스를 공급하는 제1 불활성 가스 공급관(234a)이 접속되어 있다. 이 제1 불활성 가스 공급관(234a)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 제3 매스 플로우 컨트롤러(241c) 및 개폐밸브인 제3 밸브(243c)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 선단부(先端部)에는, 상술한 제1 노즐(233a)이 접속되어 있다. 제1 노즐(233a)은, 처리실(201)을 구성하고 있는 프로세스 튜브(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에, 프로세스 튜브(203)의 내벽의 하부로부터 상부를 따라서, 또한, 웨이퍼(200)의 적재 방향을 따라서 설치되어 있다. 제1 노즐(233a)의 측면에는 가스를 공급하는 공급공(孔)인 제1 가스 공급공(248a)이 설치되어 있다. 이 제1 가스 공급공(248a)은, 하부로부터 상부에 걸쳐서 각각 동일한 개구 면적을 갖고, 동일한 개구 핏치(pitch)로 설치되어 있다. 주로, 제1 가스 공급관(232a), 제1 매스 플로우 컨트롤러(241a), 제1 밸브(243a), 제1 노즐(233a)에 의해 제1 가스 공급계가 구성되고, 주로, 제1 불활성 가스 공급관(234a), 제3 매스 플로우 컨트롤러(241c), 제3 밸브(243c)에 의해, 제1 불활성 가스 공급계가 구성된다.
제2 가스 공급관(232b)에는, 상류 방향으로부터 차례로, 유량 제어기(유량 제어 수단)인 제2 매스 플로우 컨트롤러(241b) 및 개폐밸브인 제2 밸브(243b)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 제2 밸브(243b)보다 하류 측에는, 불활성 가스를 공급하는 제2 불활성 가스 공급관(234b)이 접속되어 있다. 이 제2 불활성 가스 공급관(234b)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 제4 매스 플로우 컨트롤러(241d) 및 개폐밸브인 제4 밸브(243d)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 선단부에는, 상술한 제2 노즐(233b)이 접속되어 있다. 제2 노즐(233b)은, 처리실(201)을 구성하고 있는 프로세스 튜브(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에, 프로세스 튜브(203)의 내벽의 하부로부터 상부를 따라서, 또한, 웨이퍼(200)의 적재 방향을 따라서 설치되어 있다. 제2 노즐(233b)의 측면에는 가스를 공급하는 공급공인 제2 가스 공급공(248b)이 설치되어 있다. 이 제2 가스 공급공(248b)은, 하부로부터 상부에 걸쳐서 각각 동일한 개구 면적을 갖고, 동일한 개구 핏치로 설치되어 있다. 주로, 제2 가스 공급관(232b), 제2 매스 플로우 컨트롤러(241b), 제2 밸브(243b), 제2 노즐(233b)에 의해 제2 가스 공급계가 구성되고, 주로, 제2 불활성 가스 공급관(234b), 제4 매스 플로우 컨트롤러(241d), 제4 밸브(243d)에 의해 제2 불활성 가스 공급계가 구성된다.
예를 들면, 제1 가스 공급관(232a)으로부터는, 디클로로실란(SiH2Cl2, 약칭 DCS) 가스가, 제1 매스 플로우 컨트롤러(241a), 제1 밸브(243a), 제1 노즐(233a)을 개재하여 처리실(201) 내에 공급된다. 이 때 동시에, 제1 불활성 가스 공급관(234a)으로부터는, 불활성 가스가, 제3 매스 플로우 컨트롤러(241c), 제3 밸브(243c)를 개재하여 제1 가스 공급관(232a) 내에 공급되도록 해도 좋다. 또한, 제2 가스 공급관(232b)으로부터는, 암모니아(NH3) 가스가, 제2 매스 플로우 컨트롤러(241b), 제2 밸브(243b), 제2 노즐(233b)을 개재하여 처리실(201) 내에 공급된다. 이 때 동시에, 제2 불활성 가스 공급관(234b)으로부터는, 불활성 가스가, 제4 매스 플로우 컨트롤러(241d), 제4 밸브(243d)를 개재하여 제2 가스 공급관(232b) 내에 공급되도록 해도 좋다.
매니폴드(209)에는, 처리실(201) 내의 분위기를 배기(排氣)하는 가스 배기관(231)이 설치되어 있다. 가스 배기관(231)의 매니폴드(209)와의 접속 측과 반대 측인 하류 측에는, 압력 검출기로서의 압력 센서(245) 및 압력 조정기로서의 APC(Auto Pressure Controller) 밸브(242)를 개재하여, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. 한편, APC 밸브(242)는, 밸브를 개폐하여 처리실(201) 내의 진공 배기·진공 배기 정지를 할 수 있고, 밸브 개방도(開度)를 조절하여 압력 조정이 가능하도록 구성되어 있는 개폐밸브이다. 진공 펌프(246)를 작동시키면서, 압력 센서(245)에 의해 검출된 압력에 근거하여 APC 밸브(242)의 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성되어 있다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀(氣密)하게 폐색 가능한 노구(爐口) 덮개로서의 씰 캡(219)이 설치되어 있다. 씰 캡(219)은, 매니폴드(209)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 구성되어 있다. 씰 캡(219)은, 예를 들면 스테인리스 등의 금속으로 이루어지고, 원반(圓盤) 형상으로 형성되어 있다. 씰 캡(219)의 상면에는, 매니폴드(209)의 하단과 당접하는 씰 부재로서의 O링(220b)이 설치된다. 씰 캡(219)의 처리실(201)과 반대 측에는, 후술하는 기판 보지구로서의 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 씰 캡(219)을 관통하여 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰 캡(219)은, 프로세스 튜브(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 씰 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내에 대해서 반입(搬入)·반출(搬出)하는 것이 가능하도록 구성되어 있다.
기판 보지구로서의 보트(217)는, 예를 들면 석영이나 탄화규소 등의 내열성(耐熱性) 재료로 이루어지고, 복수 매의 웨이퍼(200)를 수평 자세이면서 서로 중심을 가지런히 맞춘 상태에서 정렬시켜 다단으로 보지하도록 구성되어 있다. 한편, 보트(217)의 하부에는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 이루어지는 단열(斷熱) 부재(218)가 설치되어 있고, 히터(207)로부터의 열이 씰 캡(219) 측에 전달되기 어렵도록 구성되어 있다. 한편, 단열 부재(218)는, 석영이나 탄화규소 등의 내열성 재료로 이루어지는 복수 매의 단열판과, 이들 단열판을 수평 자세에서 다단으로 지지하는 단열판(斷熱板) 홀더에 의해 구성해도 좋다. 프로세스 튜브(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있고, 온도 센서(263)에 의해 검출된 온도 정보에 근거하여 히터(207)로의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성되어 있다. 온도 센서(263)는, 제1 노즐(233a) 및 제2 노즐(233b)과 마찬가지로, 프로세스 튜브(203)의 내벽을 따라 설치되어 있다.
제어부(제어 수단)인 컨트롤러(280)는, 제1~제4 매스 플로우 컨트롤러(241a, 241b, 241c, 241d), 제1~제4 밸브(243a, 243b, 243c, 243d), 압력 센서(245), APC 밸브(242), 히터(207), 온도 센서(263), 진공 펌프(246), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다. 컨트롤러(280)에 의해, 제1~제4 매스 플로우 컨트롤러(241a, 241b, 241c, 241d)의 유량 조정, 제1~제4 밸브(243a, 243b, 243c, 243d)의 개폐 동작, APC 밸브(242)의 개폐 및 압력 센서(245)에 근거하는 압력 조정 동작, 온도 센서(263)에 근거하는 히터(207)의 온도 조정, 진공 펌프(246)의 기동(起動)·정지, 회전 기구(267)의 회전 속도 조절, 보트 엘리베이터(115)의 승강 동작 등의 제어가 이루어진다.
(2) 질화 실리콘막의 성막 방법
다음에, 상술한 기판 처리 장치의 처리로를 이용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 디클로로실란(DCS)과 암모니아(NH3)를 이용하고, 화학량론적으로 질소(N)에 대해 실리콘(Si)이 과잉된 질화 실리콘(SiN)막, 즉 실리콘이 풍부한 질화 실리콘막을 성막하는 방법의 예에 대해 설명한다. 한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다.
본 실시 형태에서는, ALD(Atomic Layer Deposition)법에 의한 성막과 유사한 방법으로서, ALD법과는 다른 방법에 의해 성막을 수행한다. ALD법이란, 어떤 성막 조건(온도, 시간 등) 하에서, 성막에 이용하는 적어도 2 종류의 원료가 되는 반응성 가스를 1 종류씩 교대로 기판 상에 공급하고, 1 원자 단위로 기판 상에 흡착시켜, 표면 반응을 이용하여 성막을 수행하는 방법이다. 이 때, 막두께의 제어는, 반응성 가스를 공급하는 사이클 수로 수행한다(예를 들면, 성막 속도가 1Å／사이클로 하면, 20Å의 막을 형성하는 경우, 20 사이클 수행한다).
즉, 본 실시 형태에 따른 성막 방법에서는, CVD(Chemical Vapor Deposition) 반응이 생기는 조건 하에서, 웨이퍼(200)에 대해서 디클로로실란을 공급하는 공정과, 논 플라즈마(non plasma)의 분위기 하에서, 그리고 소정의 조건 하에서 웨이퍼(200)에 대해 암모니아를 공급하는 공정을 교대로 반복함으로써, 실리콘이 풍부한 질화 실리콘막(SiN)을 형성한다. 본 실시 형태에서는, 웨이퍼(200)에 대해서 디클로로실란을 공급하는 공정(스텝 1)과, 웨이퍼(200) 상으로부터 디클로로실란을 제거하는 공정(스텝 2)과, 웨이퍼(200)에 대해서 암모니아를 공급하는 공정(스텝 3)과, 웨이퍼(200) 상으로부터 암모니아를 제거하는 공정(스텝 4)을 1 사이클로 하고, 이 사이클을 복수 회 반복함으로써, 실리콘이 풍부한 질화 실리콘막(SiN)을 형성한다. 그리고, 웨이퍼(200)에 대해서 디클로로실란을 공급하는 공정(스텝 1)에서는, 웨이퍼(200) 상에 수 원자층 이하(수 분의 1 원자층부터 수 원자층)의 실리콘막을 형성한다. 이 때, Si의 공급량은 과잉이 된다. 또한, 웨이퍼(200)에 대해서 암모니아를 공급하는 공정(스텝 3)에서는, 웨이퍼(200) 상에 형성한 수 원자층 이하의 실리콘막을 열(熱)로 질화한다. 이 때 실리콘막의 질화는 실리콘막의 암모니아에 의한 질화 반응이 포화하지 않는 조건 하에서 이루어진다. 즉, 실리콘막은, 완전하게는 질화시키지 않고, Si의 결합수(結合手)의 일부가 N의 결합수와 결합하지 않는 상태가 되도록 한다. 이에 의해, Si의 질화량은 억제되고, Si가 과잉된 상태가 된다. 그리고 이 때, 바람직하게는 실리콘막의 질화 반응이 포화하지 않는 조건이 되도록, 암모니아의 공급 유량, 암모니아의 공급 시간 및 처리실(201) 내의 압력 중 적어도 어느 하나를 실리콘막의 질화 반응이 포화하는 조건과 다르게 하도록 한다. 즉, 실리콘막의 질화 반응이 포화하는 조건보다 암모니아의 공급 유량을 적게 하거나, 암모니아의 공급 시간을 짧게 하거나, 처리실(201) 내의 압력을 낮게 하도록 한다. 예를 들면, 화학량론적인 조성을 갖는 질화 실리콘(Si3N4)막을 형성하는 데에 필요한 양보다 소량의 암모니아를 공급하도록 한다. 이와 같이, 웨이퍼(200) 상에 수 원자층 이하의 실리콘막을 CVD법에 의해 형성하는 공정에서 Si의 공급량을 제어하고, 그 실리콘막을 암모니아로 열질화하는 공정에서 Si의 질화량을 제어하며, 이것을 교대로 반복함으로써, Si/N비의 제어된 실리콘이 풍부한 질화 실리콘(SiN)막을 형성한다.
이하에, 본 실시 형태에 따른 성막 방법을, 도 3을 참조하면서 구체적으로 설명한다.
복수 매의 웨이퍼(200)가 보트(217)에 장전(wafer charge)되면, 도 1에 나타나 있는 바와 같이, 복수 매의 웨이퍼(200)를 보지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내로 반입(boat load)된다. 이 상태에서, 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단(下端)을 씰(seal)한 상태가 된다.
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이 때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력에 근거하여 APC 밸브(242)가 피드백 제어된다(압력 조정). 또한, 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때, 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 근거하여 히터(207)로의 통전 상태가 피드백 제어된다(온도 조정). 이어서, 회전 기구(267)에 의해 보트(217)가 회전됨으로써 웨이퍼(200)가 회전된다. 그 후, 후술하는 4 개의 스텝을 순차적으로 실행한다.
<스텝 1>
제1 가스 공급관(232a)의 제1 밸브(243a), 제1 불활성 가스 공급관(234a)의 제3 밸브(243c)를 개방하고, 제1 가스 공급관(232a)에 디클로로실란, 제1 불활성 가스 공급관(234a)에 불활성 가스(N2)를 흘린다. 불활성 가스는, 제1 불활성 가스 공급관(234a)으로부터 흐르고, 제3 매스 플로우 컨트롤러(241c)에 의해 유량 조정된다. 디클로로실란은, 제1 가스 공급관(232a)으로부터 흘러, 제1 매스 플로우 컨트롤러(241a)에 의해 유량 조정되고, 유량 조정된 불활성 가스와 혼합되어, 제1 노즐(233a)의 제1 가스 공급공(248a)으로부터 처리실(201) 내로 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때, APC 밸브(242)를 적정(適正)하게 조정하여, 처리실(201) 내의 압력을 133~1333Pa의 범위로서, 예를 들면 133Pa로 유지한다. 제1 매스 플로우 컨트롤러(241a)로 제어하는 디클로로실란의 공급량은 0.1~10slm의 범위로서, 예를 들면 0.5slm로 한다. 디클로로실란에 웨이퍼(200)를 노출하는 시간은 예를 들면 1~180초간의 범위 내의 시간으로 한다. 이 때, 히터(207)의 온도는, 디클로로실란이 열분해하여 CVD 반응이 생기는 조건, 즉 웨이퍼(200)의 온도가 550~700℃의 범위로서, 예를 들면 630℃가 되도록 설정한다. 상술한 조건으로 디클로로실란을 처리실(201) 내에 공급함으로써, 웨이퍼(200) 상에 수 원자층 이하, 즉 수 분의 1 원자층부터 수 원자층의 실리콘(Si)막이 형성된다(CVD－Si막의 퇴적). 예를 들면, 반원자층(half layer)의 실리콘막을 형성해도 좋고, 단원자층(mono layer)의 실리콘막을 형성해도 좋다. 이에 의해, Si는 과잉으로 공급되게 된다.
<스텝 2>
수 원자층 이하의 실리콘막을 성막한 후, 제1 가스 공급관(232a)의 제1 밸브(243a)를 닫아, 디클로로실란의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(242)는 개방한 상태로 하고, 진공 펌프(246)에 의해 처리실(201) 내를 10Pa 이하가 될 때까지 배기하고, 잔류(殘留)한 디클로로실란을 처리실(201) 내로부터 배제한다. 이 때, N2 등의 불활성 가스를 처리실(201) 내로 공급하면, 잔류한 디클로로실란을 배제하는 효과가 더욱 높아진다(잔류 가스 제거).
<스텝 3>
제2 가스 공급관(232b)의 제2 밸브(243b), 제2 불활성 가스 공급관(234b)의 제4 밸브(243d)를 개방하고, 제2 가스 공급관(232b)에 암모니아, 제2 불활성 가스 공급관(234b)에 불활성 가스(N2)를 흘린다. 불활성 가스는, 제2 불활성 가스 공급관(234b)으로부터 흘러, 제4 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. 암모니아는 제2 가스 공급관(232b)으로부터 흘러, 제2 매스 플로우 컨트롤러(241b)에 의해 유량 조정되고, 유량 조정된 불활성 가스와 혼합되어, 제2 노즐(233b)의 제2 가스 공급공(248b)으로부터 처리실(201) 내로 공급되면서 가스 배기관(231)으로부터 배기된다. 한편, 상술한 바와 같이, 암모니아는 플라즈마에 의해 활성화하는 일 없이 처리실(201) 내로 공급한다.
스텝 3에서는, 처리실(201) 내의 조건이, 실리콘막의 암모니아에 의한 질화 반응이 포화하지 않는 조건이 되도록 한다. 즉 암모니아의 공급량은, 실리콘막의 질화에 의해 화학량론적인 조성을 갖는 질화 실리콘(Si3N4)막을 형성하는 데에 필요한 양보다 소량으로 한다. 또한, 이 때, APC 밸브(242)를 적정하게 조정하여, 처리실(201) 내의 압력을 133~1333Pa의 범위로서, 예를 들면 865Pa로 유지한다. 제2 매스 플로우 컨트롤러(241b)로 제어하는 암모니아의 공급 유량은, 0.1~10slm의 범위로서, 예를 들면 1slm로 한다. 한편, 암모니아에 웨이퍼(200)를 노출하는 시간은, 1~180초간의 범위 내의 시간으로 한다. 이 때, 웨이퍼(200)의 온도가, 스텝 1의 디클로로실란의 공급 시와 동일하게 550~700℃의 범위로서, 예를 들면 630℃가 되도록 히터(207)의 온도를 설정한다. 이와 같이, 암모니아를 논 플라즈마의 분위기 하에서 처리실(201) 내에 공급함으로써, 웨이퍼(200) 상에 형성된 수 원자층 이하의 실리콘막을 열로 질화한다(CVD－Si막의 열질화). 이 때 Si의 질화량은 억제되고, Si가 과잉된 상태가 되어, 실리콘이 풍부한 질화 실리콘막이 형성된다.
처리실(201) 내에 공급된 디클로로실란이나 암모니아가 모두 질화 실리콘막의 형성에 기여한다고 가정(假定)한 경우, 실리콘 함유물인 디클로로실란의 공급량과 질소 함유물인 암모니아의 공급량이 3：4의 비율이 되도록 처리실(201) 내에 디클로로실란과 암모니아를 공급하면, 웨이퍼(200) 상에는 화학량론적인 조성을 갖는 질화 실리콘(Si3N4) 막이 형성되게 된다. 이에 반해, 본 실시 형태에 있어서는, 실리콘막의 열질화에 의해 화학량론적인 조성을 갖는 질화 실리콘(Si3N4)막을 형성하는 데에 본래 필요한 양보다 소량의 암모니아를 공급한다. 즉, 실리콘막의 질화 반응이 포화하지 않도록, 암모니아의 공급량을 제한한다. 이로부터 화학량론적인 조성을 갖는 질화 실리콘막(Si3N4)을 형성하는 데에 필요한 질소의 양이 부족하여, 웨이퍼(200) 상에 실리콘이 풍부한 질화 실리콘(SiN) 막이 형성된다.
한편, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비는, 실제로는, 암모니아의 공급량뿐 아니라, 예를 들면, 스텝 3에 있어서의 처리실(201) 내의 압력에 기인(起因)하는 반응성의 상위(相違), 웨이퍼(200)의 온도 등에 기인하는 반응성의 상위, 암모니아 공급 유량, 암모니아 공급 시간, 즉 반응 시간의 길이에 따라서도 변화한다. 또한, 스텝 1에 있어서의 처리실(201) 내의 압력, 웨이퍼(200)의 온도, 디클로로실란의 공급 유량, 디클로로실란의 공급 시간에도 의존한다. 즉, 스텝 1에 있어서의 Si의 공급과 스텝 3에 있어서의 N의 공급과의 밸런스를 제어하는 것이, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(Si/N비)를 제어하는 데에 있어서 중요하게 된다. 본 실시 형태에 있어서는, 처리실(201) 내의 압력, 웨이퍼(200)의 온도, 가스 공급 유량, 가스 공급 시간을 상술한 범위 내에 있어서의 적정한 값으로 함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비를 제어하도록 하고 있다. 한편, 스텝 1에 있어서의 Si의 공급량을 기준으로 생각한(고정으로 한) 경우, 스텝 3에 있어서의 조건 중, 암모니아의 공급 유량과 암모니아의 공급 시간과 처리실(201) 내의 압력이, Si/N비의 제어에 가장 기여하게 된다. 따라서, 스텝 3에서는, 암모니아의 공급 유량, 암모니아의 공급 시간, 처리실(201) 내의 압력 중 적어도 어느 하나를 실리콘막의 질화 반응이 포화하는 조건과 다르게 하는 것이 바람직하다. 구체적으로는, 스텝 3에서는, 실리콘막의 질화 반응이 포화하는 조건보다, 암모니아의 공급 유량을 적게 하거나, 암모니아의 공급 시간을 짧게 하거나, 처리실(201) 내의 압력을 낮게 하는 것이 바람직하다.
<스텝 4>
수 원자층 이하의 실리콘막을 열로 질화한 후, 제2 가스 공급관(232b)의 제2 밸브(243b)를 닫아, 암모니아의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(242)는 개방한 상태로 하고, 진공 펌프(246)에 의해 처리실(201) 내를 10Pa 이하가 될 때까지 배기하고, 잔류한 암모니아를 처리실(201) 내로부터 배제한다. 이 때, N2 등의 불활성 가스를 처리실(201) 내로 공급하면, 잔류한 암모니아를 배제하는 효과가 더욱 높아진다(잔류 가스 제거).
상술한 스텝 1~4를 1 사이클로 하고, 이 사이클을 복수 회 반복함으로써, 웨이퍼(200) 상에 소정 막두께의 실리콘이 풍부한 질화 실리콘막을 성막할 수 있다.
소정 막두께의 실리콘이 풍부한 질화 실리콘막을 성막하면, N2 등의 불활성 가스가 처리실(201) 내로 공급되면서 배기됨으로써 처리실(201) 내가 가스 퍼지(purge)되고, 처리실(201) 내가 불활성 가스로 치환됨과 함께, 처리실(201) 내의 압력이 상압(常壓)으로 복귀된다(대기압 복귀).
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구됨과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 보지된 상태에서 매니폴드(209)의 하단으로부터 프로세스 튜브(203)의 외부에 반출(boat unload)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출(取出)된다(wafer discharge).
(3) 본 실시 형태에 따른 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과를 발휘한다.
본 실시 형태에 있어서는, 웨이퍼(200)에 대해서 디클로로실란을 공급하는 공정(스텝 1)에서, CVD 반응이 생기는 조건, 즉 웨이퍼(200)의 온도가 550~700℃의 범위로서, 예를 들면 630℃가 되도록 설정하고 있다. 이에 의해, 웨이퍼(200) 상에 디클로로실란을 흡착시킬뿐 아니라, 웨이퍼(200) 상에서 디클로로실란을 열분해시켜 CVD 반응을 일으키고, 웨이퍼(200) 상에 수 분의 1 원자층부터 수 원자층의 실리콘을 퇴적시켜, 웨이퍼(200) 상에 퇴적하는 실리콘의 양을 과잉으로 하는 것이 가능하게 된다.
또한, 본 실시 형태에 있어서는, 웨이퍼(200)에 대해서 디클로로실란을 공급하는 공정(스텝 1)에서, 웨이퍼(200) 상에서 디클로로실란을 열분해시켜 CVD 반응을 일으키고 있다. 이에 의해, 성막 레이트(rate)를 높이는 것이 가능하게 되고, 기판 처리의 생산성을 높이는 것이 가능하게 된다. 또한, 성막 레이트를 높이는 것, 나아가서는 비교적 저온에서의 성막이 가능하게 됨으로써, 웨이퍼(200)에 대한 열이력(熱履歷, thermal budget)을 저감시키는 것이 가능하게 된다.
또한, 본 실시 형태에 있어서는, 웨이퍼(200)에 대해서 암모니아를 공급하는 공정(스텝 3)에서, 처리실(201) 내의 조건을, 웨이퍼(200) 상에 형성된 실리콘막의 암모니아에 의한 질화 반응이 포화하지 않는 조건으로 하고 있다. 예를 들면, 화학량론적인 질화 실리콘(Si3N4)막을 형성하는 데에 필요한 양보다 소량의 암모니아를 공급하도록 하고 있다. 이에 의해, 화학량론적인 조성을 갖는 Si3N4를 형성하는 데에 필요한 질소의 양을 부족하게 하고, 웨이퍼(200) 상에 실리콘이 풍부한 질화 실리콘(SiN)막을 형성시키는 것이 가능하게 된다.
또한, 본 실시 형태에 있어서는, 처리실(201) 내의 압력, 웨이퍼(200)의 온도, 암모니아 공급 유량, 암모니아 공급 시간을 상술한 범위 내에서 제어함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비를 임의로 제어할 수 있다. 예를 들면, 스텝 1을 실행한 후, 스텝 3에서 처리실(201) 내의 온도를 스텝 1과 동일한 온도로 유지한 상태에서 처리실(201) 내의 압력을 스텝 1보다 고압(高壓)의 소정 압력이 되도록 제어함으로써, 스텝 1에서 퇴적한 수 분의 1 원자층~수 원자층의 실리콘막을 질화시키고, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)를 1.0~0.75의 사이에서 임의로 조정하는 것이 가능하게 된다. 또한 예를 들면, 스텝 1을 실행한 후, 스텝 3에서 처리실(201) 내의 온도를 스텝 1과 동일한 상태로 유지한 상태에서, 암모니아의 공급 유량이나 암모니아의 공급 시간을 제어함으로써, 질화 실리콘막의 Si/N비를 제어하는 것이 가능하게 된다. 또한 예를 들면, 스텝 1을 실행한 후, 스텝 3에서 처리실(201) 내의 온도를 제어함으로써, 질화 실리콘막의 Si/N비를 제어하는 것이 가능하게 된다. 즉, 스텝 3에 있어서의 처리실(201) 내의 온도, 압력, 암모니아 공급 유량, 암모니아 공급 시간 중 적어도 어느 하나를 제어함으로써, 스텝 1에서 퇴적한 Si의 질화량을 제어할 수 있고, 질화 실리콘막의 Si/N비를 제어할 수 있다. 한편, 스텝 1에서 수 원자층의 실리콘막을 형성하고, 스텝 3에서 그 중의 1 원자층(상층)만을 질화하도록 하여, Si/N비를 제어해도 좋고, 나아가서는, 스텝 1에서 2 원자층의 실리콘막을 형성하고, 스텝 3에서 그 중의 1 원자층(상층)만을 질화하도록 하여, Si/N비를 제어해도 좋다.
또한, 본 실시 형태에 있어서는, 스텝 1에 있어서의 디클로로실란의 공급 조건, 혹은 스텝 3에 있어서의 암모니아의 공급 조건 중 적어도 어느 하나를 조정하고, Si의 공급량과 Si의 질화량(N의 공급량)과의 밸런스를 제어함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비를 임의로 제어할 수 있다. 또한, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비를 제어함으로써, 전하(電荷)의 트랩(trap)량, 에칭 레이트(etching rate), 유전율(誘電率), 막응력(膜應力) 등의 질화 실리콘막의 막질(膜質)[물성(物性)]을 제어하는 것이 가능하게 된다.
또한, 본 실시 형태에 있어서는, ALD법에 의한 성막과 유사한 방법으로서 ALD법과는 다른 방법에 의해 성막을 수행한다. 즉, 웨이퍼(200)에 대해서 디클로로실란을 공급하여 웨이퍼(200) 상에 CVD－Si막을 퇴적시키는 공정(스텝 1)과, 웨이퍼(200) 상으로부터 디클로로실란을 제거하는 공정(스텝 2)과, 웨이퍼(200)에 대해서 암모니아를 공급하여 웨이퍼(200) 상에 형성된 CVD－Si막을 열질화하는 공정(스텝 3)과, 웨이퍼(200) 상으로부터 암모니아를 제거하는 공정(스텝 4)을 1 사이클로 하고, 이 사이클을 복수 회 반복한다. 이와 같이, 웨이퍼(200) 상에 디클로로실란과 암모니아를 교대로 공급함으로써, 웨이퍼(200) 상에 있어서의 성막 반응의 진행 속도를 제어하고, 질화 실리콘막(SiN)의 단차 피복성(段差被覆性)[스텝 커버리지성(step coverage)]을 향상시키는 것이 가능하게 된다. 또한, 웨이퍼 면내 막두께 균일성을 향상시키는 것도 가능하게 된다.
<실시예>
이하에, 본 발명의 실시예에 대해 비교예와 함께 도 4를 참조하면서 설명한다.
<실시예 1>
본 실시예에 있어서는, 스텝 1에 있어서의 여러 조건을 조정함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비의 제어를 시도했다. 그 결과, 스텝 1에 있어서의 처리실(201) 내의 압력을 6.5Torr, 웨이퍼(200)의 온도를 600℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 60초로 함으로써, 웨이퍼(200) 상에 수 분의 1 원자층부터 수 원자층의 실리콘(Si)막이 형성되었다. 스텝 3에 있어서는, 처리실(201) 내의 압력을 6.5Torr, 웨이퍼(200)의 온도를 600℃, 암모니아의 공급 유량을 5slm, 암모니아의 공급 시간을 30초로 했다. 그 결과, 1.0Å／사이클 이상의 성막 레이트를 얻을 수 있었다. 또한, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 1.0이 되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 있었다(도 4의 No.1 참조).
<실시예 2>
본 실시예에 있어서도, 스텝 1에 있어서의 여러 조건을 조정함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비의 제어를 시도했다. 그 결과, 스텝 1에 있어서의 처리실(201) 내의 압력을 6.5Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 10초로 함으로써, 웨이퍼(200) 상에 수 분의 1 원자층부터 수 원자층의 실리콘(Si)막이 형성되었다. 스텝 3에 있어서는, 처리실(201) 내의 압력을 6.5Torr, 웨이퍼의 온도를 630℃, 암모니아의 공급 유량을 5slm, 암모니아의 공급 시간을 30초로 했다. 그 결과, 1.0Å／사이클 이상의 성막 레이트를 얻을 수 있었다. 또한, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 1.0이 되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 있었다(도 4의 No.2 참조).
<실시예 3>
본 실시예에 있어서도, 스텝 1에 있어서의 여러 조건을 조정함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비의 제어를 시도했다. 그 결과, 스텝 1에 있어서의 처리실(201) 내의 압력을 1Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급 유량을 10slm, 디클로로실란의 공급 시간을 10초로 함으로써, 웨이퍼(200) 상에 수 분의 1 원자층부터 수 원자층의 실리콘(Si)막이 형성되었다. 스텝 3에 있어서는, 처리실(201) 내의 압력을 6.5Torr, 웨이퍼의 온도를 630℃, 암모니아의 공급 유량을 5slm, 암모니아의 공급 시간을 30초로 했다. 그 결과, 1.0Å／사이클 이상의 성막 레이트를 얻을 수 있었다. 또한, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 1.0이 되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 있었다(도 4의 No.3 참조).
<실시예 4>
본 실시예에 있어서도, 스텝 1에 있어서의 여러 조건을 조정함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비의 제어를 시도했다. 그 결과, 스텝 1에 있어서의 처리실(201) 내의 압력을 1Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 30초로 함으로써, 웨이퍼(200) 상에 수 분의 1 원자층부터 수 원자층의 실리콘(Si)막이 형성되었다. 스텝 3에 있어서는, 처리실(201) 내의 압력을 6.5Torr, 웨이퍼의 온도를 630℃, 암모니아의 공급 유량을 5slm, 암모니아의 공급 시간을 30초로 했다. 그 결과, 1.0Å／사이클 이상의 성막 레이트를 얻을 수 있었다. 또한, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 1.0이 되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 있었다(도 4의 No.4 참조).
<실시예 5>
본 실시예에 있어서는, 스텝 3에 있어서의 여러 조건을 조정함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비의 제어를 시도했다. 그 결과, 스텝 1에 있어서의 처리실(201) 내의 압력을 1Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 15초로 하고, 스텝 3에 있어서의 처리실(201) 내의 압력을 6.5Torr, 웨이퍼(200)의 온도를 630℃, 암모니아의 공급 유량을 1slm, 암모니아의 공급 시간, 즉 암모니아에 웨이퍼(200)를 노출하는 시간을 6초로 했다. 그 결과, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 1.0이 되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 있었다(도 4의 No.5 참조).
<실시예 6>
본 실시예에 있어서는, 스텝 3에 있어서의 여러 조건을 조정함으로써, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비의 제어를 시도했다. 그 결과, 스텝 1에 있어서의 처리실(201) 내의 압력을 1Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 15초로 하고, 스텝 3에 있어서의 처리실(201) 내의 압력을 6.5Torr, 웨이퍼(200)의 온도를 630℃, 암모니아의 공급 유량을 10slm, 암모니아의 공급 시간, 즉 암모니아에 웨이퍼(200)를 노출하는 시간을 6초로 했다. 그 결과, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 0.9가 되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 있었다(도 4의 No.6 참조).
<비교예 1>
스텝 1에 있어서의 처리실(201) 내의 압력을 1Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급량을 0.5slm, 디클로로실란의 공급 시간을 15초로 하고, 스텝 3에 있어서의 처리실(201) 내의 압력을 6.5Torr, 웨이퍼(200)의 온도를 630℃, 암모니아의 공급 유량을 1slm, 암모니아의 공급 시간, 즉 암모니아에 웨이퍼(200)를 노출하는 시간을 24초로 했다. 그 결과, 실리콘막의 질화 반응이 포화하여, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 0.75가 되고, 화학량론적인 조성의 질화 실리콘막이 형성되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 없었다(도 4의 No.7 참조). 한편, 본 비교예에 있어서의 암모니아의 공급 시간 이외의 조건은 실시예 5와 동일하게 하고 있다.
<비교예 2>
스텝 1에 있어서의 처리실(201) 내의 압력을 1Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 15초로 하고, 스텝 3에 있어서의 처리실(201) 내의 압력을 20Torr, 웨이퍼(200)의 온도를 630℃, 암모니아의 공급 유량을 1slm, 암모니아의 공급 시간, 즉 암모니아에 웨이퍼(200)를 노출하는 시간을 6초로 했다. 그 결과, 실리콘막의 질화 반응이 포화하여, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 0.75가 되고, 화학량론적인 조성의 질화 실리콘막이 형성되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 없었다(도 4의 No.8 참조). 한편, 본 비교예에 있어서의 스텝 3에서의 처리실(201) 내의 압력 이외의 조건은 실시예 5와 동일하게 하고 있다.
<비교예 3>
스텝 1에서 처리실(201) 내의 압력을 1Torr, 웨이퍼(200)의 온도를 630℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 30초로 하고, 웨이퍼(200) 상에 수 분의 1 원자층부터 수 원자층의 얇은 실리콘 층을 퇴적한 후, 스텝 3에서 처리실(201) 내의 압력을 5Torr, 웨이퍼(200)의 온도를 630℃, 암모니아의 공급 유량을 5slm, 암모니아의 공급 시간을 30초로 하고, 플라즈마에 의해 활성화된 암모니아를 처리실(201) 내에 공급했다. 그 결과, 실리콘막의 질화 반응이 포화하여, 실리콘막이 모두 질화해 버리고, 질화 실리콘막중에 있어서의 실리콘과 질소와의 조성비(실리콘/질소)가 0.75가 되어, 실리콘이 풍부한 질화 실리콘막을 얻을 수 없었다. 따라서, 암모니아를 플라즈마에 의해 활성화시켜 처리실(201) 내에 공급하면, 실리콘이 풍부한 질화 실리콘막을 얻는 것이 어려워진다는 것을 알 수 있었다(도 4의 No.9 참조).
<비교예 4>
스텝 1에 있어서의 처리실(201) 내의 압력을 0.5Torr, 웨이퍼(200)의 온도를 600℃, 디클로로실란의 공급 유량을 0.5slm, 디클로로실란의 공급 시간을 10초로 한 결과, 웨이퍼(200) 상에 실리콘막이 퇴적하지 않았다. 즉, 스텝 1에 있어서의 온도를 600℃으로 한 경우라 하더라도, 압력을 0.5Torr 이하로 하면, 웨이퍼(200) 상에 실리콘막이 퇴적하기 어렵다는 것이 판명되었다(도 4의 No.10 참조).
<본 발명의 바람직한 형태>
이하에, 본 발명의 바람직한 형태에 대해 부기한다.
본 발명의 한 형태에 의하면, 디클로로실란과 암모니아를 이용하여 처리실 내에서 기판 상에 질화 실리콘막을 형성하는 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 질화 실리콘막을 형성하는 공정에서는, CVD 반응이 생기는 조건 하에서 기판에 대해서 디클로로실란을 공급하여, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 공정과, 논 플라즈마의 분위기 하에서 기판에 대해 암모니아를 공급하여, 상기 실리콘막의 암모니아에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 공정을 교대로 반복함으로써, 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 실리콘막을 열질화하는 공정에서는, 상기 처리실 내의 조건이, 상기 실리콘막의 질화 반응이 포화하지 않는 조건이 되도록 암모니아의 공급 유량, 암모니아의 공급 시간 및 상기 처리실 내의 압력 중 적어도 어느 하나를, 상기 실리콘막의 질화 반응이 포화하는 조건과 다르게 한다.
또한 바람직하게는, 상기 실리콘막을 열질화하는 공정에서는, 상기 처리실 내의 조건이, 상기 실리콘막의 질화 반응이 포화하지 않는 조건이 되도록, 상기 실리콘막의 질화 반응이 포화하는 조건보다 암모니아의 공급 유량을 적게 하거나, 암모니아의 공급 시간을 짧게 하거나, 상기 처리실 내의 압력을 낮게 한다.
또한 바람직하게는, 상기 실리콘막을 열질화하는 공정에서는, 암모니아의 공급 유량, 암모니아의 공급 시간 및 상기 처리실 내의 압력 중 적어도 어느 하나를 제어함으로써, 상기 질화 실리콘막의 조성비를 제어한다.
본 발명의 다른 형태에 따르면, 기판을 처리하는 처리실과, 상기 처리실 내에 디클로로실란을 공급하는 제1 가스 공급계와, 상기 처리실 내에 암모니아를 공급하는 제2 가스 공급계와, 상기 처리실 내의 기판을 가열하는 히터와, CVD 반응이 생기는 조건 하에서 상기 처리실 내에 디클로로실란을 공급하여, 기판 상에 수 원자층 이하의 실리콘막을 형성하고, 논 플라즈마(non plasma)의 분위기 하에서 상기 처리실 내에 암모니아를 공급하여 상기 실리콘막의 암모니아에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 질화하고, 이것을 교대로 반복함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하도록 상기 제1 가스 공급계, 상기 제2 가스 공급계 및 상기 히터를 제어하는 컨트롤러를 갖는 기판 처리 장치가 제공된다.
<도면 주요 부호의 설명>
200 : 웨이퍼(기판)
201 : 처리실
207 : 히터
232a : 제1 가스 공급관(제1 가스 공급계)
232b : 제2 가스 공급관(제2 가스 공급계)
280 : 컨트롤러
200 : 웨이퍼(기판)
201 : 처리실
207 : 히터
232a : 제1 가스 공급관(제1 가스 공급계)
232b : 제2 가스 공급관(제2 가스 공급계)
280 : 컨트롤러
Claims (14)
- 실리콘 함유물과 질소 함유물을 이용하여 처리실 내에서 기판 상에 질화 실리콘막을 형성하는 공정을 가지는 반도체 장치의 제조 방법으로서,
상기 질화 실리콘막을 형성하는 공정에서는,
CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 공정과,
상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내로부터 제거하는 공정과,
논 플라즈마(non plasma)의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 공정과,
상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내로부터 제거하는 공정
을 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 반도체 장치의 제조 방법. - 제1항에 있어서, 상기 실리콘막을 열질화하는 공정에서는, 상기 처리실 내의 조건이, 상기 실리콘막의 질화 반응이 포화하지 않는 조건이 되도록 질소 함유물의 공급 유량, 질소 함유물의 공급 시간 및 상기 처리실 내의 압력 중 적어도 어느 것을, 상기 실리콘막의 질화 반응이 포화하는 조건과 다르게 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 실리콘막을 열질화하는 공정에서는, 상기 처리실 내의 조건이, 상기 실리콘막의 질화 반응이 포화하지 않는 조건이 되도록, 상기 실리콘막의 질화 반응이 포화하는 조건보다도 질소 함유물의 공급 유량을 적게 하거나, 질소 함유물의 공급 시간을 짧게 하거나, 상기 처리실 내의 압력을 낮게 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 실리콘막을 열질화하는 공정에서는, 질소 함유물의 공급 유량, 질소 함유물의 공급 시간 및 상기 처리실 내의 압력 중 적어도 어느 것을 제어함으로써, 상기 질화 실리콘막의 조성비를 제어하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 실리콘막을 형성하는 공정에서는, 수 원자층의 실리콘막을 형성하고,
상기 실리콘막을 열질화하는 공정에서는, 상기 수 원자층의 실리콘막 중의 1 원자층만을 질화하는 반도체 장치의 제조 방법. - 제1항에 있어서, 상기 실리콘막을 형성하는 공정에서는, 2 원자층의 실리콘막을 형성하고,
상기 실리콘막을 열질화하는 공정에서는, 상기 2 원자층의 실리콘막 중의 1 원자층만을 질화하는 반도체 장치의 제조 방법. - 제1항에 있어서, 상기 실리콘막을 열질화하는 공정에서는, 상기 실리콘막을 구성하는 실리콘의 결합수의 일부가 질소 함유물을 구성하는 질소의 결합수와 결합하지 않는 상태가 되도록 상기 실리콘막을 질화하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 실리콘막을 형성하는 공정과 상기 실리콘막을 열질화하는 공정에서는, 기판의 온도를 동일한 온도로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 질화 실리콘막을 형성하는 공정에서는, 기판의 온도를 550∼700℃로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 실리콘막을 형성하는 공정에서는, 상기 실리콘 함유물을 열분해시킴으로써, 기판 상에 수 원자층 이하의 실리콘막을 퇴적시키는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 실리콘막이 CVD-Si막인 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 실리콘 함유물이 디클로로실란을 포함하고, 상기 질소 함유물이 암모니아를 포함하는 반도체 장치의 제조 방법.
- 실리콘 함유물과 질소 함유물을 이용하여 처리실 내에서 기판 상에 질화 실리콘막을 형성하는 공정을 가지는 기판 처리 방법으로서,
상기 질화 실리콘막을 형성하는 공정에서는,
CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 공정과,
상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내에서 제거하는 공정과,
논 플라즈마의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 공정과,
상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내로부터 제거하는 공정
을 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하는 기판 처리 방법. - 기판을 처리하는 처리실과,
상기 처리실 내에 실리콘 함유물을 공급하는 제1가스 공급계와,
상기 처리실 내에 질소 함유물을 공급하는 제2가스 공급계와,
상기 처리실 내의 기판을 가열하는 히터와,
CVD 반응이 발생하는 조건 하에서 상기 처리실 내의 기판에 대해 실리콘 함유물을 공급하고, 기판 상에 수 원자층 이하의 실리콘막을 형성하는 처리와, 상기 처리실 내에 잔류한 실리콘 함유물을 상기 처리실 내에서 제거하는 처리와, 논 플라즈마의 분위기 하에서 상기 처리실 내의 기판에 대해 질소 함유물을 공급하고, 상기 실리콘막의 질소 함유물에 의한 질화 반응이 포화하지 않는 조건 하에서 상기 실리콘막을 열질화하는 처리와, 상기 처리실 내에 잔류한 질소 함유물을 상기 처리실 내에서 제거하는 처리를 1 사이클로 하고, 이 사이클을 복수회 되풀이함으로써, 기판 상에 화학량론적으로 질소에 대해 실리콘이 과잉된 질화 실리콘막을 형성하도록 상기 제1 가스 공급계, 상기 제2 가스 공급계 및 상기 히터를 제어하는 컨트롤러
를 포함하는 것을 특징으로 하는 기판 처리 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008224224A JP5155070B2 (ja) | 2008-09-02 | 2008-09-02 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JPJP-P-2008-224224 | 2008-09-02 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090082135A Division KR101146507B1 (ko) | 2008-09-02 | 2009-09-01 | 반도체 장치의 제조 방법 및 기판 처리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110089123A true KR20110089123A (ko) | 2011-08-04 |
| KR101202299B1 KR101202299B1 (ko) | 2012-11-16 |
Family
ID=41726100
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090082135A KR101146507B1 (ko) | 2008-09-02 | 2009-09-01 | 반도체 장치의 제조 방법 및 기판 처리 장치 |
| KR1020110068802A KR101202299B1 (ko) | 2008-09-02 | 2011-07-12 | 반도체 장치의 제조 방법 및 기판 처리 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090082135A KR101146507B1 (ko) | 2008-09-02 | 2009-09-01 | 반도체 장치의 제조 방법 및 기판 처리 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7884034B2 (ko) |
| JP (1) | JP5155070B2 (ko) |
| KR (2) | KR101146507B1 (ko) |
| TW (1) | TWI408747B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012016929A1 (de) | 2011-09-02 | 2013-03-07 | Mando Corporation | Frequenz-/drucksensitiver Schwingungsdämpfer |
| KR20190102275A (ko) * | 2017-02-14 | 2019-09-03 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | 질화막 성막 방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7537662B2 (en) | 2003-04-29 | 2009-05-26 | Asm International N.V. | Method and apparatus for depositing thin films on a surface |
| JP5665289B2 (ja) | 2008-10-29 | 2015-02-04 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
| JP5384291B2 (ja) | 2008-11-26 | 2014-01-08 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JP5572447B2 (ja) * | 2010-05-25 | 2014-08-13 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JP5762704B2 (ja) * | 2010-08-20 | 2015-08-12 | 東京エレクトロン株式会社 | 基板処理装置及び温度調節方法 |
| JP5805461B2 (ja) * | 2010-10-29 | 2015-11-04 | 株式会社日立国際電気 | 基板処理装置および半導体装置の製造方法 |
| WO2012060379A1 (ja) | 2010-11-04 | 2012-05-10 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
| JP5675331B2 (ja) * | 2010-12-27 | 2015-02-25 | 東京エレクトロン株式会社 | トレンチの埋め込み方法 |
| JP2013077805A (ja) | 2011-09-16 | 2013-04-25 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP6042656B2 (ja) | 2011-09-30 | 2016-12-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP2013089724A (ja) * | 2011-10-17 | 2013-05-13 | Elpida Memory Inc | 窒化シリコン膜の成膜方法、不揮発性記憶装置の製造方法 |
| KR101427726B1 (ko) * | 2011-12-27 | 2014-08-07 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 장치 및 반도체 장치의 제조 방법 |
| TWI696724B (zh) | 2014-09-10 | 2020-06-21 | 美商應用材料股份有限公司 | 空間原子層沈積中的氣體分離控制 |
| JP2018093029A (ja) * | 2016-12-01 | 2018-06-14 | 東京エレクトロン株式会社 | 成膜処理方法 |
| JP6946989B2 (ja) * | 2017-12-06 | 2021-10-13 | 住友電気工業株式会社 | 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 |
| US10483407B2 (en) * | 2018-04-19 | 2019-11-19 | Micron Technology, Inc. | Methods of forming si3nX, methods of forming insulator material between a control gate and charge-storage material of a programmable charge-storage transistor, and methods of forming an array of elevationally-extending strings of memory cells and a programmable charge-storage transistor manufactured in accordance with methods |
| JP6937806B2 (ja) | 2019-09-25 | 2021-09-22 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 基板処理装置、及び半導体の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834978A (ja) | 1981-08-26 | 1983-03-01 | Matsushita Electronics Corp | 半導体記憶装置 |
| JP3228183B2 (ja) * | 1996-12-02 | 2001-11-12 | 日本電気株式会社 | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 |
| JP2004095940A (ja) | 2002-09-02 | 2004-03-25 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| US6908852B2 (en) * | 2003-01-29 | 2005-06-21 | Freescale Semiconductor, Inc. | Method of forming an arc layer for a semiconductor device |
| JP4259247B2 (ja) * | 2003-09-17 | 2009-04-30 | 東京エレクトロン株式会社 | 成膜方法 |
| JP4179311B2 (ja) | 2004-07-28 | 2008-11-12 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
| JP2006135229A (ja) | 2004-11-09 | 2006-05-25 | Elpida Memory Inc | 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置 |
| US7629267B2 (en) * | 2005-03-07 | 2009-12-08 | Asm International N.V. | High stress nitride film and method for formation thereof |
| JP4305427B2 (ja) * | 2005-08-02 | 2009-07-29 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
| KR100672829B1 (ko) * | 2005-08-31 | 2007-01-22 | 삼성전자주식회사 | 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법 |
| KR100792398B1 (ko) * | 2006-07-26 | 2008-01-08 | 주식회사 유진테크 | 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법 |
| JP2008053683A (ja) * | 2006-07-27 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 絶縁膜形成方法、半導体装置、および基板処理装置 |
| JP2008041825A (ja) * | 2006-08-03 | 2008-02-21 | Elpida Memory Inc | 半導体装置の製造方法 |
| TWI462179B (zh) * | 2006-09-28 | 2014-11-21 | Tokyo Electron Ltd | 用以形成氧化矽膜之成膜方法與裝置 |
| JP4974815B2 (ja) * | 2006-10-04 | 2012-07-11 | 東京エレクトロン株式会社 | 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置 |
-
2008
- 2008-09-02 JP JP2008224224A patent/JP5155070B2/ja active Active
-
2009
- 2009-08-31 US US12/551,001 patent/US7884034B2/en active Active
- 2009-09-01 TW TW098129369A patent/TWI408747B/zh active
- 2009-09-01 KR KR1020090082135A patent/KR101146507B1/ko active IP Right Grant
-
2011
- 2011-07-12 KR KR1020110068802A patent/KR101202299B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012016929A1 (de) | 2011-09-02 | 2013-03-07 | Mando Corporation | Frequenz-/drucksensitiver Schwingungsdämpfer |
| KR20190102275A (ko) * | 2017-02-14 | 2019-09-03 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | 질화막 성막 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5155070B2 (ja) | 2013-02-27 |
| KR101202299B1 (ko) | 2012-11-16 |
| JP2010062230A (ja) | 2010-03-18 |
| US20100055927A1 (en) | 2010-03-04 |
| US7884034B2 (en) | 2011-02-08 |
| KR20100027989A (ko) | 2010-03-11 |
| TWI408747B (zh) | 2013-09-11 |
| KR101146507B1 (ko) | 2012-05-25 |
| TW201017758A (en) | 2010-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101202299B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| KR101848562B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| KR101149383B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| KR102513888B1 (ko) | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| KR101705966B1 (ko) | 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| KR100848226B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| JP5651451B2 (ja) | 半導体装置の製造方法、基板処理方法及び基板処理装置 | |
| JPWO2006057400A1 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP2011097017A (ja) | 半導体装置の製造方法および基板処理装置 | |
| KR102276870B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 | |
| JP7072012B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム | |
| TW202230514A (zh) | 半導體裝置的製造方法，基板處理方法，基板處理裝置，及程式 | |
| JP2018101687A (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP4356943B2 (ja) | 基板処理装置及び半導体装置の製造方法 | |
| WO2020188801A1 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP5356569B2 (ja) | 半導体装置の製造方法及び基板処理方法並びに基板処理装置 | |
| WO2022064600A1 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| KR101066138B1 (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| KR20230046225A (ko) | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| JP2022087143A (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2011060937A (ja) | 半導体装置の製造方法および基板処理装置 | |
| JP2007049046A (ja) | 半導体装置の製造方法 | |
| JP2011119592A (ja) | 半導体装置の製造方法および基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181023 Year of fee payment: 7 |