JPWO2006057400A1 - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JPWO2006057400A1
JPWO2006057400A1 JP2006547932A JP2006547932A JPWO2006057400A1 JP WO2006057400 A1 JPWO2006057400 A1 JP WO2006057400A1 JP 2006547932 A JP2006547932 A JP 2006547932A JP 2006547932 A JP2006547932 A JP 2006547932A JP WO2006057400 A1 JPWO2006057400 A1 JP WO2006057400A1
Authority
JP
Japan
Prior art keywords
raw material
film
atoms
processing chamber
silicate film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006547932A
Other languages
English (en)
Other versions
JP4512098B2 (ja
Inventor
敦 佐野
敦 佐野
堀井　貞義
貞義 堀井
秀治 板谷
秀治 板谷
山本　克彦
克彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2006057400A1 publication Critical patent/JPWO2006057400A1/ja
Application granted granted Critical
Publication of JP4512098B2 publication Critical patent/JP4512098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

金属シリケート膜中の金属原子とシリコン原子との濃度比の制御性を向上し、高品質な半導体装置を製造できるようにする。処理室４内に金属原子を含む第１原料と、シリコン原子と窒素原子を含む第２原料とを供給して、基板３０上に金属原子とシリコン原子を含む金属シリケート膜を成膜する工程とを有し、前記金属シリケート膜を成膜する工程では、第１原料と第２原料の原料供給比を制御することにより、形成する金属シリケート膜中の金属原子とシリコン原子の濃度比を制御する。

Description

本発明は、半導体ウェハ等の基板を処理するための半導体装置（デバイス）の製造方法及び基板処理装置に関する。
半導体製造工程の１つに基板（シリコンウェハやガラスなどをベースとする微細な電気回路のパターンが形成された被処理基板）の表面に所定の成膜処理を行う工程がある。所定の成膜処理のうちゲート絶縁膜の形成を行う工程では、ゲート絶縁膜の電気的膜厚の薄膜化と共に、シリコン（Ｓｉ）の酸化膜・酸窒化膜からＨｉｇｈ−ｋ（高誘電率）膜への変更が盛んに検討されている。ＺｒＯ2、ＨｆＯ2などのＨｉｇｈ−ｋ膜の形成方法としては、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が研究されているが、段差被覆性等の特性に加え、成膜原料の交換が容易になるなどの利点から、量産時にはＣＶＤ法が適用されることが多い。
Ｈｉｇｈ−ｋ膜の形成には、ＣＶＤの一種であるＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）が適用される。このＭＯＣＶＤでは、原料ガスに有機金属原料が用いられる。有機金属原料には各種ありそれぞれに研究されている。ＨｆＯ2、ＨｆＳｉＯ4などの原料としては例えば、Ｈｆ［ＯＣ（ＣＨ3）3］4（Ｈｆ−ＯｔＢｕ）、Ｈｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4（以下、単にＨｆ−ＭＭＰと略す）、Ｓｉ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4（以下、単にＳｉ−ＭＭＰと略す）、Ｈｆ［Ｏ−Ｓｉ−（ＣＨ3）］4（Ｈｆ−ＯＳｉ）、Ｓｉ（ＯＣ2Ｈ5）4（ＴＥＯＳ）などが使用されている。このなかで、例えばＨｆ−ＭＭＰやＳｉ−ＭＭＰは常圧３０℃程度で液相である。このため、これらの液体原料は加熱して蒸気圧により気体に変換して利用されている。ＣＶＤについては、ＭＯＣＶＤ法の原料の一つであるＨｆ−ＭＭＰを用いたものが知られている（例えば、特許文献１参照）。
特開２００４−６６９９号公報
ＨｆＯ2膜のアモルファス状態を維持するためにＨｆＯ2膜へＳｉを導入することが行われている。このＨｆＯ2膜へＳｉを導入した膜、すなわちＨｆとＳｉを含む酸化膜をハフニウムシリケート膜（以下、ＨｆＳｉＯ膜と称す）と呼んでいる。ＨｆＯ2膜へＳｉを導入することで、上部電極にボロンを導入する構造において、ボロンが基板へ突き抜けることを防止するために有効といわれる窒素をＨｆＳｉＯ膜に十分に導入することも可能になる。
従来は、ある任意のＨｆＳｉＯ膜に対して、窒素導入時の条件・方法を制御することにより膜中の窒素分布を制御しようとしていた。特にゲート絶縁膜として適用する場合、下地でありゲートの活性領域であるＳｉとの界面に窒素が導入されるとトランジスタの特性劣化を引き起こす。窒素（Ｎ）自身が電子の通路を妨害し、トランジスタの活性領域における電子の移動を妨げるからである。このため、ＨｆＳｉＯ膜とＳｉとの界面への窒素導入を抑制する必要がある。しかし、界面へ窒素を導入しないようにシリケート膜中の窒素濃度を制御することは困難であった。
このことはＨｆＳｉＯ膜に限らず、金属原子とシリコン原子を含む金属シリケート膜に共通している。
本発明の課題は、上述した従来技術の問題点を解消して、金属シリケート膜中の金属原子とシリコン原子との濃度比を制御することで、金属シリケート膜中の窒素濃度分布を制御するようにした半導体装置の製造方法及び基板処理装置において、金属シリケート膜中の金属原子とシリコン原子との濃度比の制御性を向上することが可能で、高品質な半導体装置（デバイス）を製造することが可能な半導体装置の製造方法及び基板処理装置を提供することにある。
第１の発明は、処理室内に基板を搬入する工程と、前記処理室内に金属原子を含む第１原料と、シリコン原子と窒素原子を含む第２原料とを供給して、前記基板上に金属原子とシリコン原子を含む金属シリケート膜を成膜する工程と、成膜後の前記基板を前記処理室より搬出する工程とを有し、前記金属シリケート膜を成膜する工程では、前記第１原料と前記第２原料の原料供給比を制御することにより、形成する金属シリケート膜中の金属原子とシリコン原子の濃度比を制御する半導体装置の製造方法である。
金属シリケート膜を成膜する際、第２原料にシリコン原子と窒素原子を含む原料を用い、第１原料とこの第２原料との原料供給比を制御することで、形成する金属シリケート膜中の金属原子とシリコン原子との濃度比を制御すると、金属シリケート膜中の前記濃度比の制御性を向上できる。
第２の発明は、第１の発明において、前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4である半導体装置の製造方法である。
第２原料がＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4であると、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第３の発明は、第１の発明において、前記第１原料とはＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4である半導体装置の製造方法である。
第１原料がＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、第２原料がＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4であると、ハフニウムシリケート膜中のハフニウム原子とシリコン原子との濃度比の制御性を向上できる。
第４の発明は、第１の発明において、前記金属原子とはハフニウムであり、前記金属シリケート膜を成膜する工程で形成する膜とはハフニウムシリケート膜である半導体装置の製造方法である。
金属原子がハフニウムであり、金属シリケート膜を成膜する工程で形成する膜がハフニウムシリケート膜であると、ハフニウムシリケート膜中のハフニウム原子とＳｉ原子との濃度比の制御性を向上できる。
第５の発明は、第１の発明において、前記第１原料とはＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4であり、前記金属シリケート膜がハフニウムシリケート膜であり、前記金属シリケート膜を成膜する工程では、前記第１原料と前記第２原料とを気化して前記処理室内に供給してＭＯＣＶＤにより前記ハフニウムシリケート膜を基板上に形成する成膜工程と、前記第１原料及び第２原料とは異なるガスを前記処理室内に供給して前記ハフニウムシリケート膜を改質する改質工程とを繰り返すことにより、所望の膜厚のハフニウムシリケート膜を基板上に成膜する半導体装置の製造方法である。
このようにシーケンシャルなプロセスを行う場合、原料供給比のばらつきを抑えることができるので、原料供給比の制御性も向上し、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第６の発明は、第５の発明において、前記改質工程にリモートプラズマにより活性化されるガスを用いる半導体装置の製造方法である。
改質工程にリモートプラズマにより活性化されるガスを用いると、効率的に改質を行うことができ、また製造装置を小形化できる。
第７の発明は、第６の発明において、前記リモートプラズマにより活性化されるガスとは、酸素を含むガスまたは窒素を含むガスである半導体装置の製造方法である。
リモートプラズマにより活性化されるガスは酸素を含むガスまたは窒素を含むガスであることが好ましい。
第８の発明は、第５の発明において、前記成膜工程では、前記第１原料と前記第２原料とをそれぞれ気化した後、事前に混合させることなく前記処理室へ供給する半導体装置の製造方法である。
第１原料と前記第２原料とをそれぞれ気化した後に、事前に混合させることなく処理室へ供給すると、原料供給比の制御性も向上し、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第９の発明は、第５の発明において、前記成膜工程では、前記第１原料と前記第２原料とをそれぞれ気化した後に、混合してから前記処理室へ供給する半導体装置の製造方法である。
第１原料と前記第２原料とをそれぞれ気化した後に、混合してから処理室へ供給すると、原料供給比の制御性も向上し、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第１０の発明は、第５の発明において、前記成膜工程では、前記第１原料と前記第２原料のいずれか一方に他方の原料を混合させて得た混合原料を気化した後、前記処理室へ供給する半導体装置の製造方法である。
第１原料と前記第２原料のいずれか一方に他方の原料を混合させて得た混合原料を気化した後、処理室へ供給すると、原料供給比の制御性も向上し、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第１１の発明は、第５の発明において、前記成膜工程では、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御することにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御する半導体装置の製造方法である。
上記原料を用い原料供給比を制御することにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比を制御すると、原料供給比の制御性も向上し、ハフニウムシリケート膜中の前記濃度比の制御性をより向上できる。
第１２の発明は、第１１の発明において、前記成膜工程中に、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を連続的または段階的に変化させることにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を深さ方向に制御する半導体装置の製造方法である。
このように原料供給比を連続的または段階的に変化させる場合においても、ハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比の制御性をより向上できる。また、このように形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比を深さ方向に制御すると、深さ方向におけるＨｆ原子とＳｉ原子の濃度比の制御性も向上でき、後にハフニウムシリケート膜を窒化処理する際、膜中の深さ方向に所望の窒素濃度分布を得ることができる。
第１３の発明は、基板を処理する処理室と、処理室内に金属原子を含む第１原料を供給する供給口と、処理室内にシリコン原子と窒素原子を含む第２原料を供給する供給口と、基板上に形成する金属シリケート膜中の金属原子とシリコン原子の濃度比を制御するために第１原料と第２原料の原料供給比を制御する制御手段と、を有する基板処理装置である。
第１原料を供給する供給口から処理室内に第１原料を供給し、第２原料を供給する供給口から処理室内にシリコン原子と窒素原子を含む第２原料を供給して、基板上に金属シリケート膜を成膜する際、制御手段により、第１原料と第２原料の原料供給比を制御することにより、形成する金属シリケート膜中の金属原子とシリコン原子の濃度比を制御すると、金属シリケート膜中の前記濃度比の制御性を向上できる。
第１４の発明は、第１３の発明において、前記第２原料とは、Ｓｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4である基板処理装置である。
第２原料がＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4であると、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第１５の発明は、第１３の発明において、前記第１原料とは、Ｈｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、前記第２原料とは、Ｓｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4である基板処理装置である。
第１原料がＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、第２原料がＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4であると、ハフニウムシリケート膜中のハフニウム原子とシリコン原子との濃度比の制御性を向上できる。
第１６の発明は、第１３の発明において、前記金属原子とはハフニウムであり、前記金属シリケート膜とはハフニウムシリケート膜である基板処理装置である。
金属原子がハフニウムであり、金属シリケート膜を成膜する工程で形成する膜がハフニウムシリケート膜であると、ハフニウムシリケート膜中のハフニウム原子とＳｉ原子との濃度比の制御性を向上できる。
第１７の発明は、第１３の発明において、前記第１原料とはＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4であり、前記金属シリケート膜とはハフニウムシリケート膜であり、前記制御手段は、さらに前記第１原料と前記第２原料とをそれぞれ気化して前記処理室内に供給してＭＯＣＶＤにより前記ハフニウムシリケート膜を基板上に形成する成膜工程と、前記第１原料及び第２原料とは異なる反応ガスを前記処理室内に供給して前記ハフニウムシリケート膜を改質する改質工程とを繰り返すことにより、所望の膜厚のハフニウムシリケート膜を基板上に成膜するよう制御する機能を有する基板処理装置である。
このようにシーケンシャルなプロセスを行う場合、原料供給比のばらつきを抑えることができるので、原料供給比の制御性も向上し、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第１８の発明は、第１７の発明において、前記改質工程にリモートプラズマにより活性化されるガスを用いる基板処理装置である。
改質工程にリモートプラズマにより活性化されるガスを用いると、効率的に改質を行うことができ、製造装置を小形化できる。
第１９の発明は、第１８の発明において、前記リモートプラズマにより活性化されるガスとは、酸素を含むガスまたは窒素を含むガスである基板処理装置である。
リモートプラズマにより活性化されるガスは酸素を含むガスまたは窒素を含むガスであることが好ましい。
第２０の発明は、第１７の発明において、前記成膜工程では、前記第１原料と前記第２原料とをそれぞれ気化した後、混合して前記処理室へ供給して前記ハフニウムシリケート膜を基板上に形成する基板処理装置である。
第１原料と前記第２原料とをそれぞれ気化した後、混合して処理室へ供給すると、原料供給比の制御性も向上し、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第２１の発明は、第１７の発明において、前記第１原料と前記第２原料とを用い、いずれか一方に他方の原料を混合させて原料として用いる基板処理装置である。
第１原料と前記第２原料とを用い、いずれか一方に他方の原料を混合させて原料として用いるようにすると、原料供給比の制御性も向上し、金属シリケート膜中の前記濃度比の制御性をより向上できる。
第２２の発明は、第１７の発明において、前記第１原料とはＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4であり、前記金属シリケート膜がハフニウムシリケート膜であり、前記制御手段は、前記金属シリケート膜を形成（成膜）する工程では、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御することにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御する基板処理装置である。
上記原料を用い原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御することにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御すると、原料供給比の制御性も向上し、ハフニウムシリケート膜中の前記濃度比の制御性をより向上できる。
第２３の発明は、第２２の発明において、前記制御手段は、さらに前記金属シリケート膜を成膜する一つの工程中に、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を連続的または段階的に変化させることにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を深さ方向に制御する機能を有する基板処理装置である。
このように原料供給比を連続的または段階的に変化させる場合においても、ハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比の制御性をより向上できる。また、このように形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比を深さ方向に制御すると、深さ方向におけるＨｆ原子とＳｉ原子の濃度比の制御性も向上でき、後にハフニウムシリケート膜を窒化処理する際、膜中の深さ方向に所望の窒素濃度分布を得ることができる。
本発明によれば、金属シリケート膜中の金属原子とシリコン原子の濃度比を容易に制御することができ、高品質な半導体装置を製造することができる。
本発明の実施形態を図面に基づいて説明する。
以下詳述するが、実施の形態では、ＣＶＤ法、より具体的にはＭＯＣＶＤ法を使って、アモルファス状態のハフニウムシリケート膜（以下、単にＨｆＳｉＯ膜と略す）を形成する場合について説明する。
図１は実施の形態に係る基板処理装置である枚葉式ＣＶＤ装置の一例を示す概略図である。
シリコンウェハ等の基板３０を処理する処理室４は、基板３０を支持する基板支持台としてのサセプタ４２を具備している。サセプタ４２には基板３０を加熱するためのヒータ４３が埋め込まれ、処理室壁には処理室壁を加熱するためのヒータ４１が埋め込まれている。
処理室４には、金属原子を含む第１原料としてのＨｆ原料を気化したガスを供給するＨｆ原料ガス供給配管１７ａ、シリコン原子と窒素原子を含む第２原料としての窒素原子を含むＳｉ原料（以下、単にＳｉ原料という）を気化したガスを供給するＳｉ原料ガス供給配管１７ｂ、Ｎ2等の不活性ガスを供給する不活性ガス供給配管１２、リモートプラズマにより活性化した酸素（酸化ガス）を供給する酸化ガス供給配管１６が接続されている。Ｈｆ原料ガス供給配管１７ａ、Ｓｉ原料ガス供給配管１７ｂには、それぞれベント配管１１ａ、ベント配管１１ｂが設けられている。また、Ｈｆ原料ガス供給配管１７ａ、Ｓｉ原料ガス供給配管１７ｂには、Ｈｆ液体原料、Ｓｉ液体原料を気化する気化器３ａ、気化器３ｂがそれぞれ接続されている。気化器３ａ、気化器３ｂにはＨｆ液体原料供給配管１３ａ、Ｓｉ液体原料供給配管１３ｂがそれぞれ接続され、Ｈｆ液体原料供給配管１３ａ、Ｓｉ液体原料供給配管１３ｂには、液体流量制御装置１８ａ、液体流量制御装置１８ｂがそれぞれ設けられている。また、Ｈｆ液体原料供給配管１３ａ、Ｓｉ液体原料供給配管１３ｂには、Ｈｆ液体原料容器１、Ｓｉ液体原料容器２がそれぞれ接続されている。原料容器１、原料容器２には、容器内のそれぞれの原料を、Ｈｆ液体原料供給配管１３ａ、Ｓｉ液体原料供給配管１３ｂに押し出すための圧送ガスを供給する圧送ガス供給配管１５ａ、圧送ガス供給配管１５ｂがそれぞれ接続されている。このような構成により、原料容器１、原料容器２にＮ2等の圧送ガスを供給すると、それぞれの液体原料が供給配管１３ａ、１３ｂに押し出され、押し出された液体原料は液体流量制御装置１８ａ、液体流量制御装置１８ｂで流量制御され、流量制御された液体原料は気化器３ａ、３ｂで気化され、原料ガス供給配管１７ａ、１７ｂを介して原料ガスとして処理室４内に供給される。酸化ガスはリモートプラズマユニット２０を経由して活性化した後、処理室４へ供給することが可能となっている。
また、処理室４には処理室内を排気する排気配管１４が接続されており、排気配管１４には真空ポンプ等の排気装置５が接続されている。処理室４に導入された各ガスは、排気配管１４、排気装置５を経て除害装置（図示せず）などの後段設備へ至ることとなる。なお、図中の配管には、図示しない加熱装置が設けられている。
処理室４には図示しない搬送室がゲートバルブを介して隣接し、搬送室には冷却室やロードロック室が接続されている。搬送室には搬送用機械が具備されており、基板は搬送室から処理室４へ導入されて処理室４で成膜等の処理をした後、搬送室を経て冷却室へと搬送される。
また、制御装置であるコントローラ５０は、液体流量制御装置１８ａ、１８ｂ、気化器３ａ、３ｂ、リモートプラズマユニット２０、排気装置５、サセプタ４２に埋め込まれた基板加熱用のヒータ４３、処理室壁に埋め込まれた処理室壁加熱用のヒータ４１等の枚葉式ＣＶＤ装置を構成する各部の動作を制御する。
次に上述した図１のような構成の枚葉式ＣＶＤ装置を用いて、サイクル手法を適用したＭＯＣＶＤにより本発明の実施の形態となるＨｆＳｉＯ膜を堆積するための手順を示す。ここでは、Ｈｆ原料としてＨｆ−ＭＭＰ（１００％）を用い、Ｓｉ原料として窒素（Ｎ）を含むＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4、テトラキス（１−ジメチルアミノ−２−プロポキシ）シラン）（以下、単にＳｉ−ＤＭＡＰと略す）を用い、不活性ガスとして窒素（Ｎ2）・アルゴン（Ａｒ）、酸化ガスとして酸素（Ｏ2）を用いる例について説明する。
ここでは、断りのない限りモル比率として百分率表現（％）を用いる。
なお、以下の説明において、枚葉式ＣＶＤ装置を構成する各部の動作はコントローラ５０により制御される。
基板を搬送用機械により搬送室から処理室４内に搬入する。基板温度を処理温度まで上昇させ、処理室４内の圧力を処理圧力となるよう調整する。その後、原料ガス、すなわちＨｆ−ＭＭＰを気化器３ａで気化したＨｆ原料ガス、およびＳｉ−ＤＭＡＰを気化器３ｂで気化したＳｉ原料ガスによる成膜工程と、リモートプラズマユニット２０でリモートプラズマにより活性化した酸素（酸化ガス）による改質工程とを、図２に示すように交互に複数回供給する。これにより、基板３０上にＨｆＳｉＯ膜が形成される。なお、原料ガス（Ｈｆ原料ガス、Ｓｉ原料ガス）供給による成膜工程と、酸化ガス供給による改質工程との間に不活性ガスによるパージ、例えばＮ2パージを行う。すなわち、成膜工程→Ｎ2パージ→改質工程→Ｎ2パージ、という手順を１単位（１サイクル）として、これを任意の回数繰り返して所望の膜厚を得る。任意の回数とは、所望の膜厚を１単位の手順で得られる膜厚で割ったもののことである。
Ｈｆ原料ガスとＳｉ原料ガスは基板に対して同時に供給してもよいし、間欠的、すなわち別個に供給してもよい。また、上記改質工程でリモートプラズマユニット２０により活性化される酸化ガスは、酸素を含むガスまたは窒素を含むガスであり、例えばＯ2、Ｎ2Ｏ、ＮＯ、Ｎ2、ＮＨ3などである。
原料ガスを供給する際、Ｈｆ原料、Ｓｉ原料を供給してＮ2パージする１単位（サイクル）中の原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）は一定とするようにしても、あるいは変更するようにしてもよい。原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）比を連続的または段階的に変更しながら、任意の回数繰り返して所望の膜厚とすれば、図４、図５、図６に示すごとく、形成するＨｆＳｉＯ膜中のＨｆ原子とＳｉ原子の濃度比を深さ方向に制御することができる。ここで、図４は原料供給比を連続的に変更し途中から一定としたものであり、図５は、２種類の原料供給比を交互に繰り返したものであり、図６は段階的に変更するようにしたものである。
このようにＨｆＳｉＯ膜中のＨｆ原子とＳｉ原子の濃度比を深さ方向に制御することができるのは、成膜時において、原料の供給・パージの１単位でのＨｆ原料（Ｈｆ−ＭＭＰ）とＳｉ原料（Ｓｉ−ＤＭＡＰ）の原料供給比と膜中のＨｆ／（Ｈｆ＋Ｓｉ）濃度比との間に、図３の実線Ｂに示すような相関があるからであり、成膜時の原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御することで膜中の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御できる。
図３は、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）とそれにより得られるＨｆＳｉＯ膜の膜中濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）との関係を示すものである。このときの成膜温度は４５０℃、圧力は１００Ｐａとした。
原料供給の仕方は、Ｓｉ原料として予めＨｆ−ＭＭＰを微量混合したＳｉ−ＤＭＡＰを用いるようにしたり、予め混合した原料を用いる代りに、Ｈｆ−ＭＭＰ（１００％）とＳｉ−ＤＭＡＰ（１００％）とを用いてこれらを後に混合したりしてもよい。原料を後に混合する場合は、処理室４もしくは気化器３ａ、気化器３ｂへ至るＨｆ原料ガス供給配管１７ａ、Ｓｉ原料ガス供給配管１７ｂの途中で、Ｓｉ−ＤＭＡＰにＨｆ−ＭＭＰを微量混合して、Ｓｉ原料として供給したり、またはＨｆ・Ｓｉ混合原料として供給したりする。
例えば、Ｈｆ−ＭＭＰ（１００％）とＳｉ−ＤＭＡＰ（１００％）とを用いて原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を１／８として成膜すると、ＨｆＳｉＯ膜の膜中濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）は４５％であった。原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を１／２０として成膜すると、ＨｆＳｉＯ膜の膜中濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）３０％を実現することができた。
原料供給比を制御する場合、望ましくは、膜の上部側（デバイス形成時のトランジスタ活性領域の反対側）でＳｉ濃度を大きく、膜の下部側（デバイス形成時のトランジスタ活性領域側）でＳｉ濃度を小さくする方がよい。すなわち、ＨｆＳｉＯ膜の表面側の方が、基板側よりもＳｉ濃度が大きくなるように、基板側の方がＨｆＳｉＯ膜の表面側よりもＨｆ濃度が大きくなるようにするのがよい。このように、ＨｆＳｉＯ膜の表面側の方が基板側よりもＳｉリッチとなり、基板側の方がＨｆＳｉＯ膜の表面側よりもＨｆリッチとなるよう成膜すると、後述する窒化処理により、ＨｆＳｉＯ膜表面側のＳｉリッチな層に多くの窒素を導入し、基板側のＨｆリッチな層に、窒素を導入しないようにすることができることとなる。
なお、図２では、原料ガスを供給した後に、活性化させた酸化ガスを供給する場合を示しているが、酸化ガスを供給した後に、原料ガスを供給する場合もある。リモートプラズマにより活性化させた酸化ガスを先に基板に供給することで堆積膜の特性改善が可能な場合などである。これらの方法は、特開２００４−６６９９号公報などで提供されている、ＭＯＣＶＤによる膜堆積と、リモートプラズマで活性化したガスにより酸化と堆積膜改質を周期的に繰り返す手法を示したものであるが、周期的に繰り返さず、一般的なＭＯＣＶＤ法により堆積膜を形成する方法でも構わない。一般的なＭＯＣＶＤとは、原料を同時若しくは順々に供給して、繰り返しの手順なく膜を得る方法を指す。なお、リモートプラズマで活性化したガスによる膜の酸化と改質処理をＲＰＯ（Ｒｅｍｏｔｅ Ｐｌａｓｍａ Ｏｘｉｄａｔｉｏｎ）処理ともいう。
上述の手順によりＨｆＳｉＯ膜を堆積後、窒化処理を行う。すなわち、膜中のＳｉ濃度が所定の分布となるように形成したＨｆＳｉＯ膜、例えば膜表面側の方が基板側よりもＳｉ濃度が大きく、基板側の方が膜表面側よりもＨｆ濃度が大きくなるようにしたＨｆＳｉＯ膜を窒化処理する。これにより、窒素濃度分布、すなわち膜表面側の方が基板側よりＮ濃度が大きくなるような分布をもつＨｆＳｉＯ膜が得られる。これにより、膜表面側でボロンの突き抜けを防止することができ、全体的に熱的耐性を上げることができる。このように、ＨｆＳｉＯ膜表面側に多くの窒素を導入し、基板側（基板との界面）には窒素を導入しないようにすることができるのは、窒素は、シリケート膜において、シリコン組成が高いほど多く膜中に導入できることによる。
ここで窒化処理は抵抗加熱や、光源を用いた急速加熱処理（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）に窒素（Ｎ2）やアンモニア（ＮＨ3）などの窒素を含むガスを用いる方法、すなわちＲＴＮ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ）処理や、リモートプラズマにより活性化させた窒素やアンモニアなどを用いて窒素を導入するＲＰＮ（Ｒｅｍｏｔｏ Ｐｌａｓｍａ Ｎｉｔｒｉｄａｔｉｏｎ）処理や、ＭＭＴ（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ）窒化処理などがあるが、窒化処理の方法に依らずにＨｆＳｉＯ膜中のＳｉ濃度分布を反映した窒素濃度分布とすることが出来る。これにより窒素濃度分布の制御の範囲を広げることができる。
上述したように実施の形態では、ＭＯＣＶＤのＨｆ原料としてＨｆ−ＭＭＰを用い、Ｓｉ原料として窒素を含むＳｉ−ＤＭＡＰを用いてＨｆＳｉＯ膜を堆積させた場合について説明したが、比較のために、Ｈｆ原料としてＨｆ−ＭＭＰを用い、Ｓｉ原料として窒素を含まないＳｉ−ＭＭＰを用いてＨｆＳｉＯ膜を堆積させた場合についても説明する。
図３に示す破線Ａは、そのようなＨｆ−ＭＭＰとＳｉ−ＭＭＰとを用いたときの、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）と膜中の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）の相関を示す特性曲線である。これから分かるように、Ｈｆ−ＭＭＰとＳｉ−ＭＭＰとを用いたときも、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）と膜中の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）に、実線Ｂに示すのと同様な相関がある。したがって、これらの原料を用いた場合においても、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御することによりＨｆＳｉＯ膜中の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）に変化をつけることができる。
しかしながら、図３は、Ｓｉ−ＤＭＡＰを用いた場合（実線Ｂ）、Ｓｉ−ＭＭＰを用いた場合（破線Ａ）よりも、全体的に急峻な勾配がなく、特に原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）が小さい領域においてＳｉ−ＭＭＰを用いた場合（破線Ａ）に対するＳｉ−ＤＭＡＰを用いた場合（実線Ｂ）の勾配が小さくなり、Ｓｉ−ＤＭＡＰを用いることにより、特にＳｉ濃度の高い膜、すなわちＨｆ濃度の低い膜の形成時の原料供給比に余裕があることを示している。この点についてさらに説明する。
第１原料（Ｈｆ原料）と第２原料（Ｓｉ原料）を用いて原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御することで、形成するＨｆＳｉＯ膜中の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御する場合、原料供給比に対する膜中濃度比の変化の度合いに応じて、膜中濃度比の制御性が決まる。
例えば、原料供給比と膜中濃度比との相関に急峻な勾配があると、変化の度合いが大きいので、原料供給比がちょっとばらついただけで、膜中濃度比が大きく変化する。したがって、原料供給比に分布ができた場合、膜中濃度比を制御しづらい。
比較例のようにＨｆ−ＭＭＰとＳｉ−ＭＭＰを用いたときは、原料供給比と膜中濃度比との間に破線Ａに示すような関係があることから、Ｓｉ導入量が比較的低い条件（原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）が大きい条件）においては、原料供給比に対する膜中濃度比の変化の度合いが小さいので、原料供給比がちょっとばらついただけでは、膜中濃度比がそれほど大きく変化しない。しかし、特にＳｉ導入量の高い条件（原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）が小さい条件）においては、原料供給比に対する膜中濃度比の変化の度合いが大きいので、原料供給比がちょっとばらついただけで膜中濃度比が大きく変化する。例えば、原料供給比がａの狭い範囲でばらつくだけで、膜中濃度比がｂ1の範囲で大きく変化する。したがって、原料供給比に分布（バラツキ）ができた場合、膜中濃度比を制御するのが困難になると考えられる。
しかし、実施の形態のように、第１原料（Ｈｆ原料）としてＨｆ−ＭＭＰを、第２原料（Ｓｉ原料）としてＳｉ−ＤＭＡＰを用いて原料供給比を制御するときでは、実線Ｂに示されるように、全体的に急峻な勾配がなく、Ｓｉ導入量が高い条件においても、原料供給比に対する膜中濃度比の変化の度合いが比較的小さい。したがって、原料供給比が多少ばらついても膜中濃度比の変化量は少ない。例えば、原料供給比がａの範囲でばらついても、膜中濃度比はｂ2の範囲で小さく変化するだけである（ｂ2＜ｂ1）。その結果、Ｓｉ導入量の高低にかかわらず、原料供給比に分布ができた場合でも、膜中濃度比を制御しやすい。特に、Ｓｉ導入量が高い条件においてもＨｆ原料とＳｉ原料の供給量の設定に余裕が生まれ、ＨｆＳｉＯ膜中のＨｆ原子とＳｉ原子の濃度比の制御が容易になる。
このようにＳｉ原料としてＳｉ−ＤＭＡＰを用いることで、膜中へのＳｉ導入量を制御しやすくすることができることを確認できた。
ＨｆＳｉＯ膜を形成するときに、Ｓｉ原料としてＳｉ−ＭＭＰを用いるか、Ｓｉ−ＤＭＡＰを用いるかで、上述したような制御性の点で差が生じる理由は、次のように考えられる。一般に、成膜温度の低温化が望まれているが、Ｓｉ−ＭＭＰを用いたＣＶＤでは４５０℃未満においては酸素雰囲気中でも成膜が生じなかった。また、ＨｆＯ2膜へのＳｉの添加によりＨｆＯ2膜の耐熱性向上など膜特性の検討が図られているが、Ｓｉ原料としてのＳｉ−ＭＭＰは反応しにくい原料であり、Ｓｉ−ＭＭＰ単独では成膜が起こらず、このために、Ｓｉ原料としてＳｉ−ＭＭＰを用いる場合、ＨｆＯ2膜へのＳｉ添加量を制御することが困難であるものと考えられる。これに対して、Ｓｉ−ＤＭＡＰは、Ｓｉ−ＭＭＰとは異なり、構成元素として、酸素原子（Ｏ）、炭素原子（Ｃ）、水素原子（Ｈ）以外に、窒素原子（Ｎ）を含んでおり、比較的反応しやすい原料であり、原料単独で、もしくは酸素を伴って、ＳｉＯ2膜を形成することができ、このためにＳｉ原料としてＳｉ−ＤＭＡＰを用いる場合、膜中へのＳｉ導入量が制御しやすくなるものと考えられる。
このように、Ｓｉ原料単独でＳｉＯ2膜が形成できるなど、反応しやすい原料であれば、本発明では、Ｓｉ−ＤＭＡＰに限らず、Ｓｉ原料として用いて同様の効果が得られることが期待できる。例えば、Ｓｉ原料としてＳｉ−ＤＭＡＰの代わりにＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4、テトラキス（１−ジメチルアミノ−２−メチル−２−プロポキシ）シラン）（以下、単にＳｉ−ＤＭＡＭＰという）等を用いる場合においても同様な効果が期待できる。
以上述べたように、本実施の形態によれば、Ｓｉ原料としてＳｉ−ＤＭＡＰ又はＳｉ−ＤＭＡＭＰ等のそれ単独でもしくは酸素を伴ってＳｉＯ2膜を形成することができる比較的反応性の高い原料を用いることにより、ＨｆＳｉＯ膜の形成において、Ｓｉ導入量が高い条件においてもＨｆ原料とＳｉ原料の供給量の設定に余裕が生まれ、原料供給量を制御しつつ成膜する場合における膜中濃度比の制御性を向上させることができる。
なお、ＨｆＳｉＯ膜の成膜において、原料ガスとしては、Ｈｆ［Ｎ（Ｃ2Ｈ5）2］4とＨＳｉ［Ｎ（ＣＨ3）2］3、もしくはＳｉ［Ｎ（ＣＨ3）2］4の組み合わせなどにおいても、同様の効果が期待できる。また、Ｈｆ原料とＳｉ原料（窒素原子を含む）とが両方とも有機原料でなくても、同様な効果が期待できる。すなわち、有機Ｈｆ原料と有機Ｓｉ原料との組み合せだけでなく、有機Ｈｆ原料と無機Ｓｉ原料（窒素原子を含む）との組み合せや、無機Ｈｆ原料と有機Ｓｉ原料（窒素原子を含む）との組み合せや、無機Ｈｆ原料と無機Ｓｉ原料（窒素原子を含む）との組み合せであっても同様な効果が期待できる。
本発明における実施の形態に係る基板処理装置を示す概略断面図である。 実施の形態における成膜シーケンスを示す図である。 実施の形態における原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）と膜中の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）の関係を示す特性図である。 実施の形態におけるＨｆＳｉＯ膜中のＳｉ濃度分布を示す図である。 実施の形態におけるＨｆＳｉＯ膜中のＳｉ濃度分布を示す図である。 実施の形態におけるＨｆＳｉＯ膜中のＳｉ濃度分布を示す図である。
符号の説明
４ 処理室
１７ａ Ｈｆ原料ガス供給配管（第１原料を供給する供給口）
１７ｂ Ｓｉ原料ガス供給配管（第２原料を供給する供給口）
３０ 基板
５０ コントローラ（制御装置）

Claims (10)

  1. 処理室内に基板を搬入する工程と、
    前記処理室内に金属原子を含む第１原料と、シリコン原子と窒素原子を含む第２原料とを供給して、前記基板上に金属原子とシリコン原子を含む金属シリケート膜を成膜する工程と、
    成膜後の前記基板を前記処理室より搬出する工程とを有し、
    前記金属シリケート膜を成膜する工程では、前記第１原料と前記第２原料の原料供給比を制御することにより、形成する金属シリケート膜中の金属原子とシリコン原子の濃度比を制御する半導体装置の製造方法。
  2. 前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4である請求項１に記載の半導体装置の製造方法。
  3. 前記第１原料とはＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4またはＳｉ［ＯＣ（ＣＨ3）2ＣＨ2Ｎ（ＣＨ3）2］4である請求項１に記載の半導体装置の製造方法。
  4. 前記第１原料とはＨｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4であり、前記第２原料とはＳｉ［ＯＣＨ（ＣＨ3）ＣＨ2Ｎ（ＣＨ3）2］4であり、前記金属シリケート膜がハフニウムシリケート膜であり、前記金属シリケート膜を成膜する工程では、前記第１原料と前記第２原料とを気化して前記処理室内に供給してＭＯＣＶＤにより前記ハフニウムシリケート膜を基板上に形成する成膜工程と、前記第１原料及び第２原料とは異なるガスを前記処理室内に供給して前記ハフニウムシリケート膜を改質する改質工程とを繰り返すことにより、所望の膜厚のハフニウムシリケート膜を基板上に成膜する請求項１に記載の半導体装置の製造方法。
  5. 前記成膜工程では、前記第１原料と前記第２原料とをそれぞれ気化した後、事前に混合させることなく前記処理室へ供給する請求項４に記載の半導体装置の製造方法。
  6. 前記成膜工程では、前記第１原料と前記第２原料とをそれぞれ気化した後に、混合してから前記処理室へ供給する請求項４に記載の半導体装置の製造方法。
  7. 前記成膜工程では、前記第１原料と前記第２原料のいずれか一方に他方の原料を混合させて得た混合原料を気化した後、前記処理室へ供給する請求項４に記載の半導体装置の製造方法。
  8. 前記成膜工程では、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御することにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を制御する請求項４に記載の半導体装置の製造方法。
  9. 前記成膜工程中に、原料供給比Ｈｆ／（Ｈｆ＋Ｓｉ）を連続的または段階的に変化させることにより、形成するハフニウムシリケート膜中のＨｆ原子とＳｉ原子の濃度比Ｈｆ／（Ｈｆ＋Ｓｉ）を深さ方向に制御する請求項８に記載の半導体装置の製造方法。
  10. 基板を処理する処理室と、
    処理室内に金属原子を含む第１原料を供給する供給口と、
    処理室内にシリコン原子と窒素原子を含む第２原料を供給する供給口と、
    基板上に形成する金属シリケート膜中の金属原子とシリコン原子の濃度比を制御するために第１原料と第２原料の原料供給比を制御する制御手段と、
    を有する基板処理装置。
JP2006547932A 2004-11-29 2005-11-29 半導体装置の製造方法及び基板処理装置 Active JP4512098B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004344755 2004-11-29
JP2004344755 2004-11-29
PCT/JP2005/021855 WO2006057400A1 (ja) 2004-11-29 2005-11-29 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2006057400A1 true JPWO2006057400A1 (ja) 2008-06-05
JP4512098B2 JP4512098B2 (ja) 2010-07-28

Family

ID=36498133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006547932A Active JP4512098B2 (ja) 2004-11-29 2005-11-29 半導体装置の製造方法及び基板処理装置

Country Status (3)

Country Link
US (1) US7723245B2 (ja)
JP (1) JP4512098B2 (ja)
WO (1) WO2006057400A1 (ja)

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법
DE102008027005A1 (de) * 2008-06-05 2009-12-10 Merck Patent Gmbh Organische elektronische Vorrichtung enthaltend Metallkomplexe
JP2010283040A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 半導体装置及びその製造方法
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6272033B2 (ja) * 2014-01-06 2018-01-31 株式会社Adeka 原子層堆積法による酸化ケイ素又は酸窒化ケイ素薄膜の製造方法
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) * 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) * 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
JP6936700B2 (ja) 2017-10-31 2021-09-22 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019643A1 (fr) * 2001-08-23 2003-03-06 Nec Corporation Dispositif semi-conducteur comportant un film isolant presentant une permittivite elevee et son procede de production
JP2004529495A (ja) * 2001-03-30 2004-09-24 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド 誘電体薄膜をｃｖｄ形成するための金属アミド前駆体およびアミノシラン前駆体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006699A (ja) 2002-04-25 2004-01-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP3956225B2 (ja) * 2003-08-26 2007-08-08 株式会社トリケミカル研究所 膜形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529495A (ja) * 2001-03-30 2004-09-24 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド 誘電体薄膜をｃｖｄ形成するための金属アミド前駆体およびアミノシラン前駆体
WO2003019643A1 (fr) * 2001-08-23 2003-03-06 Nec Corporation Dispositif semi-conducteur comportant un film isolant presentant une permittivite elevee et son procede de production

Also Published As

Publication number Publication date
JP4512098B2 (ja) 2010-07-28
WO2006057400A1 (ja) 2006-06-01
US20080032514A1 (en) 2008-02-07
US7723245B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
JP4512098B2 (ja) 半導体装置の製造方法及び基板処理装置
KR100848226B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP5467007B2 (ja) 半導体装置の製造方法および基板処理装置
US6818517B1 (en) Methods of depositing two or more layers on a substrate in situ
KR101427142B1 (ko) 금속 규산염 막의 원자층 증착
KR100512824B1 (ko) 반도체 장치의 제조 방법
KR20030018134A (ko) 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
KR20110056233A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2010050425A (ja) 半導体装置の製造方法および基板処理装置
KR20150088185A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20110089123A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2009177161A (ja) 絶縁膜の形成方法
WO2005096362A1 (ja) 金属シリケート膜の成膜方法および装置、並びに半導体装置の製造方法
JP2011061218A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP4502189B2 (ja) 薄膜の形成方法および半導体装置の製造方法
KR100930434B1 (ko) Ｗ계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
JP2006505954A (ja) 高ｋ誘電体の窒化物形成
JP5982045B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR100589629B1 (ko) 오존을 이용하는 원자층 증착법으로 실리콘 산화막을형성하는 방법
WO2014112572A1 (ja) 半導体装置の製造方法および基板処理装置
JP2006093240A (ja) 成膜方法
KR20040096337A (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4512098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350