TWI408747B - 半導體裝置的製造方法及基板處理裝置 - Google Patents

半導體裝置的製造方法及基板處理裝置 Download PDF

Info

Publication number
TWI408747B
TWI408747B TW098129369A TW98129369A TWI408747B TW I408747 B TWI408747 B TW I408747B TW 098129369 A TW098129369 A TW 098129369A TW 98129369 A TW98129369 A TW 98129369A TW I408747 B TWI408747 B TW I408747B
Authority
TW
Taiwan
Prior art keywords
ammonia
processing chamber
film
substrate
ruthenium film
Prior art date
Application number
TW098129369A
Other languages
English (en)
Other versions
TW201017758A (en
Inventor
Yoshiro Hirose
Yushin Takasawa
Tomohide Kato
Naonori Akae
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201017758A publication Critical patent/TW201017758A/zh
Application granted granted Critical
Publication of TWI408747B publication Critical patent/TWI408747B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置的製造方法及基板處理裝置
本發明係關於一種具有處理基板的步驟之半導體裝置的製造方法及基板處理裝置。
作為DRAM等半導體裝置的製造步驟之一步驟，有實施對於基板供給二氯矽烷(SiH2 Cl2 ，簡稱DCS)與氨(NH3 )，而在基板上形成富含矽，即化學計量上矽相對於氮為過量的氮化矽膜之基板處理步驟的情況(例如參閱專利文獻1)。
【專利文獻1】特開2004-95940號公報
在形成上述氮化矽膜方面，未能得到下述方法：形成以成膜溫度為750～900℃比較高溫，並以低溫控制矽(Si)與氮(N)的組成比(Si/N比)之膜。
本發明之目的在於提供一種在基板上形成氮化矽膜之際，可形成以低溫控制Si/N比之膜，即化學計量上矽相對於氮為過量的氮化矽膜之半導體裝置的製造方法及基板處理裝置。
依據本發明之一形態，可提供一種半導體裝置的製造方法，其係具有使用二氯矽烷與氨，在處理室內於基板上形成氮化矽膜的步驟之半導體裝置的製造方法，並且在形成前述氮化矽膜的步驟中，藉由交互重複以下步驟而形成化學計量上矽相對於氮為過量之氮化矽膜：在產生CVD反應的條件下，對於基板供給二氯矽烷，在基板上形成數原子層以下之矽膜的步驟；及在無電漿的氣氛下，對於基板供給氨，在經由前述矽膜之氨之氮化反應為不飽和的條下，使前述矽膜熱氮化的步驟。
依據本發明之其他形態，可提供一種基板處理裝置，其係具有：處理室，其係處理基板；第一氣體供給系統，其係將二氯矽烷供給至前述處理室內；第二氣體供給系統，其係將氨供給至前述處理室內；加熱器，其係加熱前述處理室內的基板；及控制器，其係以下述方式控制前述第一氣體供給系統、前述第二氣體供給系統及前述加熱器：在產生CVD反應的條件下，將二氯矽烷供給至前述處理室內，在基板上形成數原子層以下的矽膜，在無電漿的氣氛下，將氨供給至前述處理室內，在經由前述矽膜的氨的氮化反應為不飽和的條件下，使前述矽膜氮化，藉由交互重複此等處理，而在基板上形成化學計量上矽相對於氮為過量的氮化矽膜。
依據關於本發明之半導體裝置的製造方法及基板處理裝置，在基板上形成氮化矽膜之際，可形成以低溫控制Si/N比之膜，即化學計量上矽相對於氮為過量的氮化矽膜。
發明者等就在使用二氯矽烷作為成膜原料的情況，形成化學計量上矽相對於氮為過量的氮化矽(SiN)膜(以下亦稱為富含矽的氮化矽膜)的方法，專心進行了研究。其結果，獲得了以下見解：在產生CVD反應的條件下，將二氯矽烷供給至處理室內，在基板上形成數原子層以下的矽膜，在無電漿的氣氛下，將氨供給至處理室內，在經由矽膜的氨的氮化反應為不飽和的條件下，使矽膜氮化，藉由交互重複此等處理，而可形成化學計量上矽相對於氮為過量的氮化矽(SiN)膜。
本發明係基於發明者等獲得之該見解所完成者。以下，就本發明之一實施形態，一面參閱附圖一面進行說明。
(1)基板處理裝置之結構
第1圖係在本發明之一實施形態中適合使用的基板處理裝置之縱型處理爐的概略結構圖，以縱剖面圖顯示處理爐202部分。此外，第2圖係第1圖所示之處理爐的A-A'剖面圖。再者，本發明不限於關於本實形態之基板處理裝置，亦可適當應用於具有單片式、Hot Wall型、Cold Wall型處理爐之基板處理裝置。
如第1圖所示，處理爐202具有作為加熱裝置(加熱機構)的加熱器207。加熱器207為圓筒形狀，藉由支持於作為保持板的加熱器基座(未圖示)而被垂直安裝著。
在加熱器207的內側，與加熱器207同心圓狀地配設有作為反應管的加工用管(process tube)203。加工用管203例如由石英(SiO2 )或碳化矽(SiC)等耐熱性材料構成，形成為上端閉塞而下端開口的圓筒形狀。加工用管203的筒中空部形成有處理室201，構成為可將作為基板的晶圓200在利用後述之舟皿(boat)217以水平姿勢於垂直方向多層排列的狀態下收容。
在加工用管203的下方，與加工用管203同心圓狀地配設有歧管(manifold)209。歧管209例如由不銹鋼等構成，形成為上端及下端開口的圓筒形狀。歧管209以與加工用管203接合，支持加工用管203之方式設置。再者，歧管209與加工用管203之間設置有作為密封構件的O型環220a。藉由歧管209支持於加熱器基座，加工用管203成為被垂直安裝的狀態。利用加工用管203與歧管209形成反應容器。
作為第一氣體導入部的第一噴嘴233a與作為第二氣體導入部的第二噴嘴233b以貫通歧管209的側壁之方式設置於歧管209上，第一氣體供給管232a、第二氣體供給管232b分別連接於第一噴嘴233a、第二噴嘴233b。如此，到處理室201內，作為供給複數種類，此處為兩種處理氣體的氣體供給路，設置有兩支氣體供給管。
第一氣體供給管232a上自上游方向起依序設置有為流量控制器(流量控制機構)的第一質流控制器(mass flow controller)241a及為開關閥的第一閥243a。此外，在比第一氣體供給管232a之第一閥243a更下游側連接有供給惰性氣體的第一惰性氣體供給管234a。此第一惰性氣體供給管234a上自上游方向起依序設置有為流量控制器(流量控制機構)的第三質流控制器(mass flow controller)241c及為開關閥的第三閥243c。此外，在第一氣體供給管232a之前端部連接有上述第一噴嘴233a。第一噴嘴233a沿著比加工用管203的內壁下部更上部，並沿著晶圓200的裝載方向設置於構成處理室201之加工用管203的內壁與晶圓200之間的圓弧狀空間。第一噴嘴233a的側面設置有供給氣體之為供給孔的第一氣體供給孔248a。此第一氣體供給孔248a係自下部遍及上部分別具有同一開口面積，並以相同開口間距設置。主要利用第一氣體供給管232a、第一質流控制器241a、第一閥243a、第一噴嘴233a構成第一氣體供給系統，主要利用第一惰性氣體供給管234a、第三質流控制器241c、第三閥243c構成第一惰性氣體供給系統。
第二氣體供給管232b上自上游方向起依序設置有為流量控制器(流量控制機構)的第二質流控制器(mass flow controller)241b及為開關閥的第二閥243b。此外，在比第二氣體供給管232b之第二閥243b更下游側連接有供給惰性氣體的第二惰性氣體供給管234b。此第二惰性氣體供給管234b上自上游方向起依序設置有為流量控制器(流量控制機構)的第四質流控制器(mass flow controller)241d及為開關閥的第四閥243d。此外，在第二氣體供給管232b之前端部連接有上述第二噴嘴233b。第二噴嘴233b沿著比加工用管203的內壁下部更上部，並沿著晶圓200的裝載方向設置於構成處理室201之加工用管203的內壁與晶圓200之間的圓弧狀空間。第二噴嘴233b的側面設置有供給氣體之為供給孔的第二氣體供給孔248b。此第二氣體供給孔248b係自下部遍及上部分別具有同一開口面積，並以相同開口間距設置。主要利用第二氣體供給管232b、第二質流控制器241b、第二閥243b、第二噴嘴233b構成第二氣體供給系統，主要利用第二惰性氣體供給管234b、第四質流控制器241d、第四閥243d構成第二惰性氣體供給系統。
例如自第一氣體供給管232a將二氯矽烷(SiH2 Cl2 ，簡稱DCS)氣體經由第一質流控制器241a、第一閥243a、第一噴嘴233a供給至處理室201內。此時，同時自第一惰性氣體供給管234a將惰性氣體經由第三質流控制器241c、第三閥243c供給至第一氣體供給管232a內亦可。此外，自第二氣體供給管232b將氨(NH3 )氣體經由第二質流控制器241b、第二閥243b、第二噴嘴233b供給至處理室201內。此時，同時自第二惰性氣體供給管234b將惰性氣體經由第四質流控制器241d、第四閥243d供給至第二氣體供給管232b內亦可。
歧管209上設置有將處理室201內的環境氣體排氣的氣體排氣管231。在與氣體排氣管231和歧管209連接側相反側的下游側，經由作為壓力檢測器的壓力感測器245及作為壓力調整器的APC(Auto Pressure Controller；自動壓力控制器)閥242而連接有作為真空排氣裝置的真空泵246。再者，APC閥242係以開關閥而可作處理室201內的真空排氣。真空排氣停止，並且調節閥開度而可壓力調整之方式構成的開關閥。一面使真空泵246動作，一面基於由壓力感測器245所檢測出的壓力調節APC閥242的閥開度，藉此構成為可真空排氣成處理室201內的壓力成為預定的壓力(真空度)。
在歧管209的下方設置有作為可氣密地閉塞歧管209之下端開口的爐口蓋體的密封蓋219。密封蓋219係以從垂直方向下側抵接於歧管209的下端之方式構成。密封蓋219係由例如不銹鋼等金屬構成，形成為圓盤狀。在密封蓋219的上面設置O型環220b，作為與歧管209的下端抵接的密封構件。在密封蓋219與處理室201相反側，設置有使作為後述之基板保持器的舟皿(boat)217旋轉的旋轉機構267。旋轉機構267的旋轉軸255貫通密封蓋219而連接於舟皿217。旋轉機構267係以使舟皿217旋轉而使晶圓200旋轉之方式構成。密封蓋219係以由作為垂直設置於加工用管203外部的升降機構的舟皿升降機115所在垂直方向升降之方式構成。舟皿升降機115係以藉由使密封蓋219升降，而可將舟皿217對於處理室201內搬入、搬出之方式構成。
作為基板保持器的舟皿217係由例如石英或碳化矽等耐熱性材料構成，以使複數片晶圓200以水平姿勢且在使中心相互一致的狀態下排列而多層保持之方式構成。再者，在舟皿217的下部設置有由例如石英或碳化矽等耐熱性材料構成的隔熱構件218，以來自加熱器207的熱難以傳至密封蓋219側之方式構成。再者，隔熱構件218亦可利用由石英或碳化矽等耐熱性材料構成的複數片隔熱板及以水平姿勢多層支持此等隔熱板的隔熱板托架構成。在加工用管203內設置有作為溫度檢測器的溫度感測器263，以基於由溫度感測器263所檢測出的溫度資訊而調整到加熱器207的通電狀態，藉此處理室201內的溫度成為所希望的溫度分布之方式構成。溫度感測器263係與第一噴嘴233a及第二噴嘴233b同樣，沿著加工用管203的內壁而設置。
為控制部(控制機構)的控制器280連接於第一～第四質流控制器241a、241b、241c、241d、第一～第四閥243a、243b、243c、243d、壓力感測器245、APC閥242、加熱器207、溫度感測器263、真空泵246、旋轉機構267、舟皿升降機115等。利用控制器280進行第一～第四質流控制器241a、241b、241c、241d的流量調整、第一～第四閥243a、243b、243c、243d的開關動作、APC閥242的開關及基於壓力感測器245的壓力調整動作、基於溫度感測器263的加熱器207的溫度調整、真空泵246的啟動、停止、旋轉機構267的旋轉速度調節、舟皿升降機115的升降動作等的控制。
(2)氮化矽膜之成膜方法
其次，就使用上述基板處理裝置之處理爐，作為半導體裝置(device)的製造步驟之一步驟，使用二氯矽烷(DCS)與氨(NH3 )形成化學計量上矽(Si)相對於氮(N)為過量的氮化矽(SiN)膜，即富含矽的氮化矽膜的方法之例進行說明。再者，在以下的說明中，構成基板處理裝置的各部分的動作係由控制器280所控制。
在本實施形態方面，係利用類似ALD(Atomic Layer Deposition；原子層沉積)法成膜的方法，並且與ALD法不同的方法進行成膜。所謂ALD法，係在某成膜條件(溫度、時間等)之下，將成為用於成膜的至少兩種原料的反應性氣體各一種交互供給至基板上，以1原子單位使其吸附於基板上，利用表面反應進行成膜的方法。此時，膜厚的控制係以供給反應性氣體的周期數進行(例如若成膜速度為1/周期，則形成20之膜的情況，進行20周期)。
即，在關於本實施形態之成膜方法方面，藉由交互重複以下步驟而形成富含矽的氮化矽膜(SiN)：在產生CVD(Chemical Vapor Deposition；化學氣相沉積)反應的條件下，對於晶圓200供給二氯矽烷的步驟；及在無電漿的氣氛下，且在預定的條件下，對於晶圓200供給氨的步驟。在本實施形態方面，以對於晶圓200供給二氯矽烷的步驟(步驟1)、自晶圓200上去除二氯矽烷的步驟(步驟2)、對於晶圓200供給氨的步驟(步驟3)及自晶圓200上去除氨的步驟(步驟4)為1周期，藉由重複此周期複數次，以形成富含矽的氮化矽膜(SiN)。而且，在對於晶圓200供給二氯矽烷的步驟(步驟1)中，在晶圓200上形成數原子層以下(數分之一原子層至數原子層)的矽膜。此時，Si的供給量成為過量。此外，在對於晶圓200供給氨的步驟(步驟3)中，使形成於晶圓200上的數原子層以下的矽膜以熱氮化。此時，矽膜的氮化係在經由矽膜之氨之氮化反應為不飽和的條件下進行。即，使矽膜不使其完全氮化，而使Si的結合鍵的一部分成為不與N的結合鍵結合的狀態。藉此，Si的氮化量被抑制，Si成為過量的狀態。而且，此時，最好以矽膜之氮化反應成為不飽和的條件之方式，使氨的供給流量、氨的供給時間及處理室201內的壓力中之至少任一者與矽膜之氮化反應為飽和的條件不同。即，比矽膜之氮化反應為飽和的條件減少氨的供給流量、或縮短氨的供給時間、或降低處理室201內的壓力。例如，供給比形成具有化學計量組成的氮化矽(Si3 N4 )膜所需之量更少量的氨。如此，在晶圓200上利用CVD法形成數原子層以下之矽膜的步驟中控制Si的供給量，在使該矽膜以氨熱氮化的步驟中控制Si的氮化量，藉由交互重複此處理，以形成Si/N比被控制的富含矽的氮化矽(SiN)膜。
以下，一面參閱第3圖，一面具體說明關於本實施形態之成膜方法。
將複數片晶圓200裝填(晶圓裝填)於舟皿217上，如第1圖所示，保持有複數片晶圓200的舟皿217就為舟皿升降機115所升起，而被搬入(舟皿裝入)處理室201內。在此狀態下，密封蓋219成為經由O型環220b而密封歧管209下端的狀態。
處理室201內以成為所希望的壓力(真空度)之方式，為真空泵246所真空排氣。此時，處理室201內的壓力以壓力感測器245測量，基於此所測量的壓力，反饋控制APC閥242(壓力調整)。此外，處理室201內以成為所希望的溫度之方式，為加熱器207所加熱。此時，處理室201內以成為所希望的溫度分布之方式，基於溫度感測器263檢測出的溫度資訊，反饋控制到加熱器207的通電狀態(溫度調整)。接著，利用旋轉機構267旋轉舟皿217，藉此旋轉晶圓200。其後，依次執行後述之4個步驟。
(步驟1)
打開第一氣體供給管232a的第一閥243a、第一惰性氣體供給管234a的第三閥243c，使二氯矽烷流至第一氣體供給管232a，使惰性氣體(N2 )流至第一惰性氣體供給管234a。惰性氣體自第一惰性氣體供給管234a流出，為第三質流控制器241c所流量調整。二氯矽烷自第一氣體供給管232a流出，為第一質流控制器241a所流量調整，與經流量調整的惰性氣體混合，而一面自第一噴嘴233a之第一氣體供給孔248a供給至處理室201內，一面自氣體排氣管231排氣。此時，適當調整APC閥242，將處理室201內的壓力維持在133～1333Pa的範圍，例如133Pa。以第一質流控制器241a控制的二氯矽烷的供給量為0.1～10slm的範圍，例如0.5slm。將晶圓200暴露在二氯矽烷中的時間為例如1～180秒鐘的範圍內的時間。此時，加熱器207的溫度設定為二氯矽烷熱分解且產生CVD反應的條件，即晶圓200的溫度為550～700℃的範圍，例如630℃。依上述條件將二氯矽烷供給至處理室201內，藉此在晶圓200上形成數原子層以下，即數分之一原子層至數原子層的矽(Si)膜(CVD-Si膜的沉積)。例如可形成半原子層(半層)的矽膜，亦可形成單原子層(單層)的矽膜。藉此，Si就被過量供給。
(步驟2)
形成數原子層以下的矽膜後，關閉第一氣體供給管232a的第一閥243a，停止二氯矽烷的供給。此時，使氣體排氣管231的APC閥242開著，利用真空泵246將處理室201內排氣到成為10Pa以下，自處理室201內排除殘留的二氯矽烷。此時，若將N2 等惰性氣體供給至處理室201內，則排除殘留的二氯矽烷的效果將更加提高(殘留氣體去除)。
(步驟3)
打開第二氣體供給管232b的第二閥243b、第二惰性氣體供給管234b的第四閥243d，使氨流至第二氣體供給管232b，使惰性氣體(N2 )流至第二惰性氣體供給管234b。惰性氣體自第二惰性氣體供給管234b流出，為第四質流控制器241d所流量調整。氨自第二氣體供給管232b流出，為第二質流控制器241b所流量調整，與經流量調整的惰性氣體混合，而一面自第二噴嘴233b之第二氣體供給孔248b供給至處理室201內，一面自氣體排氣管231排氣。再者，如上所述，氨不為電漿所活性化，而供給至處理室201內。
在步驟3中，使處理室201內的條件成為經由矽膜之氨之氮化反應為不飽和的條件。即，氨之供給量為比藉由矽膜之氮化而形成具有化學計量組成之氮化矽(Si3 N4 )膜所需之量更少量。此外，此時，適當調整APC閥242，而將處理室201內的壓力維持在133～1333Pa的範圍，例如865Pa。以第二質流控制器241b控制的氨的供給流量為0.1～10slm的範圍，例如1slm。再者，將晶圓200暴露在氨中的時間為1～180秒鐘的範圍內的時間。此時，以晶圓200的溫度與步驟1的二氯矽烷的供給時間相同，成為550～700℃的範圍，例如630℃之方式，設定加熱器207的溫度。如此，將氨在無電漿的氣氛下供給至處理室201內，藉此使形成於晶圓200上的數原子層以下的矽膜以熱氮化(CVD-Si膜的熱氮化)。此時，Si的氮化量被抑制，Si成為過量的狀態，可形成富含矽的氮化矽膜。
假設供給至處理室201內的二氯矽烷或氨全部有助於氮化矽膜形成的情況，若以為矽含有物的二氯矽烷的供給量與為氮含有物的氨的供給量成為3：4的比例之方式，將二氯矽烷與氨供給至處理室201內，則可在晶圓200上形成具有化學計量組成之氮化矽(Si3 N4 )膜。相對於此，在本實施形態方面，供給比利用矽膜之熱氮化而形成具有化學計量組成之氮化矽(Si3 N4 )膜本來所需之量更少量的氨。即，以矽膜之氮化反應為不飽和之方式，限制氨的供給量。由此，形成具有化學計量組成之氮化矽膜(Si3 N4 )所需之氮量不足，可在晶圓200上形成富含矽的氮化矽(SiN)膜。
再者，氮化矽膜中的矽與氮的組成比，實際上不僅氨的供給量，而且也隨著例如步驟3的起因於處理室201內的壓力的反應性不同、起因於晶圓200的溫度等的反應性不同、氨供給流量、氨供給時間，即反應時間的長度而變化。此外，也取決於步驟1的處理室201內的壓力、晶圓200的溫度、二氯矽烷的供給流量、二氯矽烷的供給時間。即，控制步驟1的Si供給與步驟3的N供給的平衡在控制氮化矽膜中的矽與氮的組成比(Si/N比)上成為重要。在本實施形態方面，係藉由使處理室201內的壓力、晶圓200的溫度、氣體供給流量、氣體供給時間成為上述範圍內的適當值，來控制氮化矽膜中的矽與氮的組成比。再者，以步驟1的Si供給量為基準而考量(設為固定)的情況，步驟3的條件中，氨的供給流量、氨的供給時間與處理室201內的壓力成為最有助於Si/N比的控制。因此，在步驟3中，最好使氨的供給流量、氨的供給時間、處理室201內的壓力中之至少任一者與矽膜之氮化反應為飽和的條件不同。具體而言，在步驟3中，最好比矽膜之氮化反應為飽和的條件減少氨的供給流量、或縮短氨的供給時間、或降低處理室201內的壓力。
(步驟4)
使數原子層以下的矽膜以熱氮化後，關閉第二氣體供給管232b的第二閥243b，停止氨的供給。此時，使氣體排氣管231的APC閥242開著，利用真空泵246將處理室201內排氣到成為10Pa以下，自處理室201內排除殘留的氨。此時，若將N2 等惰性氣體供給至處理室201內，則排除殘留的氨的效果將更加提高(殘留氣體去除)。
以上述的步驟1～4為1周期，重複此周期複數次，藉此可在晶圓200上形成預定膜厚的富含矽的氮化矽膜。
形成了預定膜厚的富含矽的氮化矽膜，就將N2 等惰性氣體一面供給至處理室201內，一面排氣，藉此氣體清除(清除)處理室201內，將處理室201內置換為惰性氣體，並將處理室201內的壓力恢復常壓(恢復大氣壓)。
其後，利用舟皿升降機115降下密封蓋219，將歧管209的下端開口，並將已處理的晶圓200在保持於舟皿217上的狀態下，自歧管209的下端搬出至加工用管203的外部(舟皿卸載)。其後，從舟皿217取出已處理的晶圓200(晶圓卸下)。
(3)關於本實施形態之效果
依據本實施形態，取得以下所示之1個或複數個效果。
在本實施形態方面，在對於晶圓200供給二氯矽烷的步驟(步驟1)中，以產生CVD反應的條件，即晶圓200的溫度成為550～700℃的範圍，例如630℃之方式進行設定。藉此，不僅可使二氯矽烷吸附於晶圓200上，而且可在晶圓200上使二氯矽烷熱分解而使CVD反應產生，使數分之一原子層至數原子層的矽沉積於晶圓200上，並使沉積於晶圓200上的矽的量過量。
此外，在本實施形態方面，在對於晶圓200供給二氯矽烷的步驟(步驟1)中，在晶圓200上使二氯矽烷熱分解而使CVD反應產生。藉此，可提高成膜率，並可提高基板處理的生產性。此外，藉由提高成膜率，並且可較低溫的成膜，可使對於晶圓200的受熱過程(熱預算)減低。
此外，在本實施形態方面，在對於晶圓200供給氨的步驟(步驟3)中，係使處理室201內的條件成為經由形成於晶圓200上的矽膜之氨之氮化反應為不飽和的條件。例如供給比形成化學計量氮化矽(Si3 N4 )膜所需之量更少量的氨。藉此，可使形成具有化學計量組成的Si3 N4 所需的氮的量不足，並使富含矽的氮化矽(SiN)膜形成於晶圓200上。
此外，在本實施形態方面，藉由在上述範圍內控制處理室201內的壓力、晶圓200的溫度、氨供給流量、氨供給時間，可任意控制氮化矽膜中的矽與氮的組成比。例如，執行步驟1後，在步驟3中將處理室201內的溫度維持在與步驟1相同溫度的狀態下，以成為比步驟1更高壓的預定壓力之方式控制處理室201內的壓力，藉此可使步驟1中沉積的數分之一原子層～數原子層的矽膜氮化，並在1.0～0.75之間任意調整氮化矽膜中的矽與氮的組成比(矽/氮)。此外，例如執行步驟1後，在步驟3中將處理室201內的溫度維持在與步驟1相同狀態的狀態下，控制氨的供給流量或氨的供給時間，藉此可控制氮化矽膜的Si/N比。此外，例如執行步驟1後，在步驟3中控制處理室201內的溫度，藉此可控制氮化矽膜的Si/N比。即，控制步驟3的處理室201內的溫度、壓力、氨供給流量、氨供給時間中之至少任一者，藉此可控制步驟1中沉積的Si的氮化量，並可控制氮化矽膜的Si/N比。再者，也可在步驟1中形成數原子層的矽膜，在步驟3中只使其中之1原子層(上層)氮化，以控制Si/N比，並且也可在步驟1中形成2原子層的矽膜，在步驟3中只使其中之1原子層(上層)氮化，以控制Si/N比。
此外，在本實施形態方面，藉由調整步驟1的二氯矽烷供給條件或步驟3的氨供給條件中之至少任一方，並控制Si的供給量與Si的氮化量(N的供給量)的平衡，可任意控制氮化矽膜中的矽與氮的組成比。此外，藉由控制氮化矽膜中的矽與氮的組成比，可控制電荷的捕獲量、蝕刻率、介電常數、膜應力等氮化矽膜的膜質(物性)。
此外，在本實施形態方面，利用類似ALD法成膜的方法，並且與ALD法不同的方法進行成膜。即，以下述步驟為1周期而重複此周期複數次：對於晶圓200供給二氯矽烷，使CVD-Si膜沉積於晶圓200上的步驟(步驟1)；自晶圓200上去除二氯矽烷的步驟(步驟2)；對於晶圓200供給氨，使形成於晶圓200上的CVD-Si膜熱氮化的步驟(步驟3)；及自晶圓200上去除氨的步驟(步驟4)。如此，藉由將二氯矽烷與氨交互供給至晶圓200上，可控制晶圓200上的成膜反應的進行速度，並使氮化矽膜(SiN)的階差被覆性(階梯覆蓋性)提高。此外，也可使晶圓面內膜厚均勻性提高。
[實施例]
以下，就本發明之實施例，夾雜比較例，一面參閱第4圖一面進行說明。
＜實施例1＞
在本實施例方面，藉由調整步驟1的各條件，嘗試了氮化矽膜中的矽與氮的組成比的控制。其結果，藉由在步驟1以處理室201內的壓力為6.5Torr、晶圓200的溫度為600℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為60秒，在晶圓200上形成了數分之一原子層至數原子層的矽(Si)膜。在步驟3中，以處理室201內的壓力為6.5Torr、晶圓200的溫度為600℃、氨的供給流量為5slm、氨的供給時間為30秒。結果，可得到1.0/周期以上的成膜率。此外，氮化矽膜中的矽與氮的組成比(矽/氮)為1.0，可得到富含矽的氮化矽膜(參閱第4圖的No.1)。
＜實施例2＞
在本實施例方面，亦藉由調整步驟1的各條件，嘗試了氮化矽膜中的矽與氮的組成比的控制。其結果，藉由在步驟1以處理室201內的壓力為6.5Torr、晶圓200的溫度為630℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為10秒，在晶圓200上形成了數分之一原子層至數原子層的矽(Si)膜。在步驟3中，以處理室201內的壓力為6.5Torr、晶圓的溫度為630℃、氨的供給流量為5slm、氨的供給時間為30秒。結果，可得到1.0/周期以上的成膜率。此外，氮化矽膜中的矽與氮的組成比(矽/氮)為1.0，可得到富含矽的氮化矽膜(參閱第4圖的No.2)。
＜實施例3＞
在本實施例方面，亦藉由調整步驟1的各條件，嘗試了氮化矽膜中的矽與氮的組成比的控制。其結果，藉由在步驟1以處理室201內的壓力為1Torr、晶圓200的溫度為630℃、二氯矽烷的供給流量為10slm、二氯矽烷的供給時間為10秒，在晶圓200上形成了數分之一原子層至數原子層的矽(Si)膜。在步驟3中，以處理室201內的壓力為6.5Torr、晶圓的溫度為630℃、氨的供給流量為5slm、氨的供給時間為30秒。結果，可得到1.0/周期以上的成膜率。此外，氮化矽膜中的矽與氮的組成比(矽/氮)為1.0，可得到富含矽的氮化矽膜(參閱第4圖的No.3)。
＜實施例4＞
在本實施例方面，亦藉由調整步驟1的各條件，嘗試了氮化矽膜中的矽與氮的組成比的控制。其結果，藉由在步驟1以處理室201內的壓力為1Torr、晶圓200的溫度為630℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為30秒，在晶圓200上形成了數分之一原子層至數原子層的矽(Si)膜。在步驟3中，以處理室201內的壓力為6.5Torr、晶圓的溫度為630℃、氨的供給流量為5slm、氨的供給時間為30秒。結果，可得到1.0/周期以上的成膜率。此外，氮化矽膜中的矽與氮的組成比(矽/氮)為1.0，可得到富含矽的氮化矽膜(參閱第4圖的No.4)。
＜實施例5＞
在本實施例方面，藉由調整步驟3的各條件，嘗試了氮化矽膜中的矽與氮的組成比的控制。其結果，在步驟1以處理室201內的壓力為1Torr、晶圓200的溫度為630℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為15秒，在步驟3以處理室201內的壓力為6.5Torr、晶圓200的溫度為630℃、氨的供給流量為1slm、氨的供給時間即將晶圓200暴露於氨中的時間為6秒。結果，氮化矽膜中的矽與氮的組成比(矽/氮)為1.0，可得到富含矽的氮化矽膜(參閱第4圖的No.5)。
＜實施例6＞
在本實施例方面，藉由調整步驟3的各條件，嘗試了氮化矽膜中的矽與氮的組成比的控制。其結果，在步驟1以處理室201內的壓力為1Torr、晶圓200的溫度為630℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為15秒，在步驟3以處理室201內的壓力為6.5Torr、晶圓200的溫度為630℃、氨的供給流量為10slm、氨的供給時間即將晶圓200暴露於氨中的時間為6秒。結果，氮化矽膜中的矽與氮的組成比(矽/氮)為0.9，可得到富含矽的氮化矽膜(參閱第4圖的No.6)。
＜比較例1＞
在步驟1以處理室201內的壓力為1Torr、晶圓200的溫度為630℃、二氯矽烷的供給量為0.5slm、二氯矽烷的供給時間為15秒，在步驟3以處理室201內的壓力為6.5Torr、晶圓200的溫度為630℃、氨的供給流量為1slm、氨的供給時間即將晶圓200暴露於氨中的時間為24秒。結果，矽膜之氮化反應飽和，氮化矽膜中的矽與氮的組成比(矽/氮)為0.75，形成化學計量組成的氮化矽膜，不能得到富含矽的氮化矽膜(參閱第4圖的No.7)。再者，本比較例的氨的供給時間以外的條件與實施例5同樣。
＜比較例2＞
在步驟1以處理室201內的壓力為1Torr、晶圓200的溫度為630℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為15秒，在步驟3以處理室201內的壓力為20Torr、晶圓200的溫度為630℃、氨的供給流量為1slm、氨的供給時間即將晶圓200暴露於氨中的時間為6秒。結果，矽膜之氮化反應飽和，氮化矽膜中的矽與氮的組成比(矽/氮)為0.75，形成化學計量組成的氮化矽膜，不能得到富含矽的氮化矽膜(參閱第4圖的No.8)。再者，本比較例的在步驟3的處理室201內的壓力以外的條件與實施例5同樣。
＜比較例3＞
在步驟1以處理室201內的壓力為1Torr、晶圓200的溫度為630℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為30秒，在晶圓200上沉積數分之一原子層至數原子層的薄矽層後，在步驟3以處理室201內的壓力為5Torr、晶圓200的溫度為630℃、氨的供給流量為5slm、氨的供給時間為30秒，將利用電漿而活性化的氨供給至處理室201內。結果，矽膜之氮化反應飽和，矽膜全部氮化，氮化矽膜中的矽與氮的組成比(矽/氮)為0.75，不能得到富含矽的氮化矽膜。因此，得知若將氨利用電漿而活性化後供給至處理室201內，則難以得到富含矽的氮化矽膜(參閱第4圖的No.9)。
＜比較例4＞
在步驟1以處理室201內的壓力為0.5Torr、晶圓200的溫度為600℃、二氯矽烷的供給流量為0.5slm、二氯矽烷的供給時間為10秒的結果，矽膜不沉積在晶圓200上。即，得知即使是在步驟1以溫度為600℃的情況，若以壓力為0.5Torr以下，則矽膜也難以沉積在晶圓200上(參閱第4圖的No.10)。
＜本發明之較佳形態＞
以下，就本發明之較佳形態進行附記。
依據本發明之一形態，可提供一種半導體裝置的製造方法，其係具有使用二氯矽烷與氨，在處理室內於基板上形成氮化矽膜的步驟之半導體裝置的製造方法，並且在形成前述氮化矽膜的步驟中，藉由交互重複以下步驟而形成化學計量上矽相對於氮為過量的氮化矽膜：在產生CVD反應的條件下，對於基板供給二氯矽烷，在基板上形成數原子層以下之矽膜的步驟；及在無電漿的氣氛下，對於基板供給氨，在經由前述矽膜之氨之氮化反應為不飽和的條件下，使前述矽膜熱氮化的步驟。
較佳為在使前述矽膜熱氮化的步驟中，前述處理室內的條件係使前述矽膜之氮化反應成為不飽和的條件之方式，而使氨的供給流量、氨的供給時間及前述處理室內的壓力中之至少任一者與前述矽膜之氮化反應為飽和的條件不同。
此外，較佳為在使前述矽膜熱氮化的步驟中，前處理室內的條件係使前述矽膜之氮化反應成為不飽和的條件之方式，而比前述矽膜之氮化反應為飽和的條件減少氨的供給流量、或縮短氨的供給時間、或降低前述處理室內的壓力。
此外，較佳為在使前述矽膜熱氮化的步驟中，藉由控制氨的供給流量、氨的供給時間及前述處理室內的壓力中之至少任一者，以控制前述氮化矽膜的組成比。
依據本發明之其他形態，可提供一種基板處理裝置，其係具有：處理室，其係處理基板；第一氣體供給系統，其係將二氯矽烷供給至前述處理室內；第二氣體供給系統，其係將氨供給至前述處理室內；加熱器，其係加熱前述處理室內的基板；及控制器，其係以下述方式控制前述第一氣體供給系統、前述第二氣體供給系統及前述加熱器：在產生CVD反應的條件下，將二氯矽烷供給至前述處理室內，在基板上形成數原子層以下的矽膜，在無電漿的氣氛下，將氨供給至前述處理室內，在經由前述矽膜的氨的氮化反應為不飽和的條件下，使前述矽膜氮化，藉由交互重複此等處理，而在基板上形成化學計量上矽相對於氮為過量的氮化矽膜。
115．．．舟皿升降機
200．．．晶圓(基板)
201．．．處理室
202．．．處理爐
203．．．加工用管
207．．．加熱器
209．．．歧管
217．．．舟皿
218．．．隔熱構件
219．．．密封蓋
220a．．．O型環
220b．．．O型環
231．．．氣體排氣管
232a．．．第一氣體供給管(第一氣體供給系統)
232b．．．第二氣體供給管(第二氣體供給系統)
233a．．．第一噴嘴
233b．．．第二噴嘴
234a．．．第一惰性氣體供給管
234b．．．第二惰性氣體供給管
241a．．．第一質流控制器
241b．．．第二質流控制器
241c．．．第三質流控制器
241d．．．第四質流控制器
242．．．APC閥
243a．．．第一閥
243b．．．第二閥
243c．．．第三閥
243d．．．第四閥
245．．．壓力感測器
246．．．真空泵
248a．．．第一氣體供給孔
248b．．．第二氣體供給孔
255．．．旋轉軸
267．．．旋轉機構
280．．．控制器
263．．．溫度感測器
第1圖係在本發明之一實施形態中所適合使用的基板處理裝置之縱型處理爐的概略結構圖。
第2圖係第1圖所示之處理爐的A-A'剖面圖。
第3圖係說明關於本發明之一實施形態之成膜方法的流程圖。
第4圖係夾雜比較例而說明本發明之實施例的表圖。
115．．．舟皿升降機
200．．．晶圓(基板)
201．．．處理室
202．．．處理爐
203．．．加工用管
207．．．加熱器
209．．．歧管
217．．．舟皿
218．．．隔熱構件
219．．．密封蓋
220a．．．O型環
220b．．．O型環
231．．．氣體排氣管
232a．．．第一氣體供給管(第一氣體供給系統)
232b．．．第二氣體供給管(第二氣體供給系統)
233a．．．第一噴嘴
233b．．．第二噴嘴
234a．．．第一惰性氣體供給管
234b．．．第二惰性氣體供給管
241a．．．第一質流控制器
241b．．．第二質流控制器
241c．．．第三質流控制器
241d．．．第四質流控制器
242．．．APC閥
243a．．．第一閥
243b．．．第二閥
243c．．．第三閥
243d．．．第四閥
245．．．壓力感測器
246．．．真空泵
248a．．．第一氣體供給孔
248b．．．第二氣體供給孔
255．．．旋轉軸
267．．．旋轉機構
280．．．控制器
263．．．溫度感測器

Claims (14)

  1. 一種半導體裝置的製造方法，其係具有使用二氯矽烷與氨，而在處理室內於基板上形成氮化矽膜的步驟之半導體裝置的製造方法，在形成該氮化矽膜的步驟中，將以下步驟作為1循環，而複數次重複此循環，以形成化學計量上矽相對於氮為過量之氮化矽膜：在產生CVD反應的條件下，對於該處理室內的基板供給二氯矽烷，在基板上形成數原子層以下之矽膜的步驟；與將殘留在該處理室的二氨矽烷從該處理室內除去的步驟；與在無電漿的環境下，對於該處理室內的基板供給氨，在該矽膜之藉由氨的氮化反應為不飽和的條件下，使該矽膜熱氮化的步驟；與將殘留在該處理室內的氨從該處理室內除去的步驟。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中在使該矽膜熱氮化的步驟中，該處理室內的條件，係使該矽膜之氮化反應如成為不飽和的條件，而使氨的供給流量、氨的供給時間及該處理室內的壓力之中的至少任一者與該矽膜之氮化反應為飽和的條件不同。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中在使該矽膜熱氮化的步驟中，該處理室內的條件，係使該矽膜之氮化反應如成為不飽和的條件，而較該矽膜之 氮化反應為飽和的條件減少氨的供給流量、或縮短氨的供給時間、或降低該處理室內的壓力。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中在使該矽膜熱氮化的步驟中，係控制氨的供給流量、氨的供給時間及該處理室內的壓力之中的至少任一者，以控制該氮化矽膜的組成比。
  5. 如申請專利範圍第1項之半導體裝置的製造方法，其中在形成該矽膜的步驟中，形成數原子層的矽膜，在使該矽膜熱氮化的步驟中，僅氮化該數原子層的矽膜之中的1原子層。
  6. 如申請專利範圍第1項之半導體裝置的製造方法，其中在形成該矽膜的步驟中，形成2原子層的矽膜，在使該矽膜熱氮化的步驟中，僅氮化該2原子層的矽膜之中的1原子層。
  7. 如申請專利範圍第1項之半導體裝置的製造方法，其中在使該矽膜熱氮化的步驟中，係使該矽膜氮化如成為構成該矽膜之矽的結合鍵的一部分係不與構成氨之氮的結合鍵結合的狀態。
  8. 如申請專利範圍第1項之半導體裝置的製造方法，其中在使該矽膜熱氮化的步驟中，係使該矽膜不完全氮化。
  9. 如申請專利範圍第1項之半導體裝置的製造方法，其中在形成該矽膜的步驟與使該矽膜熱氮化的步驟中，係使基板為相同的溫度。
  10. 如申請專利範圍第1項之半導體裝置的製造方法，其中在形成該矽膜的步驟中，係使基板之溫度為550~700℃。
  11. 如申請專利範圍第1項之半導體裝置的製造方法，其中在形成該矽膜的步驟中，係使二氯矽烷熱分解，以使數原子層以下的矽膜堆積於基板上。
  12. 如申請專利範圍第1項之半導體裝置的製造方法，其中該矽膜係CVD-Si膜。
  13. 一種基板處理方法，其係具有使用二氯矽烷與氨，而在處理室內於基板上形成氮化矽膜的步驟之基板處理方法，在形成該氮化矽膜的步驟中，將以下步驟作為1循環，而複數次重複此循環，以形成化學計量上矽相對於氮為過量之氮化矽膜：在產生CVD反應的條件下，對於該處理室內的基板供給二氯矽烷，在基板上形成數原子層以下之矽膜的步驟；與將殘留在該處理室內的二氯矽烷從該處理室內除去的步驟；與在無電漿的環境下，對於該處理室內的基板供給氨，在該矽膜之藉由氨的氮化反應為不飽和的條件下，使該矽膜熱氮化的步驟；與將殘留在該處理室內的氨從該處理室內除去的步驟。
  14. 一種基板處理裝置，其係具有：處理室，其係處理基板；第一氣體供給系統，其係將二氯矽烷供給至該處理室內；第二氣體供給系統，其係將氨供給至該處理室內； 加熱器，其係加熱該處理室內的基板；及控制器，其係將以下處理作為1循環，而複數次重複此循環，以在基板上如形成化學計量上矽相對於氮為過量的氮化矽膜而控制前述第一氣體供給系統、前述第二氣體供給系統及前述加熱器：在產生CVD反應的條件下，對於在該處理室內的基板供給二氯矽烷，而在基板上形成數原子層以下之矽膜的處理；與將殘留在該處理室內的二氯矽烷從該處理室內除去的處理；與在無電漿的環境下，對於在該處理室內的基板供給氨，在該矽膜藉由氨之氮化反應為不飽和的條件下，使該矽膜氮化的處理；與將殘留在該處理室內的氨從該處理室內除去的處理。
TW098129369A 2008-09-02 2009-09-01 半導體裝置的製造方法及基板處理裝置 TWI408747B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008224224A JP5155070B2 (ja) 2008-09-02 2008-09-02 半導体装置の製造方法、基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201017758A TW201017758A (en) 2010-05-01
TWI408747B true TWI408747B (zh) 2013-09-11

Family

ID=41726100

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098129369A TWI408747B (zh) 2008-09-02 2009-09-01 半導體裝置的製造方法及基板處理裝置

Country Status (4)

Country Link
US (1) US7884034B2 (zh)
JP (1) JP5155070B2 (zh)
KR (2) KR101146507B1 (zh)
TW (1) TWI408747B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537662B2 (en) 2003-04-29 2009-05-26 Asm International N.V. Method and apparatus for depositing thin films on a surface
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5572447B2 (ja) * 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5762704B2 (ja) * 2010-08-20 2015-08-12 東京エレクトロン株式会社 基板処理装置及び温度調節方法
JP5805461B2 (ja) * 2010-10-29 2015-11-04 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
WO2012060379A1 (ja) 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
KR101375804B1 (ko) 2011-09-02 2014-03-21 주식회사 만도 주파수 및 압력 감응형 쇽업소버
JP2013077805A (ja) 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6042656B2 (ja) 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013089724A (ja) * 2011-10-17 2013-05-13 Elpida Memory Inc 窒化シリコン膜の成膜方法、不揮発性記憶装置の製造方法
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
TWI696724B (zh) 2014-09-10 2020-06-21 美商應用材料股份有限公司 空間原子層沈積中的氣體分離控制
JP2018093029A (ja) * 2016-12-01 2018-06-14 東京エレクトロン株式会社 成膜処理方法
WO2018150452A1 (ja) * 2017-02-14 2018-08-23 東芝三菱電機産業システム株式会社 窒化膜成膜方法
JP6946989B2 (ja) * 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
US10483407B2 (en) 2018-04-19 2019-11-19 Micron Technology, Inc. Methods of forming si3nX, methods of forming insulator material between a control gate and charge-storage material of a programmable charge-storage transistor, and methods of forming an array of elevationally-extending strings of memory cells and a programmable charge-storage transistor manufactured in accordance with methods
JP6937806B2 (ja) 2019-09-25 2021-09-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、及び半導体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908852B2 (en) * 2003-01-29 2005-06-21 Freescale Semiconductor, Inc. Method of forming an arc layer for a semiconductor device
US20060199357A1 (en) * 2005-03-07 2006-09-07 Wan Yuet M High stress nitride film and method for formation thereof
TW200832554A (en) * 2006-09-28 2008-08-01 Tokyo Electron Ltd Film formation method and apparatus for forming silicon oxide film
TW200834727A (en) * 2006-10-04 2008-08-16 Tokyo Electron Ltd Film formation apparatus and method for using the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834978A (ja) 1981-08-26 1983-03-01 Matsushita Electronics Corp 半導体記憶装置
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JP2004095940A (ja) 2002-09-02 2004-03-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
JP4179311B2 (ja) 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2006135229A (ja) 2004-11-09 2006-05-25 Elpida Memory Inc 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
JP4305427B2 (ja) * 2005-08-02 2009-07-29 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
KR100792398B1 (ko) * 2006-07-26 2008-01-08 주식회사 유진테크 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2008041825A (ja) * 2006-08-03 2008-02-21 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908852B2 (en) * 2003-01-29 2005-06-21 Freescale Semiconductor, Inc. Method of forming an arc layer for a semiconductor device
US20060199357A1 (en) * 2005-03-07 2006-09-07 Wan Yuet M High stress nitride film and method for formation thereof
TW200832554A (en) * 2006-09-28 2008-08-01 Tokyo Electron Ltd Film formation method and apparatus for forming silicon oxide film
TW200834727A (en) * 2006-10-04 2008-08-16 Tokyo Electron Ltd Film formation apparatus and method for using the same

Also Published As

Publication number Publication date
JP2010062230A (ja) 2010-03-18
KR101146507B1 (ko) 2012-05-25
TW201017758A (en) 2010-05-01
US20100055927A1 (en) 2010-03-04
KR20110089123A (ko) 2011-08-04
KR20100027989A (ko) 2010-03-11
JP5155070B2 (ja) 2013-02-27
US7884034B2 (en) 2011-02-08
KR101202299B1 (ko) 2012-11-16

Similar Documents

Publication Publication Date Title
TWI408747B (zh) 半導體裝置的製造方法及基板處理裝置
JP6222880B2 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101749398B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI523104B (zh) 半導體裝置的製造方法、基板處理方法及基板處理裝置
JP5467007B2 (ja) 半導体装置の製造方法および基板処理装置
US10304676B2 (en) Method and apparatus for forming nitride film
KR102137477B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101995135B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW201120958A (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR20190041911A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5312996B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6760833B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6635839B2 (ja) 窒化膜の形成方法
JP5982045B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JPWO2019186636A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2022064600A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP5356569B2 (ja) 半導体装置の製造方法及び基板処理方法並びに基板処理装置
KR101066138B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP2006269532A (ja) 半導体デバイスの製造方法
JP2020080422A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2011060937A (ja) 半導体装置の製造方法および基板処理装置
JP2011119592A (ja) 半導体装置の製造方法および基板処理装置