JPH11121605A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】トレンチ埋め込み後のトレンチ表面の平坦化工
程を簡素化してその生産性を向上させることのできる半
導体装置の製造方法を提供する。 【解決手段】トレンチ４の埋め込みに際し、最初にリン
ドープ多結晶シリコン膜５をリンのドーパントガス（ホ
スフィンＰＨ₃ 等）を反応ガスに混入させてＣＶＤ（化
学気相堆積）法にて所定膜厚に形成する。続いて同リン
ドープ多結晶シリコン膜５上にノンドープ多結晶シリコ
ン膜６を同じくＣＶＤ法にて形成して行う。次に、表面
酸化膜２上の多結晶シリコン膜５及び６を等方性エッチ
ングにて除去して平坦な埋込部材表面Ｂを得る。続いて
表面酸化膜２とトレンチ４との境界部の段差がなくなる
まで多結晶シリコン膜５及び６を酸化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、トレンチ（縦
溝）埋め込み分離を用いた半導体装置の製造方法にかか
り、詳しくは、トレンチを埋め込んだ後のトレンチ表面
の平坦化方法に関する。

【０００２】

【従来の技術】従来、このようにトレンチ（縦溝）を埋
め込んだ後のトレンチ表面の平坦化を行う半導体装置の
製造方法としては、例えば特開平２−２２６７４２号公
報等に記載された半導体装置の製造方法が知られてい
る。その製造工程の概要を図３（ａ）〜図３（ｆ）を参
照して説明する。

【０００３】まず図３（ａ）に示す工程では、半導体基
板１１上の全面に第１の酸化膜１２ａを形成した上で、
トレンチ埋め込み分離領域に対応する部分の酸化膜１２
ａを選択的にパターニング除去して開口させ、かつこの
パターニングされた第１の酸化膜１２ａをマスクに用
い、半導体基板１１に異方性エッチングを施して所定深
さのトレンチ１４を形成する。

【０００４】次に、図３（ｂ）に示す工程では、前記マ
スクに用いた第１の酸化膜１２ａを除去した後、前記ト
レンチ１４の内壁面及び内底面を含む半導体基板１１の
表面に第２の酸化膜１２ｂ及び窒化膜１３を順次形成す
る。なお、ここで窒化膜１３は、半導体基板１１及び第
２の酸化膜１２ｂに対して、後述する選択酸化処理及び
エッチング処理に際してマスクとして機能させるために
形成される。

【０００５】さらに、図３（ｃ）に示す工程では、この
窒化膜１３上にトレンチ１４の埋込部材として多結晶シ
リコン膜１５を堆積させて、これら各膜１２ｂ及び１３
で覆われたトレンチ１４の内部まで十分に埋め込む。こ
のとき、多結晶シリコン膜１５の堆積膜厚は、同膜厚を
厚くするほどトレンチ１４の中心部表面に残存するくぼ
みＨが小さくなるため、厚いほど好ましい。ただしこの
場合、多結晶シリコン膜１５の堆積膜厚は、くぼみＨの
下端部が前記窒化膜１３の表面以上に位置する程度の厚
さで十分である。

【０００６】次に、図３（ｄ）に示す工程では、前記多
結晶シリコン膜１５を半導体基板１１の表面以下になる
深さまで選択的に酸化処理することによって、第３の酸
化膜１２ｃを形成する。ここで、この選択酸化処理に際
し、前記半導体基板１１に対しては、先にその表面を覆
っている窒化膜１３がマスクとして作用することにな
る。またこのとき、第３の酸化膜１２ｃの表面には、前
記くぼみＨの形状を反映したくぼみＨ１が形成されるこ
とになるが、この第３の酸化膜１２ｃと未酸化の多結晶
シリコン膜１５との界面１５ａは平坦になる。

【０００７】続いて、図３（ｅ）に示す工程では、前記
第３の酸化膜１２ｃを適宜にエッチング除去する。これ
により、前記第２の酸化膜１２ｂと窒化膜１３とで覆わ
れたトレンチ１４内は、上部に所定深さの空間部１７を
残して、多結晶シリコン膜１５によって充填された状態
になる。そして、露出された同多結晶シリコン膜１５の
表面１５ｂは平坦なものとなっている。このエッチング
に際してもまた、前記第２の酸化膜１２ｂに対して、こ
れを覆う窒化膜１３がマスクとして作用する。

【０００８】最後に、図３（ｆ）に示す工程では、前記
図３（ｄ）に示した工程と同様に、多結晶シリコン膜１
５の表面１５ｂ部を選択的に酸化処理することにより第
４の酸化膜１２ｄを形成する。これにより、前記上部に
残された空間部１７が同酸化膜１２ｄによって塞がれ、
平坦なトレンチ表面１５ｃが形成される。このとき、前
記窒化膜１３がこの第４の酸化膜１２ｄの形成時の応力
を緩和するための役割も果たす。

【０００９】以上の各工程を経て、トレンチ１４による
所望の埋め込み分離領域が形成されるとともにトレンチ
埋め込み後において平坦なトレンチ表面１５ｃが得られ
ることとなる。

【００１０】

【発明が解決しようとする課題】上述のように、同公報
記載のトレンチ表面の平坦化方法においては、まずトレ
ンチ１４の埋込部材としての多結晶シリコン膜１５を選
択酸化して平坦界面１５ａを形成し、次にこの平坦界面
１５ａ上の選択酸化された酸化膜１２ｃをエッチングに
より除去して露出表面１５ｂとし、さらにこの露出表面
１５ｂを含む多結晶シリコン膜１５を再度選択酸化して
平坦なトレンチ表面１５ｃを形成している。ただしその
際、マスクとして機能させる窒化膜１３も形成する必要
がある等、トレンチ埋め込み分離領域及び平坦なトレン
チ表面１５ｃの作成工程が複雑なものとなっている。

【００１１】この発明は、このような実情に鑑みてなさ
れたものであり、その目的とするところは、トレンチ埋
め込み後のトレンチ表面の平坦化工程を簡素化してその
生産性を向上させることのできる半導体装置の製造方法
を提供することにある。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明は、トレンチ分離構造を有
する半導体装置の製造方法であって、半導体基板に形成
されたトレンチにエッチングレートの異なる複数の埋込
部材を埋設する工程と、半導体基板表面に露出した埋込
部材の少なくとも一部を各埋込部材のエッチングレート
の差に基づきエッチング除去する工程とを含むことをそ
の要旨とする。

【００１３】同方法によれば、埋込部材のエッチングレ
ートの差を利用して埋込部材の露出表面の平坦化を図る
ことができる。また請求項２に記載の発明は、請求項１
記載の半導体装置の製造方法において、前記埋込部材の
エッチング除去を等方性エッチングにて行うことをその
要旨とする。

【００１４】同方法によれば、埋込部材のエッチング除
去を等方性エッチングにて行うため、埋込部材のエッチ
ングレートの差とともに埋込部材表面のくぼみを利用し
て埋込部材の露出表面の平坦化を図ることができる。

【００１５】また、請求項３に記載の発明は、請求項２
記載の半導体装置の製造方法において、前記埋込部材
は、前記トレンチの外縁部に埋設される第１の埋込部材
と、同トレンチの中心部に埋設される第２の埋込部材と
からなり、前記第１の埋込部材は、前記第２の埋込部材
よりも高不純物濃度に設定されてなることをその要旨と
する。

【００１６】同方法によれば、第１の埋込部材と第２の
埋込部材との不純物濃度差に起因するエッチングレート
の差を利用して同埋込部材の露出表面の平坦化を図るこ
とができる。

【００１７】また、請求項４に記載の発明は、請求項３
に記載の半導体装置の製造方法において、前記第１及び
第２の埋込部材は共に多結晶シリコンであり、前記トレ
ンチに前記第１及び第２の埋込部材を埋設するに際し、
前記第１の埋込部材の不純物濃度が前記第２の埋込部材
の不純物濃度よりも高くなるように少なくとも一方に不
純物の導入を行うことをその要旨とする。

【００１８】同方法によれば、第１及び第２埋込部材の
エッチングレートの制御が各々多結晶シリコンへの不純
物の導入量の制御により行われるため、同エッチングレ
ートの制御を容易に行うことができる。そのため、トレ
ンチ表面の平坦化工程を簡素化することができる。

【００１９】また、請求項５に記載の発明は、請求項４
に記載の半導体装置の製造方法において、前記導入する
不純物としてリンを用いることをその要旨とする。同方
法によれば、導入する不純物としてリンを用いることに
より、第１及び第２埋込部材への不純物の導入及びその
導入量の制御を好適に行える。

【００２０】

【発明の実施の形態】以下、本発明の半導体装置の製造
方法を具体化した一実施の形態を図１〜図２に基づき詳
細に説明する。

【００２１】ここで図１（ａ）〜（ｅ）は、この実施の
形態にかかるトレンチ埋め込み分離領域の形成に必要な
各工程を模式的に表わす断面図である。まず図１（ａ）
に示す工程では、フォトリソグラフィー法及びリアクテ
ィブイオンエッチング（以下、ＲＩＥと記す）法により
トレンチの形成箇所の酸化膜２を除去する。次いでレジ
スト膜（図示せず）を除去し、酸化膜２をマスクとして
ＲＩＥ法により素子形成シリコン（Ｓｉ）層３にトレン
チ４を形成する。なお、この素子形成シリコン層３は、
シリコン基板１の上に酸化膜２を介して形成されてい
る。

【００２２】続く図１（ｂ）に示す工程では、酸化膜ウ
ェットエッチング、Ｓｉ層３のケミカルドライエッチン
グ（ＣＤＥ）によりトレンチコーナー４ａの丸め処理を
行った後、トレンチ側壁４ｂの酸化を行う。なお、トレ
ンチコーナー４ａの丸めはトレンチ側壁４ｂの酸化時の
応力緩和のために行う。

【００２３】次に図１（ｃ）に示すトレンチ埋込工程で
は、トレンチ４の埋込部材としてリンドープ多結晶シリ
コン膜５及びノンドープ多結晶シリコン膜６を化学気相
堆積（以下、ＣＶＤと記す）法により成膜する。

【００２４】まず最初に、リンドープ多結晶シリコン膜
５をリンのドーパントガス（ホスフィンＰＨ₃ 等）を反
応ガスに混入させてＣＶＤ法にて所定膜厚に形成する。
続いてリンドープ多結晶シリコン膜５を覆うように、同
リンドープ多結晶シリコン膜５上にノンドープ多結晶シ
リコン膜６を同じくＣＶＤ法にて形成してトレンチ４を
埋め込む。

【００２５】すなわち、このトレンチ埋込工程において
は２層の膜形成が必要とされるが、これら２層の膜形成
はＣＶＤ法により連続して成膜可能である。 そのため、
半導体装置の製造工程が増すこともない。

【００２６】なお、このときの成膜の厚さは概略下記に
示すようなものとなる。 １．リンドープ多結晶シリコン膜５の膜厚ｔ１ トレンチ開口幅Ｗμｍに対し３０〜４０％（０．３〜
０．４Ｗ）μｍ ２．トータル膜厚Ｔ トレンチ開口幅Ｗμｍの場合、トレンチ交差箇所の対角
線方向の幅は√２×Ｗ≒１．４１Ｗμｍとなる。また、
表面の酸化膜をＸμｍエッチングし、開口部を広げてい
る場合は、１．４１×（Ｗ＋２Ｘ）μｍがトレンチ４の
最大幅となる。トレンチ４を埋め込むために必要な成膜
厚さは、上記トレンチ最大幅１．４１（Ｗ＋２Ｘ）の１
／２＋αとすればよい。この＋αは、フォト寸法、エッ
チング量、多結晶シリコン膜厚のバラツキを考慮し、２
０〜４０％のプロセスマージンを加味するものである。

【００２７】従って、トータル膜厚Ｔは下記の（１）式
で示すようになる。 （１） Ｔ＝１．２（０．７１Ｗ＋１．４１Ｘ） 〜 １．４（０．７１Ｗ ＋１．４１Ｘ） ≒（０．８５Ｗ＋１．７Ｘ） 〜 （Ｗ＋２Ｘ） ［μｍ］ なお、このトレンチ埋込工程の際、同図１（ｃ）に示す
ように埋め込み箇所の表面中心部にくぼみＫが残存す
る。

【００２８】次に図１（ｄ）に示すエッチング工程で
は、ケミカルドライエッチング法により前記リンドープ
多結晶シリコン膜５及びノンドープ多結晶シリコン膜６
を等方的にエッチングする。このときのエッチング量
（時間）の条件は、トレンチ領域以外の表面酸化膜上の
リンドープ多結晶シリコン膜５を完全に除去するため
に、エンドポイントまでのエッチング時間に対し５〜１
０％のオーバーの条件とする。なお、ここでエンドポイ
ントは、表面酸化膜２上のリンドープ多結晶シリコン膜
６がエッチングされた時点で検知が可能なものとする。

【００２９】次に、上記トレンチ埋込工程及びエッチン
グ工程の詳細を図２（ａ）〜図２（ｂ）に示す拡大断面
図を参照して説明する。ここで図２（ａ）は、トレンチ
幅Ｗを０．８μｍとして、リンドープ多結晶シリコン膜
５の膜厚ｔ１が０．３μｍ、ノンドープ多結晶シリコン
膜６の膜厚ｔ２が０．４μｍとなるようにそれぞれＣＶ
Ｄ法により堆積した場合を示す。なお、図２（ａ）では
上記（１）式におけるＸ（表面酸化膜のエッチング幅）
をゼロとする。また、同図２（ａ）に示す点Ａは前記く
ぼみＫの最下点を示す。

【００３０】次に図２（ｂ）は、ノンドープ多結晶シリ
コン膜６をケミカルドライエッチングにより０．４μｍ
エッチバックした状態を示す（実際のエッチングはここ
で終了せず、図１（ｄ）に示す状態まで継続して行
う）。これ以降のトレンチ上端部のエッチング形状は、
エッチング速度が多結晶シリコン中のリン濃度に依存す
るため、同図２（ｂ）に示すような前記くぼみＫの最下
点である点Ａを中心とする円弧状とはならない。

【００３１】具体的なエッチング速度に関しては、ケミ
カルドライエッチングにおいて高濃度多結晶シリコンの
エッチング速度はノンドープ多結晶シリコンのエッチン
グ速度のほぼ２倍となることが発明者らの実験により確
かめられている。すなわち、トレンチ４の中央部のノン
ドープ多結晶シリコン膜６が下方（ウェハ裏面側）にほ
ぼ０．１５μｍ（ｔ３）エッチングされるとき、リンド
ープ多結晶シリコン膜５は同下方にほぼ０．３μｍ（ｔ
１）エッチングされる。その結果として図１（ｄ）に示
すような平坦な埋込部材表面Ｂが得られる。

【００３２】次に図１（ｅ）に示す工程では、多結晶シ
リコン膜５及び６の表面を酸化する。このときの酸化膜
厚は、酸化後に表面酸化膜２との境界部に段差が残らな
いように設定され、トレンチ埋め込み後のトレンチ近傍
の上表面Ｃが平坦化される。

【００３３】以上説明した実施の形態によって得られる
効果について、以下に記載する。 ・本実施の形態においては、トレンチ埋込材をリンドー
プ多結晶シリコン膜５とノンドープ多結晶シリコン膜６
との２層膜にて構成したが、これらは同一工程（ＣＶＤ
法）にて形成可能であるため、その形成が容易である。

【００３４】・本実施の形態においては、トレンチ埋込
材（リンドープ多結晶シリコン膜５及びノンドープ多結
晶シリコン膜６）の不純物濃度差に起因するエッチング
レート差に基づいて同トレンチ埋込材上面Ｂの平坦化を
行った。そのため、トレンチ埋込材を酸化する等の工程
も必要でなく、単に同トレンチ埋込材をエッチバックす
るだけでトレンチ埋込材上面Ｂの平坦化が可能となる。

【００３５】なお、この発明は、次のように変更して具
体化することも可能である。 ・本実施の形態においては、トレンチ４の埋め込みにリ
ンドープ多結晶シリコン膜５及びノンドープ多結晶シリ
コン膜６の２層多結晶シリコンを用いた例を示したが、
これに限定されるものではない。

【００３６】例えば、ノンドープ多結晶シリコン膜６の
代わりに、リンドープ多結晶シリコン膜５より低不純物
濃度のリンドープ多結晶シリコン膜を用いてもよい。ま
た多結晶シリコンにドープする不純物もリンに限定され
るものではない。

【００３７】さらに、埋込部材として不純物濃度を連続
的に変化させた膜、不純物濃度が３種類以上からなる多
層膜としてもよい。またその埋め込み材質も多結晶シリ
コンに限定されず、例えばアモルファスＳｉ，ＣＶＤ酸
化膜等でもよい。

【００３８】・本実施の形態においては、埋込材のエッ
チバックをＣＤＥ法で行ったががこれに限定されるもの
ではなく、等方的にエッチングできる方法であればよ
い。例えば、埋め込み材がＣＶＤ酸化膜である場合には
ウェットエッチング法でもよい。

【００３９】・本実施の形態においては、トレンチ４を
素子分離に適用した例を示したがこれに限定されず、例
えばトレンチゲート構造を有するパワーＭＯＳＦＥＴ
（パワーＭＯＳ電界効果トランジスタ），ＩＧＢＴ（絶
縁ゲート型バイポーラトランジスタ）等、トレンチを有
する半導体装置全てに適用可能である。

【００４０】その他、前記実施の形態から把握できる請
求項以外の技術的思想について、以下にその効果ととも
に記載する。 （イ）トレンチ分離構造を有する半導体装置の製造方法
であって、半導体基板に形成されたトレンチに連続的に
不純物濃度の異なる埋込部材を埋設する工程と、半導体
基板表面に露出した埋込部材の少なくとも一部を同埋込
部材のエッチングレートの差に基づきエッチング除去す
る工程とを含むことを特徴とする半導体装置の製造方
法。

【００４１】同方法によれば、単一の埋込部材であって
も、不純物濃度差に起因するエッチングレートの差を利
用して、同埋込部材の露出表面の平坦化を好適に図るこ
とができる。

【００４２】

【発明の効果】請求項１に記載の発明によれば、埋込部
材のエッチングレートの差を利用して埋込部材の露出表
面の平坦化を図ることができる。

【００４３】請求項２に記載の発明によれば、埋込部材
のエッチングレートの差とともに埋込部材表面のくぼみ
を利用して埋込部材の露出表面の平坦化を図ることがで
きる。

【００４４】請求項３に記載の発明によれば、第１の埋
込部材と第２の埋込部材との不純物濃度差に起因するエ
ッチングレートの差を利用して同埋込部材の露出表面の
平坦化を図ることができる。

【００４５】請求項４に記載の発明によれば、第１及び
第２埋込部材のエッチングレートの制御が各々多結晶シ
リコンへの不純物の導入量の制御により行われるため、
同エッチングレートの制御を容易に行うことができる。

【００４６】請求項５に記載の発明によれば、第１及び
第２埋込部材への不純物の導入及びその導入量の制御を
好適に行える。

【図面の簡単な説明】

【図１】本発明にかかる半導体装置の製造方法の一実施
の形態を示す概略断面図。

【図２】同じく実施の形態を示す概略断面図。

【図３】従来の半導体装置の製造方法を示す概略断面
図。

【符号の説明】

１…シリコン基板、２…酸化膜、３…素子形成シリコン
層、４…トレンチ、５…リンドープ多結晶シリコン膜
（第１の埋込部材）、６…ノンドープ多結晶シリコン膜
（第２の埋込部材）、Ｋ…くぼみ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】トレンチ分離構造を有する半導体装置の製
   造方法であって、 半導体基板に形成されたトレンチにエッチングレートの
   異なる複数の埋込部材を埋設する工程と、 半導体基板表面に露出した埋込部材の少なくとも一部を
   各埋込部材のエッチングレートの差に基づきエッチング
   除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】前記埋込部材のエッチング除去を等方性エ
   ッチングにて行う請求項１記載の半導体装置の製造方
   法。
3. 【請求項３】前記埋込部材は、前記トレンチの外縁部に
   埋設される第１の埋込部材と、同トレンチの中心部に埋
   設される第２の埋込部材とからなり、 前記第１の埋込部材は、前記第２の埋込部材よりも高不
   純物濃度に設定されてなる請求項２記載の半導体装置の
   製造方法。
4. 【請求項４】前記第１及び第２の埋込部材は共に多結晶
   シリコンであり、前記トレンチに前記第１及び第２の埋
   込部材を埋設するに際し、前記第１の埋込部材の不純物
   濃度が前記第２の埋込部材の不純物濃度よりも高くなる
   ように少なくとも一方に不純物の導入を行う請求項３記
   載の半導体装置の製造方法。
5. 【請求項５】前記導入する不純物としてリンを用いる請
   求項４記載の半導体装置の製造方法。