JP3148766B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3148766B2 JP3148766B2 JP30359991A JP30359991A JP3148766B2 JP 3148766 B2 JP3148766 B2 JP 3148766B2 JP 30359991 A JP30359991 A JP 30359991A JP 30359991 A JP30359991 A JP 30359991A JP 3148766 B2 JP3148766 B2 JP 3148766B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- filling portion
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本案は、絶縁物分離形式の半導体
装置に関する。
装置に関する。
【０００２】
【従来の技術】特開昭６１−５９８５２号公報は、シリ
コン基板張り合わせ技術により埋込絶縁層及びその表面
の半導体層とを形成し、半導体層の表面から前記埋込絶
縁層までトレンチした分離溝により半導体層を複数の半
導体能動領域に分割し、分離溝の表面にアイソレ−ショ
ン用の絶縁膜を形成した後、分離溝にポリシリコンから
なる溝充填部を充填した絶縁分離形式の半導体装置を開
示している。
コン基板張り合わせ技術により埋込絶縁層及びその表面
の半導体層とを形成し、半導体層の表面から前記埋込絶
縁層までトレンチした分離溝により半導体層を複数の半
導体能動領域に分割し、分離溝の表面にアイソレ−ショ
ン用の絶縁膜を形成した後、分離溝にポリシリコンから
なる溝充填部を充填した絶縁分離形式の半導体装置を開
示している。
【０００３】
【発明が解決しようとする課題】上記した絶縁分離形式
の半導体装置は、半導体能動領域の下面を埋込絶縁層で
絶縁分離するとともに、半導体能動領域の側面を絶縁膜
により絶縁分離できるので、接合分離形式の半導体装置
に比較して耐圧向上を図ることができる。しかし、各半
導体能動領域は互いに絶縁膜及びポリシリコン（溝充填
部）により分離されるものの、微細化により分離溝幅を
縮小するにつれて各半導体能動領域間の静電容量が増大
し、いわゆるクロスト−クにより各半導体能動領域が隣
接する半導体能動領域の電位変動の影響を大きく受ける
ようになる。
の半導体装置は、半導体能動領域の下面を埋込絶縁層で
絶縁分離するとともに、半導体能動領域の側面を絶縁膜
により絶縁分離できるので、接合分離形式の半導体装置
に比較して耐圧向上を図ることができる。しかし、各半
導体能動領域は互いに絶縁膜及びポリシリコン（溝充填
部）により分離されるものの、微細化により分離溝幅を
縮小するにつれて各半導体能動領域間の静電容量が増大
し、いわゆるクロスト−クにより各半導体能動領域が隣
接する半導体能動領域の電位変動の影響を大きく受ける
ようになる。
【０００４】すなわち微細化による隣接半導体能動領域
間の間隔縮小によって、抵抗体であるポリシリコンは浮
遊電位領域又は空乏化により静電容量領域と見なせるよ
うになるので、隣接する二つの半導体能動領域は、浮遊
電位領域を介して２枚の絶縁膜の直列静電容量で電気的
に接続されたようになるか、又は上記２枚の絶縁膜のと
ポリシリコン空乏化領域の直列静電容量で電気的に接続
されたようになり、その結果、隣接する半導体能動領域
間におけるクロスト−ク、電位変動が問題となる。例え
ば、バイポ−ラＩＣにおいて、信号のＳＮ比が劣化し、
またコンパレ−タの初段トランジスタなどでは、誤動作
の可能性が生じる。
間の間隔縮小によって、抵抗体であるポリシリコンは浮
遊電位領域又は空乏化により静電容量領域と見なせるよ
うになるので、隣接する二つの半導体能動領域は、浮遊
電位領域を介して２枚の絶縁膜の直列静電容量で電気的
に接続されたようになるか、又は上記２枚の絶縁膜のと
ポリシリコン空乏化領域の直列静電容量で電気的に接続
されたようになり、その結果、隣接する半導体能動領域
間におけるクロスト−ク、電位変動が問題となる。例え
ば、バイポ−ラＩＣにおいて、信号のＳＮ比が劣化し、
またコンパレ−タの初段トランジスタなどでは、誤動作
の可能性が生じる。
【０００５】またこの電位変動問題は、デジタルバイポ
−ラＩＣにおいても振幅マ−ジンを減らし、更に、他の
トランジスタやダイオ−ドなどにおいても同様の問題を
惹起する。上記欠点を改善するために、ポリシリコン
（溝充填部）の表面に低抵抗の電極を形成し、この電極
に一定電位を付与することも考えられるが、構造及び工
程の複雑化であり、かつ、微細化が困難であるという問
題が生じる。
−ラＩＣにおいても振幅マ−ジンを減らし、更に、他の
トランジスタやダイオ−ドなどにおいても同様の問題を
惹起する。上記欠点を改善するために、ポリシリコン
（溝充填部）の表面に低抵抗の電極を形成し、この電極
に一定電位を付与することも考えられるが、構造及び工
程の複雑化であり、かつ、微細化が困難であるという問
題が生じる。
【０００６】本発明は上記問題に鑑みなされたものであ
り、構造の複雑化を回避しつつ隣接半導体能動領域間の
静電容量を低減し得る半導体装置を提供することを、そ
の目的としている。
り、構造の複雑化を回避しつつ隣接半導体能動領域間の
静電容量を低減し得る半導体装置を提供することを、そ
の目的としている。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、該半導体基板上に埋込絶縁層を介して配
置された半導体層と、該半導体層を複数の半導体素子形
成領域に分割する分離溝と、前記半導体層の表面から前
記埋込絶縁層に至るように前記分離溝の側壁に配置さ
れ、前記半導体素子形成領域の側面を絶縁分離する側壁
絶縁膜と、前記分離溝に充填された半導体からなる溝充
填部と、前記半導体素子形成領域内に形成された半導体
素子とを備える半導体装置において、前記溝充填部は、
高不純物濃度でかつ前記半導体基板と同一導電型に形成
されて前記半導体素子形成領域を前記側壁絶縁膜を介し
て囲む半導体を有するとともに、前記埋込絶縁層を貫通
して前記半導体基板に電気的に接続され、前記半導体基
板に一定の基板電位を付与することを特徴としている。
好適な態様において、前記溝充填部は、前記半導体素子
形成領域の周囲全域において前記半導体基板と電気的に
接続されている。好適な態様において前記半導体基板と
前記溝充填部との接続位置には、前記半導体基板よりも
高不純物濃度かつ同一導電型の拡散層が配置されてい
る。
半導体基板と、該半導体基板上に埋込絶縁層を介して配
置された半導体層と、該半導体層を複数の半導体素子形
成領域に分割する分離溝と、前記半導体層の表面から前
記埋込絶縁層に至るように前記分離溝の側壁に配置さ
れ、前記半導体素子形成領域の側面を絶縁分離する側壁
絶縁膜と、前記分離溝に充填された半導体からなる溝充
填部と、前記半導体素子形成領域内に形成された半導体
素子とを備える半導体装置において、前記溝充填部は、
高不純物濃度でかつ前記半導体基板と同一導電型に形成
されて前記半導体素子形成領域を前記側壁絶縁膜を介し
て囲む半導体を有するとともに、前記埋込絶縁層を貫通
して前記半導体基板に電気的に接続され、前記半導体基
板に一定の基板電位を付与することを特徴としている。
好適な態様において、前記溝充填部は、前記半導体素子
形成領域の周囲全域において前記半導体基板と電気的に
接続されている。好適な態様において前記半導体基板と
前記溝充填部との接続位置には、前記半導体基板よりも
高不純物濃度かつ同一導電型の拡散層が配置されてい
る。
【０００８】好適な態様において、溝充填部の素材はポ
リシリコンとされ、溝充填部の不純物濃度は１０17原子
／ｃｍ3 以上、更に好ましくは１０19原子／ｃｍ3 以上
とされる。好適な態様において、半導体基板の不純物濃
度は５×１０15原子／ｃｍ3 以上、更に好ましくは１０
16原子／ｃｍ3 以上とされる。
リシリコンとされ、溝充填部の不純物濃度は１０17原子
／ｃｍ3 以上、更に好ましくは１０19原子／ｃｍ3 以上
とされる。好適な態様において、半導体基板の不純物濃
度は５×１０15原子／ｃｍ3 以上、更に好ましくは１０
16原子／ｃｍ3 以上とされる。
【０００９】上記半導体素子としては、バイポ−ラトラ
ンジスタを形成するのが効果的であるが、それ以外にＰ
Ｎ接合ダイオ−ド、ショットキダイオ−ド、縦型Ｊ−Ｆ
ＥＴ、縦型ＳＩＴ、ＭＩＳトランジスタなどを作製する
こともできる。
ンジスタを形成するのが効果的であるが、それ以外にＰ
Ｎ接合ダイオ−ド、ショットキダイオ−ド、縦型Ｊ−Ｆ
ＥＴ、縦型ＳＩＴ、ＭＩＳトランジスタなどを作製する
こともできる。
【００１０】
【作用】例えばシリコン基板張り合わせ技術により形成
される埋込絶縁層が半導体素子形成領域の下面を半導体
基板から絶縁分離する。埋込絶縁層までトレンチした分
離溝表面に形成された側壁絶縁膜が各半導体素子形成領
域の側面を絶縁分離する。分離溝内に充填された溝充填
部は半導体基板と同一導電型で低抵抗であるとともに、
埋込絶縁層を貫通して半導体基板に電気的接続されてい
る。また、溝充填部は、半導体素子形成領域を側壁絶縁
膜を介して囲み、半導体基板には一定の基板電位が付与
される。これにより、溝充填部の電位は半導体基板電位
にほぼ固定され、それにより隣接する半導体素子形成領
域間相互の電位変動の影響が低減される。
される埋込絶縁層が半導体素子形成領域の下面を半導体
基板から絶縁分離する。埋込絶縁層までトレンチした分
離溝表面に形成された側壁絶縁膜が各半導体素子形成領
域の側面を絶縁分離する。分離溝内に充填された溝充填
部は半導体基板と同一導電型で低抵抗であるとともに、
埋込絶縁層を貫通して半導体基板に電気的接続されてい
る。また、溝充填部は、半導体素子形成領域を側壁絶縁
膜を介して囲み、半導体基板には一定の基板電位が付与
される。これにより、溝充填部の電位は半導体基板電位
にほぼ固定され、それにより隣接する半導体素子形成領
域間相互の電位変動の影響が低減される。
【００１１】
【発明の効果】以上説明したように本発明は、下面及び
側面を絶縁分離する半導体装置において、分離溝に充填
した溝充填部を半導体基板と同一導電型でかつ高導電率
の半導体とし、更に溝充填部が埋込絶縁層を貫通して半
導体基板に電気的に接続している。そして、溝充填部
は、半導体素子形成領域を側壁絶縁膜を介して囲み、半
導体基板には一定の基板電位が付与される。 これによ
り、溝充填部の電位変動が抑止されるので、隣接する半
導体素子形成領域間のクロスト−クが遮断される。すな
わち、隣接半導体素子形成領域の電位変動の影響を低減
することができるので、動作信頼性及びＳＮ比の向上を
実現することが可能となる。
側面を絶縁分離する半導体装置において、分離溝に充填
した溝充填部を半導体基板と同一導電型でかつ高導電率
の半導体とし、更に溝充填部が埋込絶縁層を貫通して半
導体基板に電気的に接続している。そして、溝充填部
は、半導体素子形成領域を側壁絶縁膜を介して囲み、半
導体基板には一定の基板電位が付与される。 これによ
り、溝充填部の電位変動が抑止されるので、隣接する半
導体素子形成領域間のクロスト−クが遮断される。すな
わち、隣接半導体素子形成領域の電位変動の影響を低減
することができるので、動作信頼性及びＳＮ比の向上を
実現することが可能となる。
【００１２】また当然、溝充填部は、分離溝を埋めてそ
の上の電極配線を容易化する。
の上の電極配線を容易化する。
【００１３】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。 （第１実施例）本発明の一実施例として絶縁分離形式の
バイポ−ラシリコン集積回路を図１に示す。
る。 （第１実施例）本発明の一実施例として絶縁分離形式の
バイポ−ラシリコン集積回路を図１に示す。
【００１４】このバイポ−ラ集積回路は、ｐ- 基板（本
発明でいう半導体基板）１上に配設された埋込酸化シリ
コン層（本発明でいう埋込絶縁層）２と、埋込酸化シリ
コン層２上の半導体層の表面からｐ- 基板１までトレン
チされ半導体層を各半導体能動領域（本発明でいう半導
体素子形成領域）３に区画分離する分離溝４と、分離溝
４の側面（底面を除く）に形成された酸化シリコン膜
（本発明でいう側壁絶縁膜）５と、分離溝４に充填され
たｐ+ポリシリコンからなる溝充填部６とを有し、各半
導体能動領域３には後述するようにそれぞれバイポ−ラ
トランジスタが形成され、各半導体能動領域３上に酸化
シリコン膜７を介して電極配線８が形成されている。
発明でいう半導体基板）１上に配設された埋込酸化シリ
コン層（本発明でいう埋込絶縁層）２と、埋込酸化シリ
コン層２上の半導体層の表面からｐ- 基板１までトレン
チされ半導体層を各半導体能動領域（本発明でいう半導
体素子形成領域）３に区画分離する分離溝４と、分離溝
４の側面（底面を除く）に形成された酸化シリコン膜
（本発明でいう側壁絶縁膜）５と、分離溝４に充填され
たｐ+ポリシリコンからなる溝充填部６とを有し、各半
導体能動領域３には後述するようにそれぞれバイポ−ラ
トランジスタが形成され、各半導体能動領域３上に酸化
シリコン膜７を介して電極配線８が形成されている。
【００１５】この装置の重要な点は、溝充填部６が、基
板１と同一導電型でかつ高導電率を有し、更に埋込絶縁
層２を貫通してｐ- 基板１に接触している点にある。こ
の実施例では、溝充填部６の不純物濃度は１０20原子／
ｃｍ3 以上とされ、ｐ- 基板１の不純物濃度は約１０16
原子／ｃｍ3 とされている。また、溝充填部６の横幅は
大体２μｍ、深さは大体１５μｍ、側壁絶縁膜５の膜厚
は約１μｍとされている。
板１と同一導電型でかつ高導電率を有し、更に埋込絶縁
層２を貫通してｐ- 基板１に接触している点にある。こ
の実施例では、溝充填部６の不純物濃度は１０20原子／
ｃｍ3 以上とされ、ｐ- 基板１の不純物濃度は約１０16
原子／ｃｍ3 とされている。また、溝充填部６の横幅は
大体２μｍ、深さは大体１５μｍ、側壁絶縁膜５の膜厚
は約１μｍとされている。
【００１６】図１の回路構造の詳細及びその作製工程を
図２乃至図１０を参照して以下に説明する。まず、鏡面
研磨されたｎ- シリコン基板９の表面に気相拡散法を用
いてアンチモンを３μｍ拡散してｎ+ 領域３１を形成し
（図２参照）、またｐ- シリコン基板１の一方の主面に
鏡面研磨を施した後、熱酸化を施して厚さ０．９μｍの
酸化シリコン膜２を形成する（図３参照）。
図２乃至図１０を参照して以下に説明する。まず、鏡面
研磨されたｎ- シリコン基板９の表面に気相拡散法を用
いてアンチモンを３μｍ拡散してｎ+ 領域３１を形成し
（図２参照）、またｐ- シリコン基板１の一方の主面に
鏡面研磨を施した後、熱酸化を施して厚さ０．９μｍの
酸化シリコン膜２を形成する（図３参照）。
【００１７】次に、両基板１、９を清浄雰囲気下ではり
合せ、１１００℃に加熱することにより両基板１、９を
接合させる（図４参照）。次に、研磨によりｎ- 基板９
の厚さを約１５μｍとし、更にその表面を鏡面研磨し
て、表面に約１２μｍのｎ- コレクタ層３２、その下に
約３μｍのｎ+ 領域（以下、ｎ+ 埋込コレクタ領域とも
いう）３１、その下に酸化シリコン膜２が形成される
（図５参照）。この時点におけるｎ- コレクタ層３２及
びｎ+ 埋込コレクタ領域３１は本発明でいう半導体層を
構成している。
合せ、１１００℃に加熱することにより両基板１、９を
接合させる（図４参照）。次に、研磨によりｎ- 基板９
の厚さを約１５μｍとし、更にその表面を鏡面研磨し
て、表面に約１２μｍのｎ- コレクタ層３２、その下に
約３μｍのｎ+ 領域（以下、ｎ+ 埋込コレクタ領域とも
いう）３１、その下に酸化シリコン膜２が形成される
（図５参照）。この時点におけるｎ- コレクタ層３２及
びｎ+ 埋込コレクタ領域３１は本発明でいう半導体層を
構成している。
【００１８】次に、ベ−スマスクを用いるホトリソ工程
及びボロン拡散工程により、ｐ+ ベ−ス領域３３を形成
し、更にｎ- コレクタ層３２の表面に熱酸化により厚さ
約０．５μｍの酸化シリコン膜７をフィ−ルド酸化膜と
して形成する（図６参照）。次に、エミッタマスクを用
いるホトリソ工程及びリン拡散工程により、ｎ+ エミッ
タ領域３４及びｎ+表面コレクタ領域３５を形成する
（図７参照）。
及びボロン拡散工程により、ｐ+ ベ−ス領域３３を形成
し、更にｎ- コレクタ層３２の表面に熱酸化により厚さ
約０．５μｍの酸化シリコン膜７をフィ−ルド酸化膜と
して形成する（図６参照）。次に、エミッタマスクを用
いるホトリソ工程及びリン拡散工程により、ｎ+ エミッ
タ領域３４及びｎ+表面コレクタ領域３５を形成する
（図７参照）。
【００１９】次に、ＬＰＣＶＤ法を用いて、窒化シリコ
ン膜７Ａを０．１μｍ形成する。次に、酸化シリコン膜
７上にコ−ティングしたレジスト１４をホトリソ工程に
より正方格子状に選択開口し、ＣＦ4 系エッチングガス
を用いたプラズマエッチングにより窒化シリコン膜７Ａ
を選択除去し、次にＨＦ系エッチング液を用いて酸化シ
リコン膜７を選択除去し、更にＳＦ6 系エッチングガス
を用いた反応性イオンエッチングによりｎ- コレクタ層
３２及びｎ+ 埋込コレクタ領域３１を垂直ドライエッチ
して酸化シリコン膜２に達する分離溝４を穿設し、分離
溝４により側面全周を区画分離される各半導体能動領域
３を形成する。その後、斜めイオン注入法を用いて分離
溝４の側面にリンを注入し、その後、ＳＦ6 系エッチン
グガスを用いた反応性イオンエッチングにより分離溝４
の底部の酸化シリコン膜２をエッチングしてｐ- 基板１
の表面を露出させる（図８参照）。
ン膜７Ａを０．１μｍ形成する。次に、酸化シリコン膜
７上にコ−ティングしたレジスト１４をホトリソ工程に
より正方格子状に選択開口し、ＣＦ4 系エッチングガス
を用いたプラズマエッチングにより窒化シリコン膜７Ａ
を選択除去し、次にＨＦ系エッチング液を用いて酸化シ
リコン膜７を選択除去し、更にＳＦ6 系エッチングガス
を用いた反応性イオンエッチングによりｎ- コレクタ層
３２及びｎ+ 埋込コレクタ領域３１を垂直ドライエッチ
して酸化シリコン膜２に達する分離溝４を穿設し、分離
溝４により側面全周を区画分離される各半導体能動領域
３を形成する。その後、斜めイオン注入法を用いて分離
溝４の側面にリンを注入し、その後、ＳＦ6 系エッチン
グガスを用いた反応性イオンエッチングにより分離溝４
の底部の酸化シリコン膜２をエッチングしてｐ- 基板１
の表面を露出させる（図８参照）。
【００２０】次に、分離溝４の表面を酸化して、側面ア
イソレ−ション用の酸化シリコン膜５を形成すると同時
に、分離溝４の側壁部にイオン注入されたリンの活性化
を行なってｎ+ 接続領域３６を形成する。なお、ｎ+接
続領域３６は、ｎ+ 埋込コレクタ領域３１とｎ+ 表面コ
レクタ領域３５とを接続している。この時、分離溝４の
底部にはリンがイオン注入されていないので、薄い（通
常、０．５μｍ程度）酸化シリコン膜しか成長しない。
その後、ＣＦ4 ーＨ2 系エッチングガスを用いた反応性
イオンエッチングにより分離溝４の底部のこの薄い酸化
シリコン膜を除去して、ｐ- 基板１の表面を露出させる
（図９参照）。
イソレ−ション用の酸化シリコン膜５を形成すると同時
に、分離溝４の側壁部にイオン注入されたリンの活性化
を行なってｎ+ 接続領域３６を形成する。なお、ｎ+接
続領域３６は、ｎ+ 埋込コレクタ領域３１とｎ+ 表面コ
レクタ領域３５とを接続している。この時、分離溝４の
底部にはリンがイオン注入されていないので、薄い（通
常、０．５μｍ程度）酸化シリコン膜しか成長しない。
その後、ＣＦ4 ーＨ2 系エッチングガスを用いた反応性
イオンエッチングにより分離溝４の底部のこの薄い酸化
シリコン膜を除去して、ｐ- 基板１の表面を露出させる
（図９参照）。
【００２１】次に、ＬＰＣＶＤ法を用いてボロンドープ
のｐ+ ポリシリコンを堆積して、分離溝４を充分に穴埋
めするとともに多少、酸化シリコン膜７上に堆積し、そ
の上にレジスト（図示せず）をコ−ティングして表面を
平坦化し、このレジストとポリシリコンとのエッチング
速度がほぼ等しい組成のエッチングガス（例えばＣＦ 4
ーＨ2 系エッチングガス）により酸化シリコン膜７の表
面までポリシリコンをドライエッチングして、分離溝４
内のポリシリコンの表面と酸化シリコン膜７の表面とを
ほぼ同じレベルとし、その後、ポリシリコンの表面を酸
化して酸化シリコン膜１２を形成する。これによりｐ+
ポリシリコンからなる溝充填部６が形成される。次に、
前記窒化シリコン膜７Ａをドライエッチングにより除去
する。（図１０参照）。
のｐ+ ポリシリコンを堆積して、分離溝４を充分に穴埋
めするとともに多少、酸化シリコン膜７上に堆積し、そ
の上にレジスト（図示せず）をコ−ティングして表面を
平坦化し、このレジストとポリシリコンとのエッチング
速度がほぼ等しい組成のエッチングガス（例えばＣＦ 4
ーＨ2 系エッチングガス）により酸化シリコン膜７の表
面までポリシリコンをドライエッチングして、分離溝４
内のポリシリコンの表面と酸化シリコン膜７の表面とを
ほぼ同じレベルとし、その後、ポリシリコンの表面を酸
化して酸化シリコン膜１２を形成する。これによりｐ+
ポリシリコンからなる溝充填部６が形成される。次に、
前記窒化シリコン膜７Ａをドライエッチングにより除去
する。（図１０参照）。
【００２２】次に、酸化シリコン膜７を選択開口してコ
ンタクトホールを形成した後、電極配線８を形成し、図
１のバイポーラ集積回路が得られる。図１に示すこのバ
イポ−ラ集積回路では、互いに隣接する半導体能動領域
３、特にそのコレクタ接続領域３６が酸化シリコン膜５
を介してｐ+ ポリシリコンからなる溝充填部６に隣接
し、そしてこの溝充填部６が分離溝４の底部を貫通して
ｐ- 基板１に電気的に接続されているので、各コレクタ
接続領域３６の電位変動の影響は静電的に溝充填部６に
よりシ−ルドされ、隣接するコレクタ接続領域３６に影
響を与えないという優れた効果を奏することができる。
ンタクトホールを形成した後、電極配線８を形成し、図
１のバイポーラ集積回路が得られる。図１に示すこのバ
イポ−ラ集積回路では、互いに隣接する半導体能動領域
３、特にそのコレクタ接続領域３６が酸化シリコン膜５
を介してｐ+ ポリシリコンからなる溝充填部６に隣接
し、そしてこの溝充填部６が分離溝４の底部を貫通して
ｐ- 基板１に電気的に接続されているので、各コレクタ
接続領域３６の電位変動の影響は静電的に溝充填部６に
よりシ−ルドされ、隣接するコレクタ接続領域３６に影
響を与えないという優れた効果を奏することができる。
【００２３】なお当然のことながら、ｐ- 基板１には図
示しないコンタクト電極により一定の基板電位が付与さ
れている。 （第２実施例）本発明の他の実施例を図１１から図１５
に示す。但し、第１実施例と機能的に同一の要素には同
一符号を付す。
示しないコンタクト電極により一定の基板電位が付与さ
れている。 （第２実施例）本発明の他の実施例を図１１から図１５
に示す。但し、第１実施例と機能的に同一の要素には同
一符号を付す。
【００２４】図１５に示すこのバイポ−ラ集積回路は、
上記第１実施例のもの（図１参照）において、基板１を
ｎ型、溝充填部６をｎ+ 型とし、更に溝充填部６に接す
る基板１の表面にｎ+ 領域１９を形成したものである。
更にこの実施例の他の特徴は、これらｎ+ 領域１９、ｎ
+ 表面コレクタ領域３５、ｎ+ 接続領域３６及びｎ+ エ
ミッタ領域３４を同一のド−プ工程で形成する点にあ
る。
上記第１実施例のもの（図１参照）において、基板１を
ｎ型、溝充填部６をｎ+ 型とし、更に溝充填部６に接す
る基板１の表面にｎ+ 領域１９を形成したものである。
更にこの実施例の他の特徴は、これらｎ+ 領域１９、ｎ
+ 表面コレクタ領域３５、ｎ+ 接続領域３６及びｎ+ エ
ミッタ領域３４を同一のド−プ工程で形成する点にあ
る。
【００２５】以下、詳細構造及び製造工程を説明する。
まず、基板１の導電型をｎ型に代えて図６のベ−ス領域
３３形成まで実施した後、酸化シリコン膜７上にＬＰＣ
ＶＤ法を用いて窒化シリコン膜１７を約０．１μｍの厚
さに形成し、ｎ+ エミッタ予定領域、ｎ+ 表面コレクタ
予定領域及び分離溝予定領域上の窒化シリコン膜１７を
選択除去する（図１１参照）。
まず、基板１の導電型をｎ型に代えて図６のベ−ス領域
３３形成まで実施した後、酸化シリコン膜７上にＬＰＣ
ＶＤ法を用いて窒化シリコン膜１７を約０．１μｍの厚
さに形成し、ｎ+ エミッタ予定領域、ｎ+ 表面コレクタ
予定領域及び分離溝予定領域上の窒化シリコン膜１７を
選択除去する（図１１参照）。
【００２６】次に、レジスト１４を塗布した後、分離溝
予定領域上のレジスト１４だけを選択開口し（図１２参
照）、分離溝４を反応性イオンエッチングにより分離溝
４を穿設し、続いてレジストを除去した後、窒化シリコ
ン膜１７をマスクとして酸化シリコン膜７を除去する
（図１３参照）。次に、ド−パントとしてＰＯＣｌ3 を
用いて気相拡散によりエミッタ拡散及びトレンチの側壁
拡散を行ない、ｎ+ エミッタ領域３４、ｎ+ 表面コレク
タ領域３５及びｎ+ 接続領域３６、ｎ+ 領域１９を形成
するとともに、酸化して酸化シリコン膜１０を分離溝４
の側面、底部、及びｎ+ 表面コレクタ３５領域上に形成
する（図１４参照）。
予定領域上のレジスト１４だけを選択開口し（図１２参
照）、分離溝４を反応性イオンエッチングにより分離溝
４を穿設し、続いてレジストを除去した後、窒化シリコ
ン膜１７をマスクとして酸化シリコン膜７を除去する
（図１３参照）。次に、ド−パントとしてＰＯＣｌ3 を
用いて気相拡散によりエミッタ拡散及びトレンチの側壁
拡散を行ない、ｎ+ エミッタ領域３４、ｎ+ 表面コレク
タ領域３５及びｎ+ 接続領域３６、ｎ+ 領域１９を形成
するとともに、酸化して酸化シリコン膜１０を分離溝４
の側面、底部、及びｎ+ 表面コレクタ３５領域上に形成
する（図１４参照）。
【００２７】次に、第１実施例と同様に分離溝４の底部
の酸化シリコンを反応性イオンエッチングにより除去し
た後、ｎ+ ポリシリコンの堆積、穴埋め、平坦化により
溝充填部６を形成した後、溝充填部６の表面を酸化して
酸化シリコン膜１２を形成し、その後、コンタクトホ−
ルの開口、アルミを素材とする電極配線８を実行する
（図１５参照）。なお、ｎ型基板１には図示しないコン
タクト電極により一定の基板電位が付与されているのは
第１実施例と同様である。
の酸化シリコンを反応性イオンエッチングにより除去し
た後、ｎ+ ポリシリコンの堆積、穴埋め、平坦化により
溝充填部６を形成した後、溝充填部６の表面を酸化して
酸化シリコン膜１２を形成し、その後、コンタクトホ−
ルの開口、アルミを素材とする電極配線８を実行する
（図１５参照）。なお、ｎ型基板１には図示しないコン
タクト電極により一定の基板電位が付与されているのは
第１実施例と同様である。
【００２８】この実施例によれば、低抵抗化が容易なｎ
+ 溝充填部６を採用することができ、更にｎ+ 表面コレ
クタ領域３５及びｎ+ エミッタ領域３４のコンタクトホ
−ル周辺の酸化シリコン膜７を薄肉化できるので、アル
ミ配線８の段差切れを防止することもでき、更にｎ+ 不
純物ド−ピング工程を減らすこともできる。
+ 溝充填部６を採用することができ、更にｎ+ 表面コレ
クタ領域３５及びｎ+ エミッタ領域３４のコンタクトホ
−ル周辺の酸化シリコン膜７を薄肉化できるので、アル
ミ配線８の段差切れを防止することもでき、更にｎ+ 不
純物ド−ピング工程を減らすこともできる。
【図１】第１実施例の半導体装置を示す工程図である。
【図２】第１実施例の半導体装置を示す工程図である。
【図３】第１実施例の半導体装置を示す工程図である。
【図４】第１実施例の半導体装置を示す工程図である。
【図５】第１実施例の半導体装置を示す工程図である。
【図６】第１実施例の半導体装置を示す工程図である。
【図７】第１実施例の半導体装置を示す工程図である。
【図８】第１実施例の半導体装置を示す工程図である。
【図９】第１実施例の半導体装置を示す工程図である。
【図１０】第１実施例の半導体装置を示す工程図であ
る。
る。
【図１１】第１実施例の半導体装置を示す工程図であ
る。
る。
【図１２】第２実施例の半導体装置を示す工程図であ
る。
る。
【図１３】第２実施例の半導体装置を示す工程図であ
る。
る。
【図１４】第２実施例の半導体装置を示す工程図であ
る。
る。
【図１５】第２実施例の半導体装置を示す工程図であ
る。
る。
１はｐ- シリコン基板、２は埋込酸化シリコン層（埋込
絶縁層）、３は半導体能動領域、４は分離溝、５は酸化
シリコン膜（側壁絶縁膜）、６は溝充填部、
絶縁層）、３は半導体能動領域、４は分離溝、５は酸化
シリコン膜（側壁絶縁膜）、６は溝充填部、
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−54554（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/762
Claims (3)
- 【請求項１】半導体基板と、該半導体基板上に埋込絶縁
層を介して配置された半導体層と、該半導体層を複数の
半導体素子形成領域に分割する分離溝と、前記半導体層
の表面から前記埋込絶縁層に至るように前記分離溝の側
壁に配置され、前記半導体素子形成領域の側面を絶縁分
離する側壁絶縁膜と、前記分離溝に充填された半導体か
らなる溝充填部と、前記半導体素子形成領域内に形成さ
れた半導体素子とを備える半導体装置において、 前記溝充填部は、高不純物濃度でかつ前記半導体基板と
同一導電型に形成されて前記半導体素子形成領域を前記
側壁絶縁膜を介して囲む半導体を有するとともに、前記
埋込絶縁層を貫通して前記半導体基板に電気的に接続さ
れ、 前記半導体基板は一定の基板電位が付与されている こと
を特徴とする半導体装置。 - 【請求項２】前記溝充填部は、前記半導体素子形成領域
の周囲全域において前記半導体基板と電気的に接続され
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記半導体基板と前記溝充填部との接続位
置には、前記半導体基板よりも高不純物濃度かつ同一導
電型の拡散層が配置されていることを特徴とする請求項
１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30359991A JP3148766B2 (ja) | 1991-11-19 | 1991-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30359991A JP3148766B2 (ja) | 1991-11-19 | 1991-11-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144930A JPH05144930A (ja) | 1993-06-11 |
| JP3148766B2 true JP3148766B2 (ja) | 2001-03-26 |
Family
ID=17922942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30359991A Expired - Fee Related JP3148766B2 (ja) | 1991-11-19 | 1991-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148766B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0635884A1 (de) * | 1993-07-13 | 1995-01-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie |
| JP2786081B2 (ja) * | 1993-07-27 | 1998-08-13 | 日本電気株式会社 | Ｓｏｉ基板 |
| US6104078A (en) * | 1994-03-09 | 2000-08-15 | Denso Corporation | Design for a semiconductor device having elements isolated by insulating regions |
| DE19755134C1 (de) * | 1997-12-11 | 1999-03-25 | Siemens Ag | Halbleiter-Hochspannungsschalter |
| JP2000156408A (ja) | 1998-11-20 | 2000-06-06 | Nec Corp | 半導体装置及びその製造方法 |
| US9401410B2 (en) * | 2014-11-26 | 2016-07-26 | Texas Instruments Incorporated | Poly sandwich for deep trench fill |
-
1991
- 1991-11-19 JP JP30359991A patent/JP3148766B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05144930A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0163402B1 (ko) | 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법 | |
| US5140388A (en) | Vertical metal-oxide semiconductor devices | |
| EP0615286B1 (en) | Semiconductor device provided with isolation region | |
| EP0193116B1 (en) | Method of manufacturing a semiconductor device having a trench | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| JP2808965B2 (ja) | 半導体装置 | |
| JP3148766B2 (ja) | 半導体装置 | |
| EP0112489A1 (en) | Semiconductor device with compact isolation and method of making the same | |
| US5763931A (en) | Semiconductor device with SOI structure and fabrication method thereof | |
| JPH0629376A (ja) | 集積回路装置 | |
| JP2500630B2 (ja) | 半導体装置 | |
| JP3243071B2 (ja) | 誘電体分離型半導体装置 | |
| JP3376134B2 (ja) | 半導体装置の製造方法 | |
| US5747871A (en) | Bipolar transistor having a self-aligned base electrode and method for manufacturing the same | |
| US5065210A (en) | Lateral transistor structure for bipolar semiconductor integrated circuits | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| JPH07112005B2 (ja) | 半導体装置 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH02268463A (ja) | 複合型半導体素子 | |
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JPH0376023B2 (ja) | ||
| JPS60171738A (ja) | 半導体装置 | |
| JPH0247854B2 (ja) | ||
| JPH07142503A (ja) | 絶縁物分離ラテラルバイポーラトランジスタの製造方法及びラテラルｐｎｐバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |