DE4130626C2 - Integrierte Halbleiteranordnung mit mehreren isolierten Gebieten - Google Patents
Integrierte Halbleiteranordnung mit mehreren isolierten GebietenInfo
- Publication number
- DE4130626C2 DE4130626C2 DE19914130626 DE4130626A DE4130626C2 DE 4130626 C2 DE4130626 C2 DE 4130626C2 DE 19914130626 DE19914130626 DE 19914130626 DE 4130626 A DE4130626 A DE 4130626A DE 4130626 C2 DE4130626 C2 DE 4130626C2
- Authority
- DE
- Germany
- Prior art keywords
- isolated
- parasitic
- transistor
- amplifier
- amplifier transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000003071 parasitic effect Effects 0.000 claims description 43
- 238000000926 separation method Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000019892 Stellar Nutrition 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine integrierte Halbleiteranordnung nach dem
Oberbegriff des Patentanspruchs 1, wie sie aus der US-PS 3 974 404
bekannt ist.
In integrierten Halbleiteranordnungen sind zur
Unterbringung von frei verschaltbaren Bauelementen von
einander isolierte Gebiete (Inseln, Boxen) vorgesehen,
die durch Separationszonen getrennt sind, wobei die
isolierten Gebiete mit den Separationszonen gesperrte
PN-Übergänge bilden. Gemäß der integrierten
Halbleiteranordnung in Fig. 4 sind beispielsweise die
Isolationsgebiete 1, 2, 3 vom N-Leitungstyp, und die
Separationszonen 4, 5 vom P-Leitungstyp ausgebildet;
die Separationszonen 4, 5 sind mit dem (P-)Substrat 6
verbunden, das an Bezugspotential (0 V) liegt. Zwischen
zwei isolierten Gebieten kann sich nun unter gewissen
Voraussetzungen ein parasitärer (NPN-)Transistor aus
bilden; gemäß Fig. 4 wird ein parasitärer
NPN-Transistor TP1 zum isolierten Gebiet 2 und ebenso
ein parasitärer Transistor TP2 zum anderen benachbarten
isolierten Gebiet 3 gebildet. Dabei werden die Emit
ter E der parasitären Transistoren TP1, TP2 durch das
isolierte Gebiet 1 gebildet, die Basen B1 bzw. B2 der
Transistoren TP1 bzw. TP2 durch die Separationszonen 4
bzw. 5 und die Kollektoren C1 bzw. C2 durch die zum
isolierten Gebiet 1 benachbarten isolierten Gebiete 2
bzw. 3. Die Gleichstromverstärkungswerte (β) liegen
beispielsweise für parasitäre Transistoren zwischen di
rekt nebeneinander angeordneten isolierten Gebieten (1
und 2 bzw. 1 und 3) in der Größenordnung von 0,1, für
parasitäre Transistoren zwischen weiter voneinander
entfernt angeordneten isolierten Gebieten in der
Größenordnung von 10-3 und darunter.
Falls - wie beispielsweise bei integrierten Schaltungen
im Kfz-Bereich und im Fernseh-Ablenkteil - ein isolier
tes Gebiet mit einem derartigen Potential beaufschlagt
wird, daß der PN-Übergang zwischen dem isolierten Ge
biet und der Separationszone in Flußrichtung gepolt
wird (gemäß Fig. 4 beispielsweise durch das Anlegen
einer gegenüber Bezugspotential negativen Spannung an
das isolierte Gebiet 1), werden die normalerweise ge
sperrten parasitären Transistoren TP1, TP2 in den lei
tenden Zustand gesteuert und es fließen parasitäre
Kollektorströme ICP1 bzw. ICP2 aus den isolierten Ge
bieten 2 und 3; durch die parasitären Ströme werden die
Schaltungselemente in diesen isolierten Gebieten beein
flußt und in ihrem elektrischen Verhalten verfälscht.
Je nach Größe der Vorspannung und des Vorwiderstandes
kann dabei in dem mit der Vorspannung beaufschlagten
isolierten Gebiet 1 leicht ein Strom von mehreren
Milli-Ampere fließen, der dann - abhängig von den
Gleichstromverstärkungsfaktoren der parasitären Transi
storen - parasitäre (Kollektor-)Ströme bis zu mehreren
Hundert Mikro-Ampere verursacht. Eine merkliche Beein
flussung erfahren dabei im allgemeinen nur die direkt
benachbarten isolierten Gebiete, da diese den Hauptan
teil des parasitären Stromes liefern.
Um die gegenseitige Beeinflußung zwischen benachbarten
isolierten Gebieten zu reduzieren, wurde bereits vorge
schlagen, diejenigen isolierten Gebiete, bei denen die
PN-Dioden mit den Separationszonen in Flußrichtung kom
men können, mit einem Schutzring zu versehen. Der
Schutzring weist den gleichen Leitungstyp wie diese
isolierten Gebiete auf und wird entweder an Be
zugspotential (0 V) oder an die Betriebsspannung ange
schlossen. Durch diese Schaltmaßnahme wird der weitaus
überwiegende Teil des entstehenden parasitären Stromes
durch den Schutzring übernommen und die anderen benach
barten Gebiete können dann nur noch durch den verblei
benden relativ geringen Anteil des parasitären Stroms
beeinflußt werden. Außerdem rücken die zu schützenden
isolierten Gebiete durch den Schutzring zwangsläufig
weiter von dem - den parasitären Strom verursachenden -
isolierten Gebiet weg, so daß schon durch die größere
Entfernung und die damit verbundenen kleineren
Gleichstromverstärkungsfaktoren deutlich geringere pa
rasitäre Kollektorströme auftreten.
Der Erfindung liegt die Aufgabe zugrunde, eine inte
grierte Halbleiteranordnung mit mehreren isolierten Ge
bieten anzugeben, die hinsichtlich der parasitären
Transistoreffekte verbesserte Eigenschaften aufweist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale
im Kennzeichen des Patentanspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung ergeben sich aus den Unteransprüchen.
Aufgrund der Verstärkerwirkung
übernimmt der Verstärkertransistor
(das Verstärkerelement) den
Hauptanteil des parasitären Stroms, so daß sich der
schädliche Stromanteil für die anderen isolierten Ge
biete wesentlich reduziert. Über den Verstärkungsfaktor
des Verstärkerelements wird die Größe des vom Verstär
kerelement übernommenen parasitären Stromanteils be
stimmt, wobei eine sehr effektive Reduzierung der
schädlichen parasitären Ströme dann gegeben ist, wenn
die Verstärkung des Verstärkerelements sehr groß ge
wählt wird. Gegenüber der bekannten Anordnung mit dem
Schutzring wird bei der erfindungsgemäßen Halbleiteran
ordnung die Belastung des Substrats durch parasitäre
Effekte stark reduziert.
Die Erfindung soll weiterhin anhand der Fig. 1-3
beschrieben werden.
In der Fig. 1 ist eine Schaltungsanordnung zur Re
duzierung parasitärer Transistoreffekte mit einem bipo
laren PNP-Transistor als Verstärkertransistor (Verstärkerelement) dargestellt;
in der Fig. 2 ist eine Tabelle mit Werten für para
sitäre Ströme angegeben. Die Fig. 3 zeigt die inte
grierte Halbleiteranordnung, in der die Schaltungsan
ordnung der Fig. 1 realisiert ist.
Gemäß dem Schaltbild der Fig. 1 ist der
PNP-Transistor TV mit dem Gleichstromver
stärkungsfaktor βV als Verstärkerelement VE bezeichnet. Die Basis des
Verstärkertransistors TV - dies ist die Steuerelek
trode S des Verstärkerelements VE - ist mit dem Kollek
tor C1 und der Kollektor des Verstärkertransistors TV
mit dem Emitter E des parasitären Transistors TP1 ver
bunden; der Emitter des Verstärkertransistors TV ist an
die Versorgungsspannung US angeschlossen.
Der parasitäre Transistor TP1 wird wirksam, sobald das
Emitterpotential soweit unter das Bezugspotential (0 V)
gebracht wird, daß die Basis-Emitter-Diode leitet und
der Strom I1 fließen kann.
Gemäß Fig. 1 gilt:
I₁=IEP1+ICV (1),
wobei IEP1 der Emitterstrom des parasitären Transistors
TP1 und ICV der Kollektorstrom des Verstärker
transistors TV ist.
Bei Einführung der Stromverstärkungsfaktoren
βP=ICP1/IBP1 für den parasitären Transistor TP1 (ICP1
und IBP1 sind der Kollektorstrom bzw. Basisstrom des
Transistors TP1) und βV=ICV/ICP1 für das Verstärker
element VE bzw. für den Verstärkertransistor TV sowie
mit IEP1=IBP1+ICP1 erhält man:
Der parasitäre Kollektorstrom ICP1, der für die Beein
flussung benachbarter isolierter Gebiete verantwortlich
ist, läßt sich aus Gleichung (2) ableiten:
Ohne Verstärkerelement VE bzw. Verstärkertransistor TV
erhält man eine modifizierte Relation für den parasitä
ren Kollektorstrom ICP1:
Wie eine Gegenüberstellung der Gleichungen (3) und (4)
zeigt, kann der parasitäre Kollektorstrom ICP1 in Glei
chung (3) gegenüber dem in Gleichung (4) wesentlich re
duziert werden, wenn für βV ein großer Zahlenwert ein
gesetzt wird.
In der Tabelle der Fig. 2 sind Zahlenwerte für den pa
rasitären Strom ICP bei einer Schaltungsanordnung ohne
Verstärkerelement VE und bei einer Schaltungsanordnung
mit Verstärkerelement VE einander gegenüber gestellt.
Der parasitäre Strom wurde dabei für den Fall eines
bzw. dreier zu schützender isolierter Gebiete NG
berechnet, die zu dem die parasitären Transistoreffekte
verursachenden Gebiete benachbart sind; mit ICP ist der
bei jedem isolierten benachbarten Gebiet NG auftretende
parasitäre Strom bezeichnet. Als Stromverstärkungsfak
tor βP der parasitären Transistoren wurde dabei ein
Wert von 0,1 und für den Strom I1 ein Wert von 10 mA
vorgegeben. Als Verstärkungsfaktor des Verstärkerele
ments VE wurde zum einen der Wert βV = 100
(beispielsweise für einen Bipolar-Transistor) und zum
anderen der Wert βV = 10 000 (beispielsweise für eine
Darlington-Transistorschaltung) gewählt.
Wie aus der Tabelle der Fig. 2 ersichtlich wird, ist
durch die Einführung des Verstärkerelements VE eine
deutliche Reduzierung der parasitären Ströme gegeben,
wobei vor allem ein hoher Verstärkungsfaktor βV eine
signifikante Verbesserung mit sich bringt.
Die dem Schaltbild der Fig. 1 entsprechende inte
grierte Halbleiteranordnung mit dem erfindungsgemäßen
Verstärkertransistor ist in der Fig. 3 dargestellt. Dort
sind zwei benachbarte isolierte Gebiete 2, 3 des die
parasitären Transistoreffekte verursachenden isolierten
Gebiets 1 dargestellt; das isolierte Gebiet 2 enthält
dabei den Verstärkertransistor.
Gemäß der Fig. 3 ist der Verstärkertransistor TV als
PNP-Transistor mit dem N-Basisgebiet 2, dem
P-Emittergebiet 7 und dem P-Kollektorgebiet 8 ausgebil
det. Der Emitter ist direkt an die Betriebsspannung US
angeschlossen, die Basis dient als Steuerelektrode S
und ist identisch mit dem Kollektor des parasitären
Transistors TP1. Der Kollektor des Transistors TV ist
mit dem isolierten Gebiet 1 verbunden, das den Emitter
des parasitären Transistors TP1 bildet.
Claims (3)
1. Integrierte Halbleiteranordnung mit
- a) mehreren isolierten Gebieten (1, 2, 3) zur Aufnahme von frei verschaltbaren Bauelementen,
- b) Separationszonen (4, 5), die zwischen isolierten Gebieten (1, 2, 3) eines bestimmten Leitfähigkeitstyps angeordnet sind und zu diesen komplementär dotiert sind,
- c) parasitären Transistoren (TP1, TP2), die durch zwei benachbarte isolierte Gebiete (1, 2 bzw. 1, 3) und den dazwischenliegenden Separationszonen (4 bzw. 5) gebildet sind,
- d) mindestens einem aktiven parasitären Transistor (TP1, TP2), bei dem an einem der beiden isolierten Gebiete (1) ein Potential anliegt, das die PN-Diode zwischen dem isolierten Gebiet (1) und den benachbarten Separationszonen (4, 5) in Flußrichtung steuert und somit einen parasitären Strom verursacht,
- e) einem Verstärkertransistor (TV) für jedes aktive parasitäre Transistoren (TP1, TP2) verursachende isolierte Gebiet (1), der in einem zu diesem isolierten Gebiet (1) benachbarten isolierten Gebiet (2) angeordnet ist, wobei
- f) das benachbarte isolierte Gebiet (2) die Steuerelektrode
(S) des Verstärkertransistors (TV) bildet,
dadurch gekennzeichnet, daß - g) der Ausgang des Verstärkertransistors (TV) mit dem die aktiven parasitären Transistoren (TP1, TP2) verursachenden isolierten Gebiet (1) verbunden ist, und
- h) der Verstärkertransistor (TV) so ausgestaltet ist, daß er aufgrund der Verstärkerwirkung den Hauptteil des parasitären Stroms übernimmt.
2. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Verstärkertransistor (TV)
ein bipolarer Transistor ist, dessen Leitfähigkeitstyp
komplementär zu dem der parasitären Transistoren (TP1,
TP2) ist.
3. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Verstärkertransistor (TV)
als Darlington-Transistor ausgebildet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914130626 DE4130626C2 (de) | 1991-09-14 | 1991-09-14 | Integrierte Halbleiteranordnung mit mehreren isolierten Gebieten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914130626 DE4130626C2 (de) | 1991-09-14 | 1991-09-14 | Integrierte Halbleiteranordnung mit mehreren isolierten Gebieten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4130626A1 DE4130626A1 (de) | 1993-03-25 |
DE4130626C2 true DE4130626C2 (de) | 1995-03-23 |
Family
ID=6440620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914130626 Expired - Fee Related DE4130626C2 (de) | 1991-09-14 | 1991-09-14 | Integrierte Halbleiteranordnung mit mehreren isolierten Gebieten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4130626C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5068057B2 (ja) * | 2006-10-19 | 2012-11-07 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4818055U (de) * | 1971-07-09 | 1973-03-01 | ||
US3974404A (en) * | 1973-02-15 | 1976-08-10 | Motorola, Inc. | Integrated circuit interface stage for high noise environment |
-
1991
- 1991-09-14 DE DE19914130626 patent/DE4130626C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4130626A1 (de) | 1993-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1019964B1 (de) | Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung | |
DE69029271T2 (de) | Schutzvorrichtung gegen elektrostatische Entladung für einen IC-Anschluss und deren integrierte Struktur | |
DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
DE4200884A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
DE19654163B4 (de) | Schutzvorrichtung für eine Halbleiterschaltung | |
EP0905780A2 (de) | Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung | |
DE3879850T2 (de) | Eingangsschutzvorrichtung fuer eine halbleitervorrichtung. | |
EP0538507B1 (de) | Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen | |
DE69121860T2 (de) | Überspannungen zwischen ausgewählten Grenzen begrenzende Schutzschaltung und deren monolitsche Integration | |
EP0261370B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
EP0261371B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
DE3125198C2 (de) | ||
DE69031562T2 (de) | Durch eine niedrige spannung auslösbare rückstellungsanordnung | |
DE2635218A1 (de) | Anordnung zum schutz eines transistors | |
DE4130626C2 (de) | Integrierte Halbleiteranordnung mit mehreren isolierten Gebieten | |
EP0029538B1 (de) | Integrierbare Schaltung zur Verhinderung des Sättigungszustandes eines Transistors | |
WO2001020677A1 (de) | Esd-schutzanordnung für signaleingänge und -ausgänge mit überspannungstoleranz | |
EP1128442A2 (de) | Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung | |
EP0413054B1 (de) | Eingangsschutzstruktur für integrierte Schaltungen | |
EP0596061B1 (de) | Stromspiegel mit wenigstens einem pnp-transistor | |
DE2357332A1 (de) | Integrierte schaltung | |
DE3586535T2 (de) | Gegen durchbruch geschuetzte transistoranordnung. | |
DE3832253C2 (de) | Latchup- und Entladungsschutzeinrichtung für einen integrierten CMOS Schaltkreis | |
DE7235267U (de) | Halbleiterbauelement | |
WO2005124863A1 (de) | Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |
|
8339 | Ceased/non-payment of the annual fee |