JP2017168669A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017168669A
JP2017168669A JP2016053108A JP2016053108A JP2017168669A JP 2017168669 A JP2017168669 A JP 2017168669A JP 2016053108 A JP2016053108 A JP 2016053108A JP 2016053108 A JP2016053108 A JP 2016053108A JP 2017168669 A JP2017168669 A JP 2017168669A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
contact
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016053108A
Other languages
English (en)
Other versions
JP6524002B2 (ja
Inventor
尾原　亮一
Ryoichi Ohara
亮一 尾原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016053108A priority Critical patent/JP6524002B2/ja
Priority to US15/247,772 priority patent/US20170271443A1/en
Publication of JP2017168669A publication Critical patent/JP2017168669A/ja
Application granted granted Critical
Publication of JP6524002B2 publication Critical patent/JP6524002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Abstract

【課題】信頼性の向上を可能とする半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１及び第２の面を有する炭化珪素層と、第１の面に接する第１の電極と、第２の面に接する第２の電極と、炭化珪素層内の第１導電型の第１の炭化珪素領域と、第１の面と第１の炭化珪素領域の間に設けられ、第１の電極と接し、少なくとも一部が第１の電極と第１の面とが接する領域を囲む第２導電型の第２の炭化珪素領域と、第１の面と第１の炭化珪素領域の間に第１の面に接して設けられ、第２の炭化珪素領域を囲んで設けられ、第２の炭化珪素領域よりも第２導電型の不純物濃度の低い第３の炭化珪素領域と、第１の炭化珪素領域との間に第２及び第３の炭化珪素領域とが位置するように設けられ、第１の領域と第１の領域よりも膜厚の厚い第２の領域とを有し、第２の領域と第１の炭化珪素領域との間に第２と第３の炭化珪素領域の境界が位置する樹脂膜と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
半導体層の表面と裏面に電極を設ける縦型デバイスでは、耐圧を向上させるために、素子領域の周囲にリサーフやガードリング等の終端構造が設けられる。終端構造を設けることにより、素子領域の端部での電界集中を緩和し、素子領域の端部でアバランシェ降伏が生じることを抑制する。
上述のように、炭化珪素はシリコンと比較して、破壊電界強度が約１０倍である。このため、終端構造の半導体層に印加される電界強度を高くすることが可能となる。半導体層に印加される電界強度を高くすると半導体層の外に漏れだす電界強度も高くなる。
半導体デバイスをパッケージングする際に、例えば、エポキシ樹脂やシリコーン樹脂等の封止樹脂で封止する場合がある。半導体層の外に漏れだす電界強度が高くなると、封止樹脂の絶縁破壊等が生じ、半導体デバイスの信頼性が劣化する。
特開２０１４−１１０２７７号公報
本発明が解決しようとする課題は、信頼性の向上を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と第２の面とを有する炭化珪素層と、前記第１の面に接する第１の電極と、前記第２の面に接する第２の電極と、前記炭化珪素層内に設けられた第１導電型の第１の炭化珪素領域と、前記第１の面と前記第１の炭化珪素領域の間に前記第１の面に接して設けられ、前記第１の電極と接し、少なくとも一部が前記第１の電極と前記第１の面とが接する領域を囲んで設けられた第２導電型の第２の炭化珪素領域と、前記第１の面と前記第１の炭化珪素領域の間に前記第１の面に接して設けられ、前記第２の炭化珪素領域を囲んで設けられ、前記第２の炭化珪素領域の第２導電型の不純物濃度よりも第２導電型の不純物濃度の低い第３の炭化珪素領域と、前記第１の炭化珪素領域との間に前記第２の炭化珪素領域及び前記第３の炭化珪素領域とが位置するように設けられ、第１の領域と前記第１の領域の膜厚よりも膜厚の厚い第２の領域とを有し、前記第２の領域と前記第１の炭化珪素領域との間に前記第２の炭化珪素領域と前記第３の炭化珪素領域の境界が位置する樹脂膜と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式平面図。 第１の実施形態の半導体装置の一部の拡大模式断面図。 第２の実施形態の半導体装置の一部の拡大模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋＋、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋＋はｐ＋よりもｐ型の不純物濃度が相対的に高く、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋＋型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ等の距離は、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像との合成画像から求めることが可能である。
（第１の実施形態）
本実施形態の半導体装置は、第１の面と第２の面とを有する炭化珪素層と、第１の面に接する第１の電極と、第２の面に接する第２の電極と、炭化珪素層内に設けられた第１導電型の第１の炭化珪素領域と、第１の面と第１の炭化珪素領域の間に第１の面に接して設けられ、第１の電極と接し、少なくとも一部が第１の電極と第１の面とが接する領域を囲んで設けられた第２導電型の第２の炭化珪素領域と、第１の面と第１の炭化珪素領域の間に第１の面に接して設けられ、第２の炭化珪素領域を囲んで設けられ、第２の炭化珪素領域の第２導電型の不純物濃度よりも第２導電型の不純物濃度の低い第３の炭化珪素領域と、第１の炭化珪素領域との間に第２の炭化珪素領域及び第３の炭化珪素領域とが位置するように設けられ、第１の領域と第１の領域の膜厚よりも膜厚の厚い第２の領域とを有し、第２の領域と第１の炭化珪素領域との間に第２の炭化珪素領域と第３の炭化珪素領域の境界が位置する樹脂膜と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。図２は、本実施形態の半導体装置の模式平面図である。図２は、炭化珪素層表面の不純物領域のパターンを示す。図１は、図２のＡＡ’断面を示す。図３は、本実施形態の半導体装置の一部の拡大模式断面図である。本実施形態の半導体装置はショットキーバリアダイオード（ＳＢＤ）１００である。
ＳＢＤ１００は、素子領域と、素子領域を囲む終端領域とを備える。素子領域は、ＳＢＤ１００の順方向バイアス時に主に電流が流れる領域として機能する。終端領域は、終端構造を備える。終端構造は、ＳＢＤ１００の逆方向バイアス時に、素子領域の端部に印加される電界の強度を緩和する。これにより、素子領域の端部の耐圧を向上させ、ＳＢＤ１００のアバランシェ耐量を向上させる
ＳＢＤ１００は、炭化珪素層１０、アノード電極（第１の電極）１２、カソード電極（第２の電極）１４、フィールド酸化膜（無機絶縁膜）１６、ポリイミド膜（樹脂膜）１８を備える。炭化珪素層１０内には、ｎ＋型のカソード領域２０、ｎ−型のドリフト領域（第１の炭化珪素領域）２２、ｐ＋型のエッジ領域（第２の炭化珪素領域）２４、ｐ型の第１のリサーフ領域（第３の炭化珪素領域）２６、ｐ−型の第２のリサーフ領域（第４の炭化珪素領域）２８、及び、ｐ＋＋型のコンタクト領域３０が設けられる。
炭化珪素層１０は、第１の面と、第１の面に対向する第２の面を備えている。図１において、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。以下、第１の面を表面、第２の面を裏面とも称する。
炭化珪素層１０は、例えば、４Ｈ−ＳｉＣ構造の単結晶ＳｉＣである。炭化珪素層１０の膜厚は、例えば、５μｍ以上６００μｍ以下である。
ｎ＋型のカソード領域２０は、炭化珪素層１０の第２の面Ｐ２に接して設けられる。カソード領域２０は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
ｎ−型のドリフト領域（第１の炭化珪素領域）２２は、カソード領域２０上に設けられる。ドリフト領域２２の一部は、素子領域の表面に設けられる。ドリフト領域２２は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、５×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。
ｐ＋型のエッジ領域（第２の炭化珪素領域）２４は、第１の面Ｐ１とドリフト領域２２との間に設けられる。エッジ領域２４は、第１の面Ｐ１に接して設けられる。エッジ領域２４は、少なくとも一部が、アノード電極１２と炭化珪素層１０の表面とが接する領域４０（図２中で点線で囲まれる領域）を囲んで設けられる。エッジ領域２４は、素子領域を囲んで設けられる。
エッジ領域２４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、５×１０１７ｃｍ−３以上５×１０１９ｃｍ−３以下である。
ｐ型の第１のリサーフ領域（第３の炭化珪素領域）２６は、第１の面Ｐ１とドリフト領域２２との間に設けられる。第１のリサーフ領域２６は、第１の面Ｐ１に接して設けられる。第１のリサーフ領域２６は、エッジ領域２４を囲んで設けられる。第１のリサーフ領域２６はエッジ領域２４と接している。
第１のリサーフ領域２６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。第１のリサーフ領域２６のｐ型不純物の不純物濃度は、エッジ領域２４のｐ型不純物の不純物濃度よりも低い。ｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。
ｐ−型の第２のリサーフ領域（第４の炭化珪素領域）２８は、第１の面Ｐ１とドリフト領域２２との間に設けられる。第２のリサーフ領域２８は、第１の面Ｐ１に接して設けられる。第２のリサーフ領域２８は、第１のリサーフ領域２６を囲んで設けられる。第２のリサーフ領域２８は第１のリサーフ領域２６と接している。
第２のリサーフ領域２８は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。第２のリサーフ領域２８のｐ型不純物の不純物濃度は、第１のリサーフ領域２６のｐ型不純物の不純物濃度よりも低い。ｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。
ｐ＋＋型のコンタクト領域３０は、エッジ領域２４内に設けられる。コンタクト領域３０は、第１の面Ｐ１とエッジ領域２４との間に設けられる。コンタクト領域３０は、第１の面Ｐ１に接して設けられる。
コンタクト領域３０は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。コンタクト領域３０のｐ型不純物の不純物濃度は、エッジ領域２４のｐ型不純物の不純物濃度よりも高い。ｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
フィールド酸化膜１６は、炭化珪素層１０の表面上に設けられる。フィールド酸化膜１６は、ポリイミド膜１８と、エッジ領域２４、第１のリサーフ領域２６、及び、第２のリサーフ領域２８との間に設けられる。フィールド酸化膜１６は、エッジ領域２４、第１のリサーフ領域２６、及び、第２のリサーフ領域２８上に設けられる。
フィールド酸化膜１６は、素子領域に開口部を備える。フィールド酸化膜１６は、例えば、シリコン酸化膜である。フィールド酸化膜１６の膜厚は、例えば、０．０１μｍ以上１０μｍ以下である。
アノード電極（第１の電極）１２は、第１の面Ｐ１に接する。アノード電極１２は、フィールド酸化膜１６の開口部で、ドリフト領域２２、エッジ領域２４、及び、コンタクト領域３０に接する。アノード電極１２とドリフト領域２２とのコンタクトは、ショットキーコンタクトである。アノード電極１２とコンタクト領域３０とのコンタクトは、オーミックコンタクトであることが望ましい。
アノード電極１２は金属である。アノード電極１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。アノード電極１２のコンタクト領域３０と接する部分には、シリサイド領域１２ａが設けられる。シリサイド領域１２ａは、例えば、ニッケルシリサイドで形成される。
ポリイミド膜１８は、フィールド酸化膜１６上に設けられる。ポリイミド膜１８は、アノード電極１２上に開口部を備える。ポリイミド膜１８とドリフト領域２２との間には、エッジ領域２４、第１のリサーフ領域２６、及び、第２のリサーフ領域２８が位置する。
ポリイミド膜１８は、第１の領域１８ａ、第２の領域１８ｂ、第３の領域１８ｃを備える。第２の領域１８ｂの膜厚（図３中“ｄ２”）は、第１の領域１８ａの膜厚（図３中“ｄ１”）よりも厚い。また、第３の領域１８ｃの膜厚（図３中“ｄ３”）は、第１の領域１８ａの膜厚（図３中“ｄ１”）よりも厚い。第２の領域１８ｂの膜厚ｄ２と第３の領域１８ｃの膜厚ｄ３は、略同一である。
ポリイミド膜１８の表面には、第１の凸部ＰＲ１と第２の凸部ＰＲ２が存在する。第２の領域１８ｂの表面が、第１の凸部ＰＲ１である。第３の領域１８ｃの表面が、第２の凸部ＰＲ２である。
第２の領域１８ｂとドリフト領域２２との間に、エッジ領域２４と第１のリサーフ領域２６の境界（図３中“Ｂ１”）が位置する。また、第３の領域１８ｃとドリフト領域２２との間に、第１のリサーフ領域２６と第２のリサーフ領域２８の境界（図３中“Ｂ２”）が位置する。
エッジ領域２４と第１のリサーフ領域２６の境界Ｂ１の直上に、膜厚の厚い第１の凸部ＰＲ１が位置する。第１のリサーフ領域２６と第２のリサーフ領域２８の境界Ｂ２の直上に膜厚の厚い第２の凸部ＰＲ２が位置する。
第１の凸部ＰＲ１の幅は、例えば、５μｍ以上５０μｍ以下である。第２の凸部ＰＲ２の幅は、例えば、５μｍ以上５０μｍ以下である。
第２の領域１８ｂの膜厚ｄ２は、例えば、第１の領域１８ａの膜厚ｄ１の１．５倍以上３倍以下である。第３の領域１８ｃの膜厚ｄ３は、例えば、第１の領域１８ａの膜厚ｄ１の１．５倍以上３倍以下である。
第１の領域１８ａの膜厚ｄ１は、例えば、３μｍ以上１５μｍ以下である。第２の領域１８ｂの膜厚ｄ２は、例えば、７．５μｍ以上３０μｍ以下である。第３の領域１８ｃの膜厚ｄ３は、例えば、７．５μｍ以上３０μｍ以下である。
なお、ポリイミド膜１８の膜厚や凸部の幅は、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、測定することが可能である。
表面に第１の凸部ＰＲ１と第２の凸部ＰＲ２とが存在するポリイミド膜１８は、例えば、以下のような製造方法によって製造可能である。例えば、アノード電極１２上及びフィールド酸化膜１６上に第１のポリイミド膜を塗布する。そして、第１の凸部ＰＲ１と第２の凸部ＰＲ２に相当する領域のみに、第１のポリイミド膜が残るようにパターニングする。
次に、再度、アノード電極１２上、フィールド酸化膜１６上、及び、パターニングされた第１のポリイミド膜上に第２のポリイミド膜を塗布する。そして、第２のポリイミド膜のパターニングにより、アノード電極１２上に開口部を形成する。
カソード電極１４は、炭化珪素層１０の裏面に接して設けられる。カソード電極１４は、カソード領域２０に接して設けられる。カソード電極１４とカソード領域２０とのコンタクトは、オーミックコンタクトであることが望ましい。
カソード電極１４は金属を含む。カソード電極１４は、例えば、ニッケルシリサイドと金属との積層膜から構成される。
次に、本実施形態のＳＢＤ１００の作用及び効果について説明する。
縦型のＳＢＤでは逆バイアスが印加された際、素子領域の端部に電界が集中する。素子領域の端部に電界が集中し、素子領域の端部でアバランシェ降伏が生じると、素子破壊が生じやすくアバランシェ耐量が低下する。素子領域の端部の電界の集中を緩和するため、例えば、素子領域の周囲の終端領域にｐ型のリサーフ領域を設ける。ｐ型のリサーフ領域が空乏化することにより、素子領域の端部に印加される電界強度が緩和され、素子領域の端部でアバランシェ降伏が生じにくくなり、ＳＢＤのアバランシェ耐量が向上する。
炭化珪素はシリコンと比較して、破壊電界強度が約１０倍である。このため、終端構造の半導体層に印加される電界強度をシリコンに比べ、高くすることが可能となる。半導体層に印加される電界強度を高くすると半導体層の外に漏れだす電界強度も高くなる。
半導体デバイスをパッケージングする際に、例えば、エポキシ樹脂やシリコーン樹脂等の封止樹脂で封止する場合がある。封止樹脂は、例えば、半導体デバイスのポリイミド膜上に設けられることになる。半導体層の外に漏れだす電界強度が高くなると、ポリイミド膜表面の電界強度も高くなる。このため、ポリイミド膜上の封止樹脂の絶縁破壊等が生じ、半導体デバイスの信頼性が劣化する。
ｐ型のリサーフ領域を設けることで、終端領域でのｐ型領域が、例えば、ｐ＋型のエッジ領域とｐ型のリサーフ領域との多段構造となる。特に、ｐ型不純物の不純物濃度が変化する箇所で、電界が集中し電界強度が高くなる。したがって、半導体層の外に漏れだす電界強度も、ｐ型不純物の不純物濃度が変化する箇所で高くなる。よって、ｐ型不純物の不純物濃度が変化する箇所の直上で、封止樹脂の絶縁破壊が生じやすくなる。
本実施形態のＳＢＤ１００では、ｐ型不純物の不純物濃度が変化する部分の直上のポリイミド膜１８の膜厚を、他の領域の上の膜厚よりも厚くする。具体的には、エッジ領域２４と第１のリサーフ領域２６の境界Ｂ１の直上のポリイミド膜１８の膜厚を厚くする。また、第１のリサーフ領域２６と第２のリサーフ領域２８の境界Ｂ２の直上のポリイミド膜１８の膜厚を厚くする。ポリイミド膜１８の膜厚を厚くすることにより、ポリイミド膜表面の電界強度を低減することが可能である。
ポリイミド膜１８の膜厚を局所的に厚くすることにより、ポリイミド膜１８の表面での電界強度が低下する。したがって、封止樹脂の絶縁破壊等が抑制され、信頼性の向上を可能とするＳＢＤ１００が実現される。
本実施形態では、ポリイミド膜１８の膜厚を局所的に厚くする。したがって、ポリイミド膜１８全体を厚くする場合と比べ、ポリイミド膜１８の応力が緩和される。したがって、ポリイミド膜１８の応力に起因する信頼性不良が抑制される。例えば、ポリイミド膜１８の剥がれ等が抑制される。
また、ポリイミド膜１８全体を厚くする場合と比べ、ポリイミド膜１８の加工が容易となる。例えば、アノード電極１２上の開口部の加工が容易となる。したがって、ＳＢＤ１００の製造コストが低減できる。
第２の領域１８ｂの膜厚ｄ２及び第３の領域１８ｃの膜厚ｄ３は、第１の領域１８ａの膜厚ｄ１の１．５倍以上３倍以下であることが望ましい。上記範囲を下回ると、十分な電界強度の低減効果が得られない恐れがある。また、上記範囲を上回ると、ポリイミド膜１８の加工が困難になる恐れがある。十分な電界強度の低減効果を得る観点から、膜厚ｄ２及び膜厚ｄ３は、膜厚ｄ１の２倍以上であることがより望ましい。
第２の領域１８ｂの膜厚ｄ２及び第３の領域１８ｃの膜厚ｄ３は、７．５μｍ以上３０μｍ以下であることが望ましい。上記範囲を下回ると、十分な電界強度の低減効果が得られない恐れがある。また、上記範囲を上回ると、ポリイミド膜１８の加工が困難になる恐れがある。
以上、本実施形態によれば、ポリイミド膜１８表面の電界強度を緩和することにより、信頼性の向上が可能となるＳＢＤ１００が実現される。更に、製造コストを低減可能なＳＢＤ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、第２の領域の膜厚が、第３の領域の膜厚よりも厚いこと以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図４は、本実施形態の半導体装置の一部の拡大模式断面図である。本実施形態の半導体装置はショットキーバリアダイオード（ＳＢＤ）２００である。
第２の領域１８ｂの膜厚（図４中“ｄ２”）が、第３の領域１８ｃの膜厚（図４中“ｄ３”）よりも厚い。境界Ｂ１の直上のポリイミド膜１８の膜厚が、境界Ｂ２の直上のポリイミド膜１８の膜厚よりも厚い。
ＳＢＤでは、エッジ領域２４と第１のリサーフ領域２６の境界Ｂ１の電界強度が、第１のリサーフ領域２６と第２のリサーフ領域２８の境界Ｂ２の電界強度よりも高くなる場合が多い。これは、例えば、ＳＢＤの設計上の要請、或いは、ＳＢＤ２００の動作時の可動イオンの移動による電界強度分布の変化による。
本実施形態では、境界Ｂ１の直上のポリイミド膜１８の膜厚ｄ２を、境界Ｂ２の直上のポリイミド膜１８の膜厚ｄ３よりも厚くする。したがって、更に、効果的にポリイミド膜１８の表面の電界強度を低減することが可能となる。
本実施形態によれば、第１の実施形態と同様の作用により、信頼性の向上が可能であり、且つ、製造コストの低減が可能なＳＢＤ２００が実現される。そして、更に、効果的に信頼性の向上が可能となる。
（第３の実施形態）
本実施形態の半導体装置は、炭化珪素層の第１の面と第１の炭化珪素領域との間に、ｐ型のアノード領域を備えるＰＩＮダイオードである点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＰＩＮダイオード３００である。
ＰＩＮダイオード３００は、ｐ＋型のアノード領域３４を備える。アノード電極１２と、アノード領域３４は電気的に接続される。アノード領域３４は、エッジ領域２４と接続される。
アノード領域３４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下である。
アノード電極１２とアノード領域３４との間に、ｐ＋＋型のコンタクト領域３０が設けられる。アノード電極１２は、ｐ＋＋型のコンタクト領域３０に接する。アノード電極１２のコンタクト領域３０と接する部分には、シリサイド領域１２ａが設けられる。シリサイド領域１２ａは、例えば、ニッケルシリサイドで形成される。
終端領域の構造は、第１の実施形態と同様である。
本実施形態によれば、第１の実施形態と同様の作用により、信頼性の向上が可能であり、且つ、製造コストの低減が可能なＰＩＮダイオード３００が実現される。
（第４の実施形態）
本実施形態の半導体装置は、ＭＯＳＦＥＴである点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図６は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）４００である。
ＭＯＳＦＥＴ４００は、素子領域が、炭化珪素層１０の表面に設けられたｐ型のボディ領域４２、ｎ＋型のソース領域４４、ゲート絶縁膜４６、ゲート電極４８、層間膜５０、ｎ＋型のドレイン領域１９、ソース電極（第１の電極）１３、ドレイン電極（第２の電極）１５を備える。
ソース電極（第１の電極）１３と、ボディ領域４２及びソース領域４４は、電気的に接続される。ソース電極（第１の電極）１３は、ソース領域４４に接する。ゲート電極４８とソース電極１３は、層間膜５０で絶縁される。
終端領域の構造は、第１の実施形態と同様である。ソース電極１３のコンタクト領域３０と接する部分には、シリサイド領域１３ａが設けられる。シリサイド領域１３ａは、例えば、ニッケルシリサイドで形成される。
本実施形態によれば、第１の実施形態と同様の作用により、信頼性の向上が可能であり、且つ、製造コストの低減が可能なＭＯＳＦＥＴ４００が実現される。
第１乃至第４の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。
第１乃至第４の実施形態では、リサーフ領域が２段の場合を例に説明したが、リサーフ領域が１段、又は、３段以上であっても構わない。
第１乃至第４の実施形態では、樹脂膜として、ポリイミド膜を例に説明したが、ポリイミド膜以外の樹脂膜を適用することも可能である。
また、実施形態では、主に、ＳＢＤ、ＰＩＮダイオード、ＭＯＳＦＥＴを例に説明したが、素子領域の周囲に終端領域を備えるデバイスであれば、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｕｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等、その他のデバイスにも本発明を適用することが可能である。
また、実施形態では、第１導電型がｎ型、第２導電型がｐ型の場合を例に説明したが、第１導電型をｐ型、第２導電型をｎ型とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ アノード電極（第１の電極）
１３ ソース電極（第１の電極）
１４ カソード電極（第２の電極）
１５ ドレイン電極（第２の電極）
１６ フィールド絶縁膜（無機絶縁膜）
１８ ポリイミド膜（樹脂膜）
１８ａ 第１の領域
１８ｂ 第２の領域
１８ｃ 第３の領域
２２ ｎ−型のドリフト領域（第１の炭化珪素領域）
２４ ｐ＋型のエッジ領域（第２の炭化珪素領域）
２６ ｐ型の第１のリサーフ領域（第３の炭化珪素領域）
２８ ｐ−型の第２のリサーフ領域（第４の炭化珪素領域）
４０ 領域
１００ ＳＢＤ（半導体装置）
２００ ＳＢＤ（半導体装置）
３００ ＰＩＮダイオード（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
Ｂ１ 第１の境界（境界）
Ｂ２ 第２の境界（境界）
Ｐ１ 第１の面
Ｐ２ 第２の面
ＰＲ１ 第１の凸部（凸部）

Claims (8)

  1. 第１の面と第２の面とを有する炭化珪素層と、
    前記第１の面に接する第１の電極と、
    前記第２の面に接する第２の電極と、
    前記炭化珪素層内に設けられた第１導電型の第１の炭化珪素領域と、
    前記第１の面と前記第１の炭化珪素領域の間に前記第１の面に接して設けられ、前記第１の電極と接し、少なくとも一部が前記第１の電極と前記第１の面とが接する領域を囲んで設けられた第２導電型の第２の炭化珪素領域と、
    前記第１の面と前記第１の炭化珪素領域の間に前記第１の面に接して設けられ、前記第２の炭化珪素領域を囲んで設けられ、前記第２の炭化珪素領域の第２導電型の不純物濃度よりも第２導電型の不純物濃度の低い第３の炭化珪素領域と、
    前記第１の炭化珪素領域との間に前記第２の炭化珪素領域及び前記第３の炭化珪素領域とが位置するように設けられ、第１の領域と前記第１の領域の膜厚よりも膜厚の厚い第２の領域とを有し、前記第２の領域と前記第１の炭化珪素領域との間に前記第２の炭化珪素領域と前記第３の炭化珪素領域の境界が位置する樹脂膜と、
    を備える半導体装置。
  2. 前記樹脂膜の表面に凸部が存在し、前記第２の領域の表面が前記凸部である請求項１記載の半導体装置。
  3. 前記第２の領域の膜厚は前記第１の領域の膜厚の１．５倍以上である請求項１又は請求項２記載の半導体装置。
  4. 前記第２の領域の膜厚は７．５μｍ以上である請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第１の面と前記第１の炭化珪素領域の間に前記第１の面に接して設けられ、前記第３の炭化珪素領域を囲んで設けられ、前記第３の炭化珪素領域の第２導電型の不純物濃度よりも第２導電型の不純物濃度の低い第４の炭化珪素領域を、更に備え、
    前記樹脂膜が、前記第１の領域の膜厚よりも膜厚の厚い第３の領域を有し、前記第３の領域と前記第１の炭化珪素領域との間に前記第３の炭化珪素領域と前記第４の炭化珪素領域の境界が位置する請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記第２の領域の膜厚が、前記第３の領域の膜厚よりも厚い請求項５記載の半導体装置。
  7. 前記樹脂膜は、ポリイミド膜である請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記樹脂膜と、前記第２の炭化珪素領域及び前記第３の炭化珪素領域との間に、無機絶縁膜を、更に備える請求項１乃至請求項７いずれか一項記載の半導体装置。
JP2016053108A 2016-03-16 2016-03-16 半導体装置 Active JP6524002B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016053108A JP6524002B2 (ja) 2016-03-16 2016-03-16 半導体装置
US15/247,772 US20170271443A1 (en) 2016-03-16 2016-08-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053108A JP6524002B2 (ja) 2016-03-16 2016-03-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2017168669A true JP2017168669A (ja) 2017-09-21
JP6524002B2 JP6524002B2 (ja) 2019-06-05

Family

ID=59855888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053108A Active JP6524002B2 (ja) 2016-03-16 2016-03-16 半導体装置

Country Status (2)

Country Link
US (1) US20170271443A1 (ja)
JP (1) JP6524002B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012812A1 (ja) * 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
WO2020035938A1 (ja) * 2018-08-17 2020-02-20 三菱電機株式会社 半導体装置および電力変換装置
US11804555B2 (en) 2019-01-29 2023-10-31 Mitsubishi Electric Corporation Semiconductor device and power conversion device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
EP3690957A1 (en) * 2019-02-01 2020-08-05 ABB Schweiz AG Passivation layer for spark prevention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101668A1 (ja) * 2008-02-12 2009-08-20 Mitsubishi Electric Corporation 炭化珪素半導体装置
JP2013222731A (ja) * 2012-04-12 2013-10-28 National Institute Of Advanced Industrial & Technology ワイドバンドギャップ半導体装置およびその製造方法
JP2013251407A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101668A1 (ja) * 2008-02-12 2009-08-20 Mitsubishi Electric Corporation 炭化珪素半導体装置
JP2013222731A (ja) * 2012-04-12 2013-10-28 National Institute Of Advanced Industrial & Technology ワイドバンドギャップ半導体装置およびその製造方法
JP2013251407A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012812A1 (ja) * 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
JPWO2020012812A1 (ja) * 2018-07-11 2021-07-08 住友電気工業株式会社 炭化珪素半導体装置
US11387156B2 (en) 2018-07-11 2022-07-12 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device including a resin covering a silicon carbide semiconductor chip
JP7248026B2 (ja) 2018-07-11 2023-03-29 住友電気工業株式会社 炭化珪素半導体装置
WO2020035938A1 (ja) * 2018-08-17 2020-02-20 三菱電機株式会社 半導体装置および電力変換装置
JPWO2020035938A1 (ja) * 2018-08-17 2021-02-15 三菱電機株式会社 半導体装置および電力変換装置
JP6995209B2 (ja) 2018-08-17 2022-01-14 三菱電機株式会社 半導体装置および電力変換装置
US11804555B2 (en) 2019-01-29 2023-10-31 Mitsubishi Electric Corporation Semiconductor device and power conversion device

Also Published As

Publication number Publication date
JP6524002B2 (ja) 2019-06-05
US20170271443A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6666224B2 (ja) 半導体装置
TWI596783B (zh) Semiconductor device
CN107534061B (zh) 半导体器件
JP7214508B2 (ja) 半導体装置
JP6524002B2 (ja) 半導体装置
JP5642191B2 (ja) 半導体装置
JPWO2015166608A1 (ja) 炭化珪素半導体装置
JP6416143B2 (ja) 半導体装置
JP2018067651A (ja) 半導体装置
JP6363540B2 (ja) 半導体装置
JP7030665B2 (ja) 半導体装置
JP6523886B2 (ja) 半導体装置
US9613951B2 (en) Semiconductor device with diode
JP7003019B2 (ja) 半導体装置
JP7249921B2 (ja) 半導体装置
JP2016174026A (ja) 半導体装置
US20160276441A1 (en) Semiconductor device
CN109509790B (zh) 半导体装置
JP2013069784A (ja) 電力用半導体装置
JP7472059B2 (ja) 半導体装置
JP2020127022A (ja) 半導体装置
JP2013098344A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6524002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150