KR100674951B1

KR100674951B1 - Ｅｓｄ 보호 회로를 구비하는 반도체 소자

Info

Publication number: KR100674951B1
Application number: KR1020050007626A
Authority: KR
Inventors: 강승원
Original assignee: 삼성전자주식회사
Priority date: 2005-01-27
Filing date: 2005-01-27
Publication date: 2007-01-26
Also published as: US20060163616A1; JP2006210926A; KR20060086715A; US7459754B2

Abstract

정전기에 의한 내부 회로 손상을 방지하기 위하여 입출력단에서 입출력 패드와 내부 회로를 연결시키는 입출력 신호선의 중간에 저항 및 커패시터를 삽입하여 구성된 반도체 소자에 관하여 개시한다. 본 발명에 따른 반도체 소자는 입출력 패드와 내부 회로를 연결시키는 입출력 신호선을 포함한다. 제1 ESD (electrostatic discharge) 보호 회로가 상기 입출력 패드로부터 분기되어 전원선에 접속되어 있고, 제2 ESD 보호 소자가 상기 입출력 패드로부터 분기되어 접지선에 접속되어 있다. 상기 입출력 신호선에는 저항이 형성되어 있고, 상기 전원선과 상기 저항과의 사이에는 상기 전원선으로부터 분기되어 있는 커패시터가 형성되어 있다.

ESD, 입출력단, 내부 회로, 정전기, 저항, 커패시터, 딜레이

Description

ＥＳＤ 보호 회로를 구비하는 반도체 소자{Semiconductor device having ESD protection circuit}

도 1은 종래 기술에 따른 반도체 소자의 구성을 보여주는 회로도이다.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자의 요부 구성을 도시한 회로도이다.

도 3은 본 발명에 따른 반도체 소자의 입출력 신호선에 형성되어 있는 저항 및 커패시터의 구성을 예시한 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

100: 반도체 소자, 102: 리드, 104: 기판, 106a, 106b, 106c: 절연막, 112: 전원선, 114: 접지선, 120: 입출력 패드, 124: ESD 보호 회로, 130: 내부 회로, 140: 입출력 신호선, 142: 제1 저항, 144: 커패시터, 146: 제2 저항, 148: 제2 전극.

본 발명은 반도체 소자에 관한 것으로, 특히 입출력 패드를 통하여 외부와의 콘택이 이루어지는 내부 회로를 구비한 반도체 소자에 관한 것이다.

CMOS (complementary metal-oxide-semiconductor) 기술로 제조된 반도체 집적 회로는, 인체의 접촉 등으로 인하여 발생되는 정전기 또는 정전 방전 (electrostatic discharge; ESD)으로부터 유입되는 고전압에 대하여 매우 민감하게 영향을 받는다. ESD 현상은 일시에 고전압이 칩 내부로 유입되기 때문에, 집적 회로 내에 형성된 얇은 절연막의 파괴 또는 채널 단락과 같은 집적 회로 칩의 동작 불능 상태를 쉽게 야기한다. 정전원에서 발생한 정전기는 반도체 제품의 리드(lead)와 접촉되었을 때 임펄스(impulse) 형태로 리드를 통하여 반도체 제품 내부로 입력된다. 이와 같이 입력된 정전기는 리드로부터 접지선까지 전위와 시간의 곱이 가장 작은 경로를 경유하여 빠져 나오면서 제품에 손상을 준다. 대부분의 경우에 있어서, 정전기에 의한 손상 경로가 ESD 보호 회로로 유도되도록 회로 설계를 한다. (예를 들면, 미합중국 특허 제6,198,136 B1 참조) 그러나, 이와 같은 회로 설계에도 불구하고 정전기에 의하여 반도체 제품, 그 중에서도 특히 내부 회로에 치명적인 악영향을 미치는 경우가 자주 발생한다.

도 1은 ESD 보호 회로를 구비한 종래 기술의 일 예에 따른 반도체 소자(10)의 구성을 보여주는 회로도이다.

도 1을 참조하면, 종래 기술에 따른 반도체 소자(10)는 외부 전압 Vcc이 공급되는 전원선(12)과 접지선(Gnd)(14)과의 사이에서 입출력 패드(20)로부터 분기되는 2개의 다이오드 (D1, D2)가 접속되어 있는 ESD 보호 회로(24)를 포함한다.

상기와 같이 구성된 종래 기술에 따른 반도체 소자(10)에서, 만일 입출력 신호선(22) 및 내부 회로(30)를 경유하여 연결되는 리드(32)와 접지선(14)과의 사이 의 전위가 ESD 보호 회로(24)을 경유하는 경로에서보다 작고, 리드(32)를 통하여 입력된 정전기가 접지선(14)으로 빠져 나가는 싱크타임 (sink time)도 입출력 신호선(22) 및 내부 회로(30)를 경유하는 경우가 ESD 보호 회로(24)를 경유하는 경우 보다 더 작다면, 정전기는 입출력 신호선(22) 및 내부 회로(30)를 경유하여 흐르게 되고, 그 때 내부 회로(30)는 정전기에 의하여 심각한 손상을 받게 된다.

본 발명은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 외부의 정전원으로부터 내부 회로까지의 경로에서 포텐셜이 작은 경우에도 정전기에 의한 내부 회로의 손상을 방지할 수 있는 입출력단 구조를 가지는 반도체 소자를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 반도체 소자는 기판상에 형성되어 있는 내부 회로와, 외부 콘택을 위한 리드(lead)와 상기 내부 회로와의 사이에 연결되어 있는 입출력 패드(pad)와, 상기 입출력 패드와 상기 내부 회로를 연결시키는 입출력 신호선을 포함한다. 제1 ESD (electrostatic discharge) 보호 회로가 상기 입출력 패드로부터 분기되어 전원선에 접속되어 있고, 제2 ESD 보호 소자가 상기 입출력 패드로부터 분기되어 접지선에 접속되어 있다. 상기 입출력 신호선에는 제1 저항이 형성되어 있고, 상기 전원선과 상기 제1 저항과의 사이에는 상기 전원선으로부터 분기되어 있는 커패시터가 형성되어 있다.

상기 커패시터는 상기 제1 저항으로 구성되는 제1 전극과 상기 전원선에 접 속되어 있는 제2 전극과, 상기 제1 전극과 제2 전극과의 사이에 개재되어 있는 절연막으로 이루어진다.

바람직하게는, 상기 제1 ESD 회로 및 제2 ESD 회로는 각각 다이오드를 사용하여 구성된다.

본 발명의 제1 양태에 따른 반도체 소자는 상기 전원선으로부터 분기되어 상기 전원선과 상기 커패시터와의 사이에 접속되어 있는 제2 저항을 더 포함할 수 있다.

또한, 상기 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 반도체 소자는 기판상에 형성되어 있는 내부 회로와, 외부 콘택을 위한 리드와 상기 내부 회로와의 사이에 연결되어 있는 입출력 패드와, 상기 입출력 패드와 상기 내부 회로를 연결시키는 입출력 신호선과, 상기 입출력 신호선에 형성되어 있는 저항과, 상기 저항과 일체로 형성된 전극을 포함하고 전원선에 접속되어 있는 커패시터를 포함한다.

또한, 상기 목적을 달성하기 위하여, 본 발명의 제3 양태에 따른 반도체 소자는 기판상에 형성되어 있는 내부 회로와, 외부 콘택을 위한 리드와 상기 내부 회로와의 사이에 연결되어 있는 입출력 패드와, 상기 입출력 패드와 상기 내부 회로를 연결시키는 입출력 신호선과, 상기 입출력 신호선에 형성되어 있는 제1 저항과, 상기 제1 저항과 일체로 형성된 전극을 포함한다.

본 발명에 의하면, 외부로부터 내부 회로에 연결되는 입출력 신호선에서의 전위가 작더라도 시간 딜레이를 유발함으로써 정전기에 의한 손상을 방지할 수 있 다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자(100)의 요부 구성을 도시한 회로도이다.

도 2를 참조하면, 본 발명에 따른 반도체 소자(100)의 입출력단에서는 외부 콘택을 위한 리드(102)와 기판상에 형성되어 있는 내부 회로(130)와의 사이에 입출력 패드(120)가 형성되어 있다. 상기 입출력 패드(120)와 상기 내부 회로(130)는 입출력 신호선(140)을 통하여 연결되어 있다.

또한, 상기 입출력 패드(120)로부터 분기되어 외부 전압 Vcc이 공급되는 전원선(112)에 접속되어 있는 제1 다이오드(D3)와, 상기 입출력 패드(120)로부터 분기되어 접지선(Gnd)(114)에 접속되어 있는 제2 다이오드(D4)는 각각 ESD 보호 회로(124)를 구성한다.

상기 입출력 신호선(140)에는 정션(junction) 저항인 제1 저항(142)이 형성되어 있으며, 상기 제1 저항(142)의 상부는 커패시터(144)로 구성되어 있다. 상기 커패시터(144)는 상기 전원선(112)으로부터 분기되어 상기 전원선(112)과 상기 제1 저항(142)과의 사이에 접속되도록 형성되어 있다.

상기 커패시터(146)에는 상기 전원선(112)으로부터 분기된 제2 저항(146)이 접속되어 있다.

도 3은 도 2에서 "A"로 표시된 부분의 일부 단면 구조를 보여주는 도면이다.

도 3을 참조하면, 기판(104), 예를 들면 실리콘 기판상에 입출력 신호선(140)이 형성되어 있으며, 상기 입출력 신호선(140)은 절연막(106a, 106b, 106c)으로 피복된 금속 도선(108)으로 구성되어 있다.

상기 제1 저항(142)은 상기 기판(104)에 형성된 불순물 확산 영역으로 이루어진다. 상기 커패시터(144)는 상기 제1 저항(142)으로 구성되는 제1 전극과, 상기 전원선(112)에 접속되어 있는 제2 전극(148)을 포함한다. 즉, 상기 커패시터(144)의 제1 전극은 상기 제1 저항(142)과 일체로 형성되어 있다. 상기 제1 저항(142)으로 구성되는 제1 전극과 상기 제2 전극(148)은 이들 사이에 개재되어 있는 절연막(106c)과 함께 상기 커패시터(144)를 구성한다.

도 2 및 도 3의 구성을 예로 들어 설명한 바와 같이, 본 발명에 따른 반도체 소자의 입출력단 구조는 입출력 패드(120)와 내부 회로(130)를 연결하는 입출력 신호선(140)의 중간에 제1 저항(142)을 삽입하고, 상기 제1 저항(142) 상부를 커패시터(144)로 구성하여 바이어스(bias)를 주는 구조로 구성되어 있다.

따라서, 가령 상기 내부 회로(130) 부분의 전위가 상기 ESD 보호 회로(124) 부분에서보다 더 작고 또한 리드(102)를 통하여 입력된 정전기가 집지선(114)으로 빠지는 싱크 타임 (sink time)도 작다 하더라도, 상기 입출력 신호선(140)에 정전기가 유입되는 경우에 상기 커패시터(144)의 일부를 구성하는 제1 저항(142)에 의해 딜레이(delay)가 발생하고 순간적으로 상기 커패시터(144)에 하전되어야 하는 메카니즘으로 인하여 상기 입출력 신호선(140)에서 상기 제1 저항(142)을 통과하는 정전기가 느끼는 순간적인 전위는 거의 무한대 수준이므로 내부 회로(130)가 정전 기에 의하여 손상받는 것을 방지할 수 있다.

또한, 본 발명에 따른 반도체 소자(100)의 정상적인 기능 동작시에는 상기 커패시터(144)가 외부 공급 전압 Vcc에 의해 하전되어 있는 상태를 유지하게 되므로 딜레이를 최소화 할 수 있다.

본 발명에 따른 반도체 소자는 입출력단에서 입출력 패드와 내부 회로를 연결시키는 입출력 신호선의 중간에 저항이 삽입되어 있으며, 상기 저항의 상부를 커패시터로 구성함으로써 바이어스를 주는 구성을 가진다. 따라서, 전원 공급이 없을 때의 입력 임피던스(impedance)를 최대화하여 외부로부터 내부 회로에 연결되는 입출력 신호선에서의 전위가 작더라도 시간 딜레이를 유발함으로써 정전기에 의한 손상을 방지할 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims

삭제
삭제
삭제
삭제
삭제
기판상에 형성되어 있는 내부 회로와,

외부 콘택을 위한 리드와 상기 내부 회로와의 사이에 연결되어 있는 입출력 패드와,

상기 입출력 패드와 상기 내부 회로를 연결시키는 입출력 신호선과,

상기 입출력 신호선에 형성되어 있는 저항과,

상기 저항과 일체로 형성된 전극을 포함하고 전원선에 접속되어 있는 커패시터를 포함하는 것을 특징으로 하는 반도체 소자.
제6항에 있어서,

상기 커패시터는 상기 저항과 일체로 형성된 제1 전극과 상기 전원선에 접속되어 있는 제2 전극과, 상기 제1 전극과 제2 전극과의 사이에 개재되어 있는 절연막으로 이루어지는 것을 특징으로 하는 반도체 소자.
제6항에 있어서,

상기 저항은 상기 기판에 형성된 불순물 확산 영역으로 이루어지는 것을 특 징으로 하는 반도체 소자.
제6항에 있어서,

상기 입출력 패드로부터 분기되어 상기 전원선에 접속되어 있는 제1 ESD 보호 회로와,

상기 입출력 패드로부터 분기되어 접지선에 접속되어 있는 제2 ESD 보호 소자를 더 포함하는 것을 특징으로 하는 반도체 소자.
제9항에 있어서,

상기 제1 ESD 회로 및 제2 ESD 회로는 각각 다이오드를 사용하여 구성되어 있는 것을 특징으로 하는 반도체 소자.
기판상에 형성되어 있는 내부 회로와,

외부 콘택을 위한 리드와 상기 내부 회로와의 사이에 연결되어 있는 입출력 패드와,

상기 입출력 패드와 상기 내부 회로를 연결시키는 입출력 신호선과,

상기 입출력 신호선에 형성되어 있는 제1 저항과,

상기 제1 저항과 일체로 형성된 전극을 포함하고 전원선에 접속되어 있는 커패시터와,

상기 전원선으로부터 분기되어 상기 전원선과 상기 커패시터와의 사이에 접 속되어 있는 제2 저항을 포함하는 것을 특징으로 하는 반도체 소자.
제11항에 있어서,

상기 커패시터는 상기 제1 저항과 일체로 형성된 제1 전극과 상기 전원선에 접속되어 있는 제2 전극과, 상기 제1 전극과 제2 전극과의 사이에 개재되어 있는 절연막으로 이루어지는 것을 특징으로 하는 반도체 소자.
제11항에 있어서,

상기 제1 저항은 상기 기판에 형성된 불순물 확산 영역으로 이루어지는 것을 특징으로 하는 반도체 소자.
제11항에 있어서,

상기 입출력 패드로부터 분기되어 상기 전원선에 접속되어 있는 제1 ESD 보호 회로와,

상기 입출력 패드로부터 분기되어 접지선에 접속되어 있는 제2 ESD 보호 소자를 더 포함하는 것을 특징으로 하는 반도체 소자.
제14항에 있어서,

상기 제1 ESD 회로 및 제2 ESD 회로는 각각 다이오드를 사용하여 구성되어 있는 것을 특징으로 하는 반도체 소자.