JP2000058821A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000058821A JP2000058821A JP10225619A JP22561998A JP2000058821A JP 2000058821 A JP2000058821 A JP 2000058821A JP 10225619 A JP10225619 A JP 10225619A JP 22561998 A JP22561998 A JP 22561998A JP 2000058821 A JP2000058821 A JP 2000058821A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- igbt
- emitter
- collector
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】ＩＣ化が容易なダイオード内蔵ラテラルＩＧＢ
Ｔを提供する。 【解決手段】ラテラルＩＧＢＴのチャネル拡散層とダイ
オードのアノードを共有し、IGBT内にダイオードのカソ
ード拡散層を設け、ＩＧＢＴのコレクタ電極とダイオー
ドのカソード電極を半導体主表面で短絡する。 【効果】ＩＧＢＴに並列逆接続の専用ダイオードが不要
となるので、ＩＣ集積化におけるチップサイズの縮小が
可能となり製造コストの低減が図れる。
Ｔを提供する。 【解決手段】ラテラルＩＧＢＴのチャネル拡散層とダイ
オードのアノードを共有し、IGBT内にダイオードのカソ
ード拡散層を設け、ＩＧＢＴのコレクタ電極とダイオー
ドのカソード電極を半導体主表面で短絡する。 【効果】ＩＧＢＴに並列逆接続の専用ダイオードが不要
となるので、ＩＣ集積化におけるチップサイズの縮小が
可能となり製造コストの低減が図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ラテラルＩＧＢＴ
及びダイオードを内蔵するパワーＩＣなどの半導体装置
に関する。
及びダイオードを内蔵するパワーＩＣなどの半導体装置
に関する。
【０００２】
【従来の技術】従来、インダクタンス負荷を駆動するイ
ンバータ装置では主電源端子間の高圧側アームに第一の
電力用スイッチング素子を、低圧側に第二の電力用スイ
ッチング素子を各々配置し、これら第一，第二の電力用
スイッチング素子をトーテムポール接続構成としてい
る。近年、電力用スイッチング素子としては、高速性及
び低オン抵抗を兼ね備えた絶縁型バイポーラトランジス
タ（以下ＩＢＧＴと称す）が使われている。従来のＭＯ
Ｓトランジスタを電力用スイッチング素子として用いる
場合、ＭＯＳトランジスタに逆接続された寄生ダイオー
ドが内蔵されるため電力用スイッチング素子に並列逆接
続のダイオードは不要であった。しかし電力用スイッチ
ング素子をＩＧＢＴに置き換えた場合構造上ダイオード
が内蔵されていないため、ＩＧＢＴに並列逆接続のダイ
オードを付加する必要が有る。この方式は、ＩＧＢＴを
出力段としてこれを駆動する回路を内蔵するＩＣでも同
様構成を有している。ＩＧＢＴにダイオードを内蔵する
デバイスの提案は、特開昭61−15370号公報等に提案さ
れているが、いずれも縦型ＩＧＢＴに関する構造であ
り、ＩＧＢＴと駆動回路をパワーＩＣ化することは配慮
されていない。
ンバータ装置では主電源端子間の高圧側アームに第一の
電力用スイッチング素子を、低圧側に第二の電力用スイ
ッチング素子を各々配置し、これら第一，第二の電力用
スイッチング素子をトーテムポール接続構成としてい
る。近年、電力用スイッチング素子としては、高速性及
び低オン抵抗を兼ね備えた絶縁型バイポーラトランジス
タ（以下ＩＢＧＴと称す）が使われている。従来のＭＯ
Ｓトランジスタを電力用スイッチング素子として用いる
場合、ＭＯＳトランジスタに逆接続された寄生ダイオー
ドが内蔵されるため電力用スイッチング素子に並列逆接
続のダイオードは不要であった。しかし電力用スイッチ
ング素子をＩＧＢＴに置き換えた場合構造上ダイオード
が内蔵されていないため、ＩＧＢＴに並列逆接続のダイ
オードを付加する必要が有る。この方式は、ＩＧＢＴを
出力段としてこれを駆動する回路を内蔵するＩＣでも同
様構成を有している。ＩＧＢＴにダイオードを内蔵する
デバイスの提案は、特開昭61−15370号公報等に提案さ
れているが、いずれも縦型ＩＧＢＴに関する構造であ
り、ＩＧＢＴと駆動回路をパワーＩＣ化することは配慮
されていない。
【０００３】
【発明が解決しようとする課題】上記従来技術の提案
は、ダイオード内蔵ＩＧＢＴは縦型構造であり、ダイオ
ードのカソード電極及びＩＧＢＴコレクタ電極の取り出
しが、エミッタ側と対向する面となるため、同一半導体
表面からの取り出しが困難である。またエミッタ側と同
一面よりカソード電極を取り出し、エミッタ側と対向す
る面よりコレクタ電極を取り出し、各々の電極は外部配
線によって短絡する方式であり、同一半導体表面からの
取り出しが困難である。従って、従来技術は、ダイオー
ド内蔵のIGBTと駆動回路を集積化するＩＣには適用でき
なかった。
は、ダイオード内蔵ＩＧＢＴは縦型構造であり、ダイオ
ードのカソード電極及びＩＧＢＴコレクタ電極の取り出
しが、エミッタ側と対向する面となるため、同一半導体
表面からの取り出しが困難である。またエミッタ側と同
一面よりカソード電極を取り出し、エミッタ側と対向す
る面よりコレクタ電極を取り出し、各々の電極は外部配
線によって短絡する方式であり、同一半導体表面からの
取り出しが困難である。従って、従来技術は、ダイオー
ド内蔵のIGBTと駆動回路を集積化するＩＣには適用でき
なかった。
【０００４】本発明は、ＩＧＢＴ及びダイオードのＩＣ
化が容易なダイオード内蔵型ラテラルＩＧＢＴを提供す
ることにある。
化が容易なダイオード内蔵型ラテラルＩＧＢＴを提供す
ることにある。
【０００５】
【課題を解決するための手段】ＩＣとして構成するＩＧ
ＢＴは、コレクタ，エミッタをペレット表面より取り出
し駆動回路と接続するためラテラル構造となる。ラテラ
ルＩＧＢＴでは、コレクタとエミッタの接合がシリコン
の主表面に形成され、各々が対向する長方形のストライ
プ構造をなし、これらは必要電流能力を得るため複数列
配置し１つのＩＧＢＴ素子を構成する。このＩＧＢＴ素
子の最外部にＩＧＢＴのエミッタと対向してダイオード
のカソード拡散層を設け、ダイオードのカソードをＩＧ
ＢＴのコレクタに半導体主表面で接続することにより、
ダイオード内蔵型のラテラルＩＧＢＴが得られる。
ＢＴは、コレクタ，エミッタをペレット表面より取り出
し駆動回路と接続するためラテラル構造となる。ラテラ
ルＩＧＢＴでは、コレクタとエミッタの接合がシリコン
の主表面に形成され、各々が対向する長方形のストライ
プ構造をなし、これらは必要電流能力を得るため複数列
配置し１つのＩＧＢＴ素子を構成する。このＩＧＢＴ素
子の最外部にＩＧＢＴのエミッタと対向してダイオード
のカソード拡散層を設け、ダイオードのカソードをＩＧ
ＢＴのコレクタに半導体主表面で接続することにより、
ダイオード内蔵型のラテラルＩＧＢＴが得られる。
【０００６】
【発明の実施の形態】本発明の実施例を図１，図２に示
し説明する。図１は本発明のラテラルIGBTの断面構造
(図２ＡＡ)を、図２はラテラルＩＧＢＴの平面構造を示
す。図１は誘電体分離基板上に形成されたラテラルＩＧ
ＢＴである。Ｎ型シリコン基板を表面２よりアルカリ異
方性のホトエッチ技術を用いて単結晶領域６，６′を形
成する。次に単結晶領域６と６′を分離するため酸化膜
４を成長させる。次に単結晶領域６と６′を支持するた
め３の多結晶シリコンを堆積させ、研削により多結晶シ
リコンを平坦化する。次に素子形成領域となる面を素子
分離の酸化膜４′が現れるまで研削して誘電体分離基板
が完成する。例えば単結晶領域６にはラテラルIGBTを、
６′等他の単結晶領域にはＩＧＢＴを駆動するドライブ
回路等を形成する。図１に示す１５はＩＧＢＴのチャネ
ルを形成するＰ型拡散層、９はエミッタを形成するＮ+
のＮ型拡散層でありＰ型拡散層１５とＮ型拡散層９はエ
ミッタ電極１４によって短絡されている。１１はポリシ
リコンのゲート電極、１２はゲート酸化膜である。７は
コレクタを構成するＰ+ のＰ型拡散層、１３はコレクタ
の電極である。これらコレクタ，エミッタはストライプ
形状を成し、各々の長さは略等しく、最外列にはコレク
タが配置されている。これらコレクタとエミッタを交互
に複数個櫛形に配置し、必要電流特性を得る。本発明の
ダイオードの形成は、エミッタに対向して最外列にダイ
オードのコレクタを設ける。１５′はアノードを形成す
るＰ型拡散層でありＩＧＢＴのチャネル拡散層１５と同
時に形成される。ダイオードのアノード構造は、ＩＧＢ
Ｔのエミッタ構造でありダイオードとして動作するとき
は、１５′層がダイオードのアノードとなる。１４′は
アノード電極である。９′はカソードを形成するＮ型の
拡散層でありＩＧＢＴのエミッタ拡散層９と同時に形成
される。１３′はカソード電極である。ＩＧＢＴのエミ
ッタ電極１４とダイオードのアノード電極１４′、コレ
クタ電極１３とカソード電極１３′はそれぞれ短絡さ
れ、半導体主表面で各電極を取り出す（図２）。これに
よりダイオード内蔵型ラテラルＩＧＢＴが形成される。
し説明する。図１は本発明のラテラルIGBTの断面構造
(図２ＡＡ)を、図２はラテラルＩＧＢＴの平面構造を示
す。図１は誘電体分離基板上に形成されたラテラルＩＧ
ＢＴである。Ｎ型シリコン基板を表面２よりアルカリ異
方性のホトエッチ技術を用いて単結晶領域６，６′を形
成する。次に単結晶領域６と６′を分離するため酸化膜
４を成長させる。次に単結晶領域６と６′を支持するた
め３の多結晶シリコンを堆積させ、研削により多結晶シ
リコンを平坦化する。次に素子形成領域となる面を素子
分離の酸化膜４′が現れるまで研削して誘電体分離基板
が完成する。例えば単結晶領域６にはラテラルIGBTを、
６′等他の単結晶領域にはＩＧＢＴを駆動するドライブ
回路等を形成する。図１に示す１５はＩＧＢＴのチャネ
ルを形成するＰ型拡散層、９はエミッタを形成するＮ+
のＮ型拡散層でありＰ型拡散層１５とＮ型拡散層９はエ
ミッタ電極１４によって短絡されている。１１はポリシ
リコンのゲート電極、１２はゲート酸化膜である。７は
コレクタを構成するＰ+ のＰ型拡散層、１３はコレクタ
の電極である。これらコレクタ，エミッタはストライプ
形状を成し、各々の長さは略等しく、最外列にはコレク
タが配置されている。これらコレクタとエミッタを交互
に複数個櫛形に配置し、必要電流特性を得る。本発明の
ダイオードの形成は、エミッタに対向して最外列にダイ
オードのコレクタを設ける。１５′はアノードを形成す
るＰ型拡散層でありＩＧＢＴのチャネル拡散層１５と同
時に形成される。ダイオードのアノード構造は、ＩＧＢ
Ｔのエミッタ構造でありダイオードとして動作するとき
は、１５′層がダイオードのアノードとなる。１４′は
アノード電極である。９′はカソードを形成するＮ型の
拡散層でありＩＧＢＴのエミッタ拡散層９と同時に形成
される。１３′はカソード電極である。ＩＧＢＴのエミ
ッタ電極１４とダイオードのアノード電極１４′、コレ
クタ電極１３とカソード電極１３′はそれぞれ短絡さ
れ、半導体主表面で各電極を取り出す（図２）。これに
よりダイオード内蔵型ラテラルＩＧＢＴが形成される。
【０００７】図２はダイオード内蔵ラテラルＩＧＢＴの
平面構造を示す最外列にストライプ形状を有するダイオ
ードのカソードとアノードが配置され、カソード電極は
IGBTコレクタ電極とアノード電極はエミッタ電極と短絡
されている。ここでカソードと平行する辺をＸ、垂直方
向をＹとする。ダイオードの特性はアノード，カソード
の対向する長さに比例する。従ってアノード，カソード
の対向長を調節することによりダイオード特性を任意に
変えることができる。一般にＩＧＢＴとこれに逆接続す
るダイオード及びＩＧＢＴを駆動する回路とを内蔵しＩ
Ｃ化する場合、ＩＧＢＴの順電圧降下とダイオードの順
電圧降下は、それぞれの素子が動作したときに順電圧に
よる発生損失が同等になるよう設計する。従ってダイオ
ード内蔵のＩＧＢＴでは、Ｘ，Ｙを適当に選択すること
でＩＧＢＴとダイオードの順電圧降下を等しく設計でき
る。さらにＸ方向の長さを大きく取ればＩＧＢＴよりダ
イオードの順電圧降下を小さくできるのでダイオード動
作時の損失を小さくできる利点がある。また、ＩＧＢＴ
のコレクタ，エミッタ，ダイオードのアノード，カソー
ド電極を半導体表面より取り出せるので、容易に本ラテ
ラルＩＧＢＴと駆動回路を組み合わせたＩＣが可能とな
り、かつＩＧＢＴに付加接続する専用ダイオードが不要
となるため、チップサイズの縮小，コストの低減が可能
となる。また、ダイオードのカソードに対向するエミッ
タ拡散層９は、１５′と短絡されており削除しても同様
ダイオードとして働く。
平面構造を示す最外列にストライプ形状を有するダイオ
ードのカソードとアノードが配置され、カソード電極は
IGBTコレクタ電極とアノード電極はエミッタ電極と短絡
されている。ここでカソードと平行する辺をＸ、垂直方
向をＹとする。ダイオードの特性はアノード，カソード
の対向する長さに比例する。従ってアノード，カソード
の対向長を調節することによりダイオード特性を任意に
変えることができる。一般にＩＧＢＴとこれに逆接続す
るダイオード及びＩＧＢＴを駆動する回路とを内蔵しＩ
Ｃ化する場合、ＩＧＢＴの順電圧降下とダイオードの順
電圧降下は、それぞれの素子が動作したときに順電圧に
よる発生損失が同等になるよう設計する。従ってダイオ
ード内蔵のＩＧＢＴでは、Ｘ，Ｙを適当に選択すること
でＩＧＢＴとダイオードの順電圧降下を等しく設計でき
る。さらにＸ方向の長さを大きく取ればＩＧＢＴよりダ
イオードの順電圧降下を小さくできるのでダイオード動
作時の損失を小さくできる利点がある。また、ＩＧＢＴ
のコレクタ，エミッタ，ダイオードのアノード，カソー
ド電極を半導体表面より取り出せるので、容易に本ラテ
ラルＩＧＢＴと駆動回路を組み合わせたＩＣが可能とな
り、かつＩＧＢＴに付加接続する専用ダイオードが不要
となるため、チップサイズの縮小，コストの低減が可能
となる。また、ダイオードのカソードに対向するエミッ
タ拡散層９は、１５′と短絡されており削除しても同様
ダイオードとして働く。
【０００８】図３に第２の実施例の平面構造を示す。図
２同様コレクタ，エミッタが櫛形に配置されており、最
外列はコレクタが形成され、その内側にエミッタが対向
している。内蔵ダイオードのカソードは、コレクタと垂
直方向であるＹ辺に沿ってＮ型拡散層９″を形成し、Ｉ
ＧＢＴのコレクタ電極と短絡する。アノード拡散層は、
カソード拡散層９″と垂直方向に対向するＩＧＢＴエミ
ッタのチャネル拡散層１５と共有する。この場合ダイオ
ードとしては、ＩＧＢＴエミッタのカソード対向側部分
が電流経路が一番短くなるためアノードとして働く。従
って、ダイオード特性は、ＩＧＢＴのエミッタ列の本数
によって決定される。ダイオードの順電圧降下はＸ，Ｙ
の比を適当に選択することでダイオードの順電圧降下を
任意に設計できる。
２同様コレクタ，エミッタが櫛形に配置されており、最
外列はコレクタが形成され、その内側にエミッタが対向
している。内蔵ダイオードのカソードは、コレクタと垂
直方向であるＹ辺に沿ってＮ型拡散層９″を形成し、Ｉ
ＧＢＴのコレクタ電極と短絡する。アノード拡散層は、
カソード拡散層９″と垂直方向に対向するＩＧＢＴエミ
ッタのチャネル拡散層１５と共有する。この場合ダイオ
ードとしては、ＩＧＢＴエミッタのカソード対向側部分
が電流経路が一番短くなるためアノードとして働く。従
って、ダイオード特性は、ＩＧＢＴのエミッタ列の本数
によって決定される。ダイオードの順電圧降下はＸ，Ｙ
の比を適当に選択することでダイオードの順電圧降下を
任意に設計できる。
【０００９】図４は図１の構造と図３の構造を合わせ持
った構造である。すなわちコレクタ及びエミッタの列の
最外列にダイオードの第一のカソード拡散層９′を設け
かつコレクタ及びエミッタの列と垂直方向の一辺に沿っ
てダイオードの第２のカソード層を設けた構造となって
いる。これによりＸ，Ｙを最適化する事でダイオードの
順電圧降下を最小にできる。
った構造である。すなわちコレクタ及びエミッタの列の
最外列にダイオードの第一のカソード拡散層９′を設け
かつコレクタ及びエミッタの列と垂直方向の一辺に沿っ
てダイオードの第２のカソード層を設けた構造となって
いる。これによりＸ，Ｙを最適化する事でダイオードの
順電圧降下を最小にできる。
【００１０】図５は第４の実施例を示す断面である。図
１の断面に対して埋め込み層５を追加したものである。
埋め込み層５は、アルカリ異方性のホトエッチ技術を用
いて単結晶領域６，６′を形成した後拡散技術により形
成する。埋め込み層５は、数十Ωのシート抵抗となるよ
う調整する。以降のプロセスは、図１と同様である。こ
の埋め込み層により単結晶領域の主表面１と対する側全
体をカソード領域とする事ができるので、ダイオードの
抵抗成分をさらに小さくできる効果がある。この埋め込
み層の適用は、第２，第３の実施例においても同様に適
用できる。
１の断面に対して埋め込み層５を追加したものである。
埋め込み層５は、アルカリ異方性のホトエッチ技術を用
いて単結晶領域６，６′を形成した後拡散技術により形
成する。埋め込み層５は、数十Ωのシート抵抗となるよ
う調整する。以降のプロセスは、図１と同様である。こ
の埋め込み層により単結晶領域の主表面１と対する側全
体をカソード領域とする事ができるので、ダイオードの
抵抗成分をさらに小さくできる効果がある。この埋め込
み層の適用は、第２，第３の実施例においても同様に適
用できる。
【００１１】
【発明の効果】本発明によれば、ラテラルＩＧＢＴに逆
並列ダイオードを容易に内蔵でき、ＩＧＢＴコレクタ，
エミッタ，ダイオオードのカソード，アノードの各々の
電極を半導体主表面で取り出すことができるため、本Ｉ
ＧＢＴとこれを駆動する回路とを組み合わせＩＣ化が可
能である。
並列ダイオードを容易に内蔵でき、ＩＧＢＴコレクタ，
エミッタ，ダイオオードのカソード，アノードの各々の
電極を半導体主表面で取り出すことができるため、本Ｉ
ＧＢＴとこれを駆動する回路とを組み合わせＩＣ化が可
能である。
【図１】本発明による一実施例を示す断面図である。
【図２】本発明による一実施例を示す平面図である。
【図３】本発明による他の実施例を示す平面図である。
【図４】本発明による他の実施例を示す平面図である。
【図５】本発明による他の実施例を示す断面図である。
１…半導体主表面、２…１と相対する半導体表面、３…
多結晶シリコン、４，４′…酸化膜、５…Ｎ型埋め込み
層、６，６′…単結晶領域、７…Ｐ型拡散層、８…絶縁
膜、９，９′，９″…Ｎ型拡散層、１１…ゲート電極、
１２…ゲート酸化膜、１３…コレクタ電極、１３′…カ
ソード電極、１４…エミッタ電極、14′…アノード電
極、１５，１５′…Ｐ型拡散層。
多結晶シリコン、４，４′…酸化膜、５…Ｎ型埋め込み
層、６，６′…単結晶領域、７…Ｐ型拡散層、８…絶縁
膜、９，９′，９″…Ｎ型拡散層、１１…ゲート電極、
１２…ゲート酸化膜、１３…コレクタ電極、１３′…カ
ソード電極、１４…エミッタ電極、14′…アノード電
極、１５，１５′…Ｐ型拡散層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須田 晃一 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 内海 智之 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 Ｆターム(参考） 5F040 DB06 DC01 EB12 EB14 EC17 FC21
Claims (5)
- 【請求項１】半導体基板表面よりコレクタ電極を取り出
すラテラルＩＧＢＴとこれを駆動する回路とが集積さ
れ、ラテラルＩＧＢＴに並列逆接続のダイオードを内蔵
することを特徴とする半導体装置。 - 【請求項２】請求項１において、ラテラルＩＧＢＴは、
誘電体分離基板により分離された単結晶領域に形成さ
れ、コレクタ及びエミッタの各々がストライプ構造で対
向し、コレクタ及びエミッタのペアが複数個配列され、
配列の最外部にＩＧＢＴのエミッタに対向して、エミッ
タと略同じ長さを有するストライプ形状のダイオードカ
ソード拡散層を配置し、ダイオードのカソードを取り出
す電極とＩＧＢＴのコレクタを取り出す電極を半導体主
表面で短絡したことを特徴とする半導体装置。 - 【請求項３】請求項１において、ラテラルＩＧＢＴは、
誘電体分離基板により分離された単結晶領域に形成さ
れ、コレクタ及びエミッタの各々がストライプ構造で対
向し、コレクタ及びエミッタのペアが複数列配置され、
配列に対して垂直となる一方向に沿ってダイオードのカ
ソードとなる拡散層を設け、カソードを取り出す電極と
ＩＧＢＴのコレクタを取り出す電極を半導体主表面で短
絡したことを特徴とする半導体装置。 - 【請求項４】請求項１において、ラテラルＩＧＢＴは、
誘電体分離基板により分離された単結晶領域に形成さ
れ、コレクタ及びエミッタの各々がストライプ構造で対
向し、コレクタ及びエミッタのペアが複数個配列され、
配列の最外部にＩＧＢＴのエミッタに対向して、エミッ
タと略同じ長さを有するストライプ形状のダイオードカ
ソード拡散層を配置し、かつ前記配列に対して垂直とな
る一方向に沿ってダイオードの第二のカソードとなる拡
散層を設け、第一，第二のカソードを取り出す電極とＩ
ＧＢＴのコレクタを取り出す電極を半導体表面で短絡し
たことを特徴とする半導体装置。 - 【請求項５】請求項１において、ラテラルＩＧＢＴは、
誘電体分離基板に形成され、素子を形成する主表面とは
反対方向の面に沿ってダイオードのカソード拡散層と同
じ導電型の拡散層を設け、ダイオードのカソード拡散層
面積を増加させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225619A JP2000058821A (ja) | 1998-08-10 | 1998-08-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225619A JP2000058821A (ja) | 1998-08-10 | 1998-08-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058821A true JP2000058821A (ja) | 2000-02-25 |
Family
ID=16832163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10225619A Pending JP2000058821A (ja) | 1998-08-10 | 1998-08-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007087984A (ja) * | 2005-09-20 | 2007-04-05 | Hitachi Ltd | 横型絶縁ゲートバイポーラトランジスタ |
| JP2010225962A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 半導体装置 |
-
1998
- 1998-08-10 JP JP10225619A patent/JP2000058821A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007087984A (ja) * | 2005-09-20 | 2007-04-05 | Hitachi Ltd | 横型絶縁ゲートバイポーラトランジスタ |
| KR100803264B1 (ko) | 2005-09-20 | 2008-02-14 | 가부시끼가이샤 히다치 세이사꾸쇼 | 횡형 절연 게이트 바이폴라 트랜지스터 |
| JP2010225962A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781200B2 (en) | Insulated gate semiconductor device for realizing low gate capacity and a low short-circuit current | |
| JP3237555B2 (ja) | 半導体装置 | |
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH0828506B2 (ja) | 半導体装置およびその製造方法 | |
| CN109830532A (zh) | 超结igbt器件及其制造方法 | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JP3085037B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH06244412A (ja) | 高耐圧ｍｉｓ電界効果トランジスタ | |
| JP2743057B2 (ja) | 半導体装置 | |
| US8525291B2 (en) | Semiconductor device | |
| US7091554B2 (en) | Semiconductor device | |
| JP3198959B2 (ja) | 高耐圧集積回路 | |
| WO1999056323A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP2001313393A (ja) | 電力用半導体装置及びその駆動方法 | |
| JP3491049B2 (ja) | 整流素子およびその駆動方法 | |
| JP2001345376A (ja) | 半導体装置 | |
| JP2000058821A (ja) | 半導体装置 | |
| JPH06104459A (ja) | 半導体装置 | |
| JPH0992826A (ja) | 半導体素子及びそのシミュレーション方法 | |
| JP2000208765A (ja) | 絶縁ゲ―ト型半導体装置 | |
| JPH0974187A (ja) | 高耐圧横型半導体装置 | |
| JP3033372B2 (ja) | 半導体装置 | |
| JP5061443B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH0846053A (ja) | Ａｃ型プラズマディスプレイ駆動用ｉｃ | |
| JPH11354657A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060512 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |