CN1947264A - Ⅲ－氮化物双向开关 - Google Patents

Abstract

本发明公开了一种包含AlGaN/GaN界面的III－氮化物双向开关，其获得高载流沟道。所述双向开关以至少一个栅工作，所述栅防止或允许建立二维电子气以为双向开关形成载流沟道。

Description

III-氮化物双向开关

相关申请的互相参考

[0001]本申请基于2004年2月12日申请的、名称为“III-氮化物双向开关(bidirectional switch)”的美国临时申请No.60/544,626并享有该申请的权利，以此要求该申请的优先权并且在此通过参考而引入该申请的公开内容。

技术领域

[0002]本发明一般涉及半导体开关，更特别地涉及在III-氮化物材料系统中制造的双向半导体开关。

背景技术

[0003]基于III-氮化物材料的器件的发展一般是针对高功率-高频应用，例如用于移动电话基站的发射器。为这些类型的应用制造的器件是基于一般的器件结构，所述器件结构具有高电子迁移率，并被不同地称为异质结场效应晶体管(HFETs)、高电子迁移率晶体管(HEMTs)或调制掺杂场效应晶体管(MODFETs)。这些类型的器件通常能够经受100伏或更高的范围内的高电压，同时在典型2-100GHz范围内的高频工作。可以改变这些类型的器件用于多种类型的应用，但是通常通过使用压电极化以产生二维电子气(2DEG)来工作，所述二维电子气允许以非常低的电阻损耗传输非常高的电流。典型的HEMT包括由蓝宝石、硅或SiC形成的衬底、在衬底上形成的GaN层、在GaN层上形成的AlGaN层、在AlGaN层上两个间隔的欧姆电极和在那之间形成的栅(gate)电极。从而，典型的HEMT是平面器件，这意味着在其两个功率电极之间的电流以横向流动。

[0004]具有例如300V击穿电压的平面HEMT的特定接通电阻(specific on resistance)约为具有相同电压等级的垂直几何形状的硅基器件的1/100。因而，平面HEMT是功率应用的良好备选物。然而，这些传统器件仅在一个方向阻塞(block)电压。

[0005]由于在诸如PDP和PFC的应用中非常需要更有效的电路布局，所以希望具有能用于高电流、低接通电阻和高电压应用的双向半导体器件，以便减少器件的数量。

发明内容

[0006]根据本发明的半导体开关是双向的，从而在两个方向阻塞电压。这种关于电压阻塞能力的对称是在不损耗晶片材料的情况下获得，因此也顾及了成本减少。

[0007]而且，与在一个方向阻塞电压的传统设计形成对比，根据本发明的双向开关对于相同总电阻能代替4个单向开关。

[0008]根据本发明的一个变型的双向半导体开关包括两个欧姆电极和位于两个欧姆电极之间以实现对称电压阻塞能力的栅电极。从而，在一个优选实施例中，栅电极形成在与第一欧姆电极和第二欧姆电极间隔相等的位置。

[0009]在另一变型中，根据本发明的双向开关包括设置在两个欧姆电极之间的两个栅电极。在该实施例中，每个栅电极与各自的欧姆电极间隔相同距离。使用两个栅电极是有利的因为其允许共用电压抵消(standoff)区，从而可以减少晶体管所需的晶片区域。

[0010]通过参考附图的本发明的下面描述，本发明的其它特征和优点将显而易见。

附图说明

[0011]图1显示了根据本发明的III-氮化物额定接通(nominallyon)双向开关元件。

[0012]图2显示了根据本发明的额定关闭III-氮化物双向开关元件。

[0013]图3显示了根据本发明的双栅额定接通III-氮化物双向开关元件。

[0014]图4显示了根据本发明的双栅额定关闭III-氮化物双向开关元件。

[0015]图5是根据本发明的单栅双向开关的平面图。

[0016]图6是根据本发明的双栅双向开关的平面图。

[0017]图7是根据本发明的双栅双向开关结构的平面图。

[0018]图8是根据本发明的用于双向开关的栅结构的平面图。

[0019]图9-18示意了制造根据本发明的器件的工艺。

[0020]图19是根据本发明的双栅双向器件的变型的顶部平面图。

具体实施方式

[0021]现在参考图1，根据本发明第一实施例的双向III-氮化物开关一般以器件结构20示意。器件20包括可含Si、SiC、蓝宝石等的衬底24、在衬底24上形成的包含一种III-氮化物材料的第一半导体本体(body)23、以及在第一半导体本体23上形成的并且包含与上述一种半导体材料的带隙不同的另一III-氮化物半导体材料的第二半导体本体21。应当注意，第一半导体本体23不需直接形成于衬底24上，可在其间插入底层而不背离本发明。在优选实施例中，所述一种III-氮化物半导体材料是GaN，所述另一半导体材料是AlGaN。众所周知，GaN和AlGaN的异质结22在异质结22处或靠近其处产生高导电的二维电子气(2DEG)。由于本领域中众所周知的自发极化效应而形成2DEG。

[0022]器件20还包括欧姆连接到第二半导体本体21的欧姆功率电极25、26，以及设置在欧姆电极25、26之间的栅电极27。欧姆电极可由以下形成：任何合适的金属，例如金、银、铝、钛或铟，任何合适的不同金属的金属堆叠，或非金属材料，例如重掺杂半导体(P或N型)多晶硅或金属硅化物。

[0023]在优选的实施例中，栅电极27与第二半导体本体21肖特基接触，并可由以下形成：金属材料，例如钛、金、铝、银、铬、钨、铂、镍、钯或铟，不同金属的金属堆叠，或非金属材料，例如掺杂半导体(P或N型，取决于所需的阀电压)、多晶硅或金属硅化物。根据本发明的器件不限于肖特基栅，而是可包括含栅电极以及在栅电极和第二半导体本体21之间插入的诸如SiN、Al₂O₃、SiO₂等的栅绝缘体的栅。

[0024]根据第一实施例的器件20是耗尽型器件，即额定接通器件。将合适的电压施加到栅电极27可以中断(interrupt)2DEG以关闭器件20，使器件20具有功率开关能力。

[0025]根据本发明，栅电极27设置在欧姆电极25、26之间并被定位以使器件展示对称电压阻塞能力。也就是说，不管欧姆电极25、26的哪一个处于较高电势，器件20都能够阻塞相同的电压。

[0026]根据本发明的一个方面，为了实现对称电压阻塞能力，栅电极27与欧姆电极25和欧姆电极26间隔相等距离α(即相对于欧姆电极25、26处于中心位置)。然而应当注意，栅电极27不需位于中心，而是可以从中心位置偏移以补偿来自衬底24的杂散场，同时仍实现所需的对称电压阻塞能力。

[0027]由于靠近异质结22的2DEG，器件20能够从欧姆电极25、26携载大量电流或携载大量电流至欧姆电极25、26。典型地，施加到栅电极27的电势是负电势，该负电势比施加到欧姆电极25、26的任何电势更负。应当注意，由于其对称电压阻塞能力，任一欧姆电极25、26能够用作漏极或源极。

[0028]现在参考图2，其中相同的数字表示相同的特征，除了器件30中的栅电极27设置在形成于第二半导体层21中的凹处38内以外，根据本发明的器件30包括根据第一实施例的器件20的所有特征。因此，根据本发明第二实施例的器件30是增强型器件，即其是额定关闭器件。更具体地说，凹处38导致2DEG中的中断，当将适当的电压施加到栅电极27时其可恢复。以Robert Beach的名义于2005年1月21日申请的、名称为“增强型III-氮化物FET”的美国申请No.11/040,657中解释了III-氮化物异质结器件中增强型器件的工作原理，该美国申请被转让给本申请的受让人，其内容通过参考而引入。

[0029]器件30中的栅电极27优选在凹处38的底部与第二半导体层21肖特基接触。然而，栅电极27可由栅导体以及设置在栅导体和第二半导体本体21之间的栅绝缘体代替，而不背离本发明。而且，根据本发明，器件30中的栅电极27被定位以实现电压阻塞能力的对称。在优选实施例中，器件30中的栅电极27与欧姆电极25和欧姆电极26间隔相等距离α，即相对两个欧姆电极位于中心，以便实现对称。

[0030]现在参考图3，其中相同的数字表示相同的特征，根据本发明第三实施例的器件40包括两个栅电极，第一栅电极32和第二栅电极34。第一栅电极32最接近第一欧姆电极25并与该欧姆电极间隔距离β。第二栅电极34最接近第二欧姆电极26并同样与该欧姆电极也间隔距离β。也就是说，第一栅电极32与第一欧姆电极25的间隔距离和第二栅电极34与第二欧姆电极26的间隔距离相等。

[0031]根据第三实施例的器件40也是耗尽型器件，这意味着其额定接通。更具体地说，将适当的电压施加到任一栅电极32、34导致在2DEG中的中断，由此关闭器件40。

[0032]根据本发明的一个方面，第一栅电极32和第二栅电极34独立工作，这意味着每个栅电极从各自的栅垫(gate pad)(稍后示出)接收电压脉冲。由于每个栅电极32、34和最接近的欧姆电极25、26之间的距离β相同的事实，器件40也是对称的。也就是说，不管哪个欧姆电极处于较高电势，器件40都展示相同电压阻塞特性。

[0033]在优选实施例中的栅电极32、34与第二半导体本体21肖特基接触。然而，栅接触32、34可由绝缘栅代替，该绝缘栅包括栅电极以及在栅电极和第二半导体本体21之间插入的栅绝缘体，而不背离本发明。

[0034]器件40是作为在一个位置的两个开关起作用的双向开关。器件40中的每个栅电极32、34可以独立工作以开/关器件。因此，器件40可以被制造成像NOR门那样工作，其中当两个栅电极32、34中的任何一个起作用时，器件关闭。如果栅电极32、34中的任何一个或全部两个施加有导致开关事件的电势，则源极/漏极电极45、46之间的沟道被中断。

[0035]器件40包括共用漂移区以提升器件的导电能力，同时通过使用双栅结构增强功能性。参考一下图1和2，单栅器件具有彼此串联的两个漂移区。因此，根据本发明的包括单栅电极27的器件需要两倍的半导体材料。另一方面，通过在器件40的双栅结构中提供共用漂移区，器件面积减小近一半，并且由于具有两个分离栅电极的两个分离沟道，器件具有附加的功能。在器件40中，每个栅电极47、48涉及(is referenced to)附近的欧姆电极25、26。更具体地说，对于给定的阻塞电压，栅边缘和漏极之间的间隔是相关因素。从而，在单栅器件中，从源极到漏极的间隔是2A+栅宽，其中A是栅边缘和源极或漏极之间的距离。对于双栅器件，长度A在两个栅之间以经受电压，且器件的总长度为A+2栅宽+2栅到漏极/源极的间隔。长度A是最大间隔且在双栅设计中仅出现一次。

[0036]参考图4，其中相同数字表示相同特征，根据本发明第四实施例的器件50是增强型器件，这意味着其额定关闭。与第二实施例相似，器件50包括各设置在第二半导体本体21中的各自凹处38内的栅电极32、34。每个凹处38造成在2DEG中的中断，当将合适的电压施加到栅电极32、34时其可恢复。

[0037]因此，器件50像功率逻辑AND门那样起作用，其中当两个栅电极32、34都具有施加到其的电势时，电流流入电极25、26或从电极25、26流出。

[0038]由于由通过栅电极32、34控制的两个沟道所使用的共用漂移区，器件50可以制作得比器件30更小。

[0039]类似器件40，第一栅电极32与第一欧姆电极25的距离为β，第二栅电极34与第二欧姆电极26的距离同样为β，由此造成器件50为对称的。也就是说，无论哪个欧姆电极处于较高电势，器件的电压阻塞能力都相同。

[0040]而且，类似第三实施例，每个栅电极32、34独立工作。

[0041]类似于其它三个实施例，栅电极32、34优选与第二半导体本体21肖特基接触，但可以由包括栅电极和栅绝缘体的绝缘栅替代，而不背离本发明。

[0042]参考图5，根据第一实施例或第二实施例的器件优选布置成具有交指型欧姆电极25、26。更具体地说，根据优选实施例的器件包括两个相对的并优选平行的通道(runners)40、42。每个通道40、42与两个欧姆电极25、26之一电连接。从而，通道40电连接到第一欧姆电极25，通道42电连接到第二欧姆电极26。应当注意，欧姆电极25、26彼此平行布置，由此实现交指型布置。每个栅电极27设置在相对的第一和第二欧姆电极25、26对之间。应当注意，也提供栅通道44以将栅电极27彼此电连接。

[0043]下面参考图6，其中相同数字表示相同特征，根据本发明第三或第四实施例的器件包括两个栅通道46、48。每个栅通道46、48仅与栅电极32、34之一电连接。

[0044]参考图7，在根据第三或第四实施例的器件中，每个栅通道46、48电连接到各自的栅垫50、52，由此每个栅电极32、34变成可独立工作。同样，应当注意，连接到第一欧姆电极25的所有通道40电连接到各自的共同垫54，而连接到第二欧姆电极26的所有通道42电连接到各自的共同垫56。

[0045]现在参考图8，栅电极和欧姆电极26、25的可选布置被示意为结构60。结构60包括两个栅电极，栅电极32、34。栅电极32、34不设绝缘，并形成为具有平滑圆形边缘以防止电场拥挤(crowding)。栅电极32、34可以不需注入操作而形成，从而减小了可潜在减小器件击穿电阻的对结构的损伤。器件60通过较少蚀刻操作形成以减少被去除的材料量。因此，增大了载流子通过材料的导电路径体积，这又降低了器件60的总电阻。

[0046]现在参考图9-18，示意了在III-氮化物材料系统中制造单栅双向开关的工艺的例子。虽然示意了单栅器件，但是应当清楚该工艺同样可用于制造双栅器件。参考图9，该工艺由制备好的GaN晶片开始，该晶片可以通过已知方法获得。晶片70包括含蓝宝石的衬底72、设置在衬底72上的补偿GaN层74、在补偿GaN层74上的AlGaN层76以及最后覆盖在AlGaN层76上的掺杂GaN层78。晶片70被构造成补偿应变，以防止在补偿GaN层74中的位错和破裂。

[0047]现在参考图10，晶片70具有布置在其上以限定有源区的掩模层80。参考图11，向下蚀刻晶片70到衬底72。在剥去掩模80后，将金属层82沉积在掺杂GaN层78上。金属层82可包含欧姆金属合金，例如Ti/Al/TiW。然后将器件160退火，例如在850℃历时1分钟。

[0048]现在参考图13，用掩模部分84形成欧姆电极的图案，并进行蚀刻以去除露出的金属和掺杂GaN层，在这之后，去除掩模得到图14的结构。

[0049]下面参考图15，在图14所示的结构上沉积SiN层85和SiO₂层86。其后，形成掩模88，其包括窗口90以限定要接收栅电极的区域。窗口90用于蚀刻掉SiO₂层86的一部分，留下SiN 85的一薄部分(例如约200)。然后剥去掩模88并沉积诸如TiW的栅金属92以得到图16中所示的结构。接下来，蚀刻栅金属92以在适当位置留下栅电极27。下面参考图17，形成绝缘层94，并蚀刻绝缘层94以在其中在欧姆电极上包括开口96。然后，沉积接触金属以填充开口96并与欧姆电极接触。其后，蚀刻所沉积的接触金属以形成如图18所示的接触98。

[0050]应当清楚，上述用于形成单栅双向III-氮化物开关的工艺同样适用于形成双栅双向III-氮化物开关。还应当清楚，可在单个晶片上形成多个器件以形成多个用于特定应用的有用组件。例如，可以将多个有用器件连接在一起以形成能够携载大量电流的较大双向开关器件。可选地，可以连接多个如此形成的高电流器件以形成双向三相桥、双向全桥或双向半桥。另外，可以实现器件上的变化以形成诸如具有共漏节点的肖特基桥或双向半桥的有用器件。每个上述器件能够在比传统半导体器件更小的区域携载大量电流。由于III-氮化物器件的更高性能，双向开关可以制造得更小，并仍与较大传统器件的性能一样好。

[0051]本发明的双向开关也可以使用构造III-氮化物器件的其它已知技术形成，例如包括插入超晶格层结构和变化合金层，包括InAlGaN具有特定性质以平衡平面内晶格结构常数。从而，虽然在此所示的优选实施例包括在GaN上形成的AlGaN层，但是本发明不限于这种组合。例如，可以使用AlGaN/InGaN/GaN，而不背离本发明。

[0052]此外，可以改变根据本发明的器件以包括其它特征。例如参考图19，根据本发明的双向器件可包括电流感测垫57，其电连接到沟道以检测穿过沟道的电流量。

[0053]应当注意，在通过图9-18示意的方法所制造的器件中，栅电极27通过SiN绝缘层与AlGaN层绝缘。根据本发明的器件可形成有与AlGaN层形成肖特基或欧姆接触的栅电极，而不背离本发明。

[0054]虽然已经关于其特定实施例描述了本发明，但是许多其它变化和修改以及其它使用对于本领域技术人员将显而易见。因此，优选地，本发明不限于在此的特定公开内容，而仅由随附的权利要求限定。

Claims (22)

1.一种双向半导体开关，包含：

衬底；

包含一种III-氮化物半导体材料的第一半导体本体；

在所述第一半导体本体上形成并包含另一III-氮化物半导体材料的第二半导体本体，其具有与所述一种III-氮化物半导体材料不同的带隙；

在所述第二半导体本体的第一部分上形成并欧姆连接到所述第二半导体本体的第一部分的第一欧姆电极；

在所述第二半导体本体的第二部分上形成并欧姆连接到所述第二半导体本体的第二部分的第二欧姆电极；以及

在所述第二半导体本体上形成并设置在所述第一欧姆电极和所述第二欧姆电极之间的栅电极，其中所述栅电极被定位成使所述器件展示对称电压阻塞能力。

2.根据权利要求1的半导体开关，其中所述一个半导体本体包含GaN，所述另一半导体本体包含AlGaN。

3.根据权利要求1的半导体开关，其中所述栅电极与所述第二半导体本体肖特基接触或通过栅绝缘体与所述第二半导体本体绝缘。

4.根据权利要求1的半导体开关，其中所述栅电极包含钛、金、铝、银、铬、钨、铂、镍、钯或铟。

5.根据权利要求1的半导体开关，其中所述欧姆电极包含金、银、铝、钛或铟。

6.根据权利要求1的半导体开关，还包括在所述另一半导体层中形成的凹处，且所述栅电极位于所述凹处内。

7.根据权利要求1的半导体开关，其中所述栅电极与所述第一欧姆电极和所述第二欧姆电极间隔相等距离。

8.根据权利要求1的半导体开关，其中所述衬底包含硅、SiC或蓝宝石。

9.根据权利要求l的半导体开关，其中所述开关以耗尽型工作。

10.根据权利要求1的半导体开关，其中所述开关以增强型工作。

11.一种双向半导体开关，包含：

衬底；

包含一种III-氮化物半导体材料的第一半导体本体；

在所述第一半导体本体上形成并包含另一III-氮化物半导体材料的第二半导体本体，其具有与所述一种III-氮化物半导体材料不同的带隙；

在所述第二半导体本体的第一部分上形成并欧姆连接到所述第二半导体本体的第一部分的第一欧姆电极；

在所述第二半导体本体的第二部分上形成并欧姆连接到所述第二半导体本体的第二部分的第二欧姆电极；

在所述第二半导体本体上形成并设置在所述第一欧姆电极和所述第二欧姆电极之间的第一栅电极；以及

在所述第二半导体本体上形成并设置在所述第一欧姆电极和所述第二欧姆电极之间的第二栅电极，其中所述栅电极被定位成使所述器件展示对称电压阻塞能力。

12.根据权利要求1l的半导体开关，其中所述一个半导体本体包含GaN，所述另一半导体本体包含AlGaN。

13.根据权利要求11的半导体开关，其中所述栅电极与所述第二半导体本体肖特基接触。

14.根据权利要求11的半导体开关，其中所述栅电极包含钛、金、铝、银、铬、钨或铟。

15.根据权利要求11的半导体开关，其中所述欧姆电极包含金、银、铝或铟。

16.根据权利要求11的半导体开关，还包括在所述另一半导体层中形成的凹处，其中所述栅电极的至少一个位于所述凹处内。

17.根据权利要求11的半导体开关，还包括在所述另一半导体层中形成的第一凹处和第二凹处，其中所述第一栅电极位于所述第一凹处内，所述第二栅电极位于所述第二凹处内。

18.根据权利要求11的半导体开关，其中所述第一栅电极和所述第二栅电极独立工作。

19.根据权利要求11的半导体开关，其中所述第一栅电极与所述第一欧姆电极间隔第一距离，所述第二栅电极与所述第二欧姆电极间隔第二距离，所述第一距离和第二距离相等。

20.根据权利要求11的半导体开关，其中所述衬底包含硅、SiC或蓝宝石。

21.根据权利要求11的半导体开关，其中所述栅电极的至少一个通过栅绝缘体与所述第二半导体本体绝缘。

22.根据权利要求11的半导体开关，其中所述栅电极的至少一个与所述第二半导体本体肖特基接触。

Images