CN102148227A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102148227A
CN102148227A CN2011100328510A CN201110032851A CN102148227A CN 102148227 A CN102148227 A CN 102148227A CN 2011100328510 A CN2011100328510 A CN 2011100328510A CN 201110032851 A CN201110032851 A CN 201110032851A CN 102148227 A CN102148227 A CN 102148227A
Authority
CN
China
Prior art keywords
protection component
electrode
ohmic electrode
element area
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100328510A
Other languages
English (en)
Inventor
山际优人
桥诘真吾
井腰文智
柳原学
上本康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102148227A publication Critical patent/CN102148227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其能够将保护元件的元件面积控制得较小并且能够简化复杂工序地实现电涌抗性较高的半导体装置。该半导体装置具备形成于第1元件区域(106A)上的第1晶体管(111)和包括在第2元件区域(106B)形成的第2晶体管(121)的第1保护元件。第2保护元件欧姆电极(123B)与第1保护元件栅极电极(115)连接，第1保护元件欧姆电极(123A)与第1欧姆电极(113A)连接，第1保护元件栅极电极(115)与第1保护元件欧姆电极(123A)和第2保护元件欧姆电极(123B)的至少一方连接。第2元件区域(106B)的面积小于第1元件区域(106A)。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及使用了具备保护元件的氮化物半导体的半导体装置。
背景技术
氮化物半导体是指由作为III族元素的铝(Al)、硼(B)、镓(Ga)或铟(In)，和作为V族元素的氮(N)的化合物构成的化合物半导体，通式由BwAlxGayInzN(其中，w+x+y+z＝1，0≤w、x、y、z≤1)来表示。
因为氮化物半导体的带隙较大，所以具有高击穿电压、高电子饱和速度和高电子移动性以及异质结中的高电子浓度等优点。此外，通过使III族元素的组成比变化，从而能够得到带隙的大小不同的氮化物半导体。层叠了具有不同带隙的氮化物半导体而得到的异质结构造或将这些层叠了多层而得到的量子阱构造或超晶格构造，能够控制元件内的电子浓度的调制度。因此，针对向短波长发光元件、高输出高频元件和高频低噪声放大元件等的应用正在进行研究开发。
作为使用了异质结构造的半导体元件的一种存在异质结场效应晶体管(Hetero Junction Field Effect Transistor：HFET)。HFET是高速动作的元件，被期待应用于高输出元件、电源开关元件、高频电源设备和高频低噪声放大器等。
在半导体装置中寻求微型化，使用于这种用途的HFET也不例外。但是，使用了氮化物半导体的HFET存在控制电极(栅极电极)的电涌耐压这种制约，控制电极的微型化存在限度。特别是在电源开关元件等的情况下，寻求进一步提高电涌抗性。
作为提高使用了氮化物半导体的HFET的电涌抗性的方法，对控制电极连接保护用的二极管的方法被熟知。为了半导体装置的小型化，也研究了使用在与HFET相同基板上形成的pn结二极管，来作为保护用的二极管(例如，参照专利文献1。)。
专利文献1：JP特开2007-59882号公报
但是，具有所述以往的保护二极管的半导体装置存在如下的问题。为了充分保护HFET的控制电极不受电涌影响，需要能够流过从数百mA到1A程度的电流的保护二极管。若要形成具有这种大电流能力的pn结二极管，需要很大的元件面积，从而存在无法将半导体装置小型化的问题。此外，还存在为了形成电流能力较大的pn结二极管，需要追加半导体装置的制造工序的问题。
发明内容
本发明的目的在于解决所述的问题，使得能够将保护元件的元件面积控制得较小并且在不将制造工序复杂化的情况下实现电涌抗性较高的半导体装置。
为了达成所述目的，本发明使半导体装置成为将具有由二维电子气层构成的沟道的晶体管用作保护元件的结构。
具体来说，本发明所涉及的半导体装置，具备：第1晶体管，其具有在半导体层层叠体中的第1元件区域上形成的第1欧姆电极、第1栅极电极以及第2欧姆电极；和第1保护元件，其形成于半导体层层叠体，连接于第1栅极电极和第1欧姆电极之间，在对第1栅极电极施加了过大的电压时形成释放电流的电流通路；第1保护元件包括在与半导体层层叠体中的第1元件区域分离的第2元件区域上形成的第2晶体管，第2晶体管具有形成于第2元件区域上的第1保护元件欧姆电极、第1保护元件栅极电极以及第2保护元件欧姆电极，第2保护元件欧姆电极与第1栅极电极连接，第1保护元件欧姆电极与第1欧姆电极连接，第1保护元件栅极电极与第1保护元件欧姆电极和第2保护元件欧姆电极的至少一方连接，半导体层层叠体具有在基板上依次形成的第1半导体层和与第1半导体层相比带隙更大的第2半导体层，第2元件区域的面积小于第1元件区域的面积。
本发明的半导体装置具有连接于第1晶体管的第1栅极电极和第1欧姆电极之间的第2晶体管。第2晶体管的第1保护元件栅极电极与第1保护元件欧姆电极和第2保护元件欧姆电极的至少一方连接。因此，在对第1栅极电极施加了过大的电压的情况下，第2晶体管成为导通状态，能够形成释放电流的电流通路。此外，因为电流流过作为第2晶体管的沟道的二维电子气层，所以在第2晶体管的尺寸较小的情况下也能够流过较大的电流。并且，第2晶体管能够通过与第1晶体管相同的工序来形成。因此，能够将保护元件的元件面积控制得较小并且能够不将制造工序复杂化地实现电涌抗性较高的半导体装置。
本发明的半导体装置中，也可以为如下结构：第1栅极电极形成于在第1元件区域上选择性地形成的第1p型半导体层上，第1保护元件栅极电极形成于在第2元件区域上选择性地形成的第2p型半导体层上。通过成为这种结构，能够容易地使第1晶体管和第2晶体管成为常闭型。
在此情况下，也可以为如下结构：第1p型半导体层形成于在第1元件区域形成的第1栅极凹槽部，第2p型半导体层形成于在第2元件区域形成的第2栅极凹槽部。
并且，第2栅极凹槽部也可以比第1栅极凹槽部更深。通过成为这种结构，能够使第1晶体管的阈值电压和第2晶体管的阈值电压成为不同的值。
在本发明的半导体装置中，也可以为如下结构：第1栅极电极形成于在第1元件区域上选择性地形成的第1栅极绝缘膜上，第1保护元件栅极电极形成于在第2元件区域上选择性地形成的第2栅极绝缘膜上。在这种结构的情况下，也能够容易地使第1晶体管和第2晶体管成为常闭型。
在此情况下，第2栅极绝缘膜的膜厚也可以比第1栅极绝缘膜更厚。通过成为这种结构，能够使第1晶体管的阈值电压和第2晶体管的阈值电压成为不同的值。
在本发明的半导体装置中，第1晶体管的阈值电压和第2晶体管的阈值电压也可以不同。通过成为这种结构，能够确保第1晶体管的栅极电压的范围较大。
在本发明的半导体装置中，也可以为第1保护元件栅极电极和第1保护元件欧姆电极电位相等的结构。
在本发明的半导体装置中，也可以为如下结构：保护元件具有连接于第1保护元件栅极电极和第1保护元件欧姆电极之间的第1阈值电压调整电路，第1阈值电压调整电路包括在与半导体层层叠体中的第1元件区域和第2元件区域分离的第3元件区域形成的第1二极管，第1二极管形成于第3元件区域上，具有与第1保护元件栅极电极连接的第1阴极电极和隔着第3p型半导体层而形成于第3元件区域上的第1阳极电极。
在本发明的半导体装置中，也可以为如下结构：保护元件具有连接于第1保护元件栅极电极和第2保护元件欧姆电极之间的第2阈值电压调整电路，第2阈值电压调整电路包括在与半导体层层叠体中的第1元件区域和第2元件区域分离的第4元件区域上形成的第2二极管，第2二极管形成于第4元件区域上，具有与第1保护元件栅极电极连接的第2阴极电极和隔着第3p型半导体层而形成于第4元件区域上的第2阳极电极。通过成为这种结构，能够针对正电涌来保护第1晶体管。
在本发明的半导体装置中，也可以为如下结构：保护元件具有连接于第1保护元件栅极电极与第1保护元件欧姆电极之间的第1阈值电压调整电路以及连接于第1保护元件栅极电极与第2保护元件欧姆电极之间的第2阈值电压调整电路，第1阈值电压调整电路包括在与半导体层层叠体中的第1元件区域和第2元件区域分离的第3元件区域形成的第1二极管，第2阈值电压调整电路包括在与半导体层层叠体中的第1元件区域和第2元件区域分离的第4元件区域上形成的第2二极管，第1二极管形成于第3元件区域上，具有与第1保护元件栅极电极连接的第1阴极电极和隔着第3p型半导体层而形成于第3元件区域上的第1阳极电极，第2二极管形成于第4元件区域上，具有与第1保护元件栅极电极连接的第2阴极电极和隔着第3p型半导体层而形成于第4元件区域上的第2阳极电极。通过成为这种结构，能够针对正电涌和负电涌来保护第1晶体管。
在本发明的半导体装置中，也可以为如下结构：第1欧姆电极具有相互并联连接的多个第1欧姆电极指，第2欧姆电极具有相互并联连接的多个第2欧姆电极指，第1栅极电极具有相互并联连接的多个第1栅极电极指，第1欧姆电极指与第2欧姆电极指交替地配置，第1栅极电极指配置于第1欧姆电极指和第2欧姆电极指之间。
在本发明的半导体装置中，也可以为如下结构：第1晶体管具有：第1欧姆电极焊盘，其与第1欧姆电极连接；第2欧姆电极焊盘，其与第2欧姆电极连接；和第1栅极电极焊盘，其与第1栅极电极连接，第1欧姆电极焊盘以覆盖第2元件区域上的方式形成。
本发明的半导体装置，也可为如下结构：还具备第2保护元件，其形成于半导体层层叠体，第1晶体管具有形成于第1栅极电极和第2欧姆电极之间的第2栅极电极，第2保护元件具有在与第1元件区域和第2元件区域分离，且面积小于第1元件区域的第5元件区域形成的第3晶体管，第3晶体管具有形成于第5元件区域上的第3保护元件欧姆电极、第2保护元件栅极电极和第4保护元件欧姆电极，第4保护元件欧姆电极与第2栅极电极连接，第3保护元件欧姆电极与第2欧姆电极连接，第2保护元件栅极电极与第3保护元件欧姆电极和第4保护元件欧姆电极的至少一方连接。通过成为这种结构，能够实现电涌抗性较高的双方向开关。
在此情况下，也可以为如下结构：第1欧姆电极具有相互并联连接的多个第1欧姆电极指，第2欧姆电极具有相互并联连接的多个第2欧姆电极指，第1栅极电极具有相互并联连接的多个第1栅极电极指，第2栅极电极具有相互并联连接的多个第2栅极电极指，第1欧姆电极指与第2欧姆电极指交替地配置，第1栅极电极指和第2栅极电极指相互留有间隔地配置于第1欧姆电极指和第2欧姆电极指之间。
在本发明的半导体装置中，也可以为如下结构：第1晶体管具有：第1欧姆电极焊盘，其与第1欧姆电极连接；第2欧姆电极焊盘，其与第2欧姆电极连接；第1栅极电极焊盘，其与第1栅极电极连接；和第2栅极电极焊盘，其与第2栅极电极连接，第1欧姆电极焊盘以覆盖第2元件区域上的方式形成，第2欧姆电极焊盘以覆盖第5元件区域上的方式形成。
本发明所涉及的半导体装置，能够将保护元件的元件面积控制得较小并且能够不将制造工序复杂化地实现电涌抗性较高的半导体装置。
附图说明
图1是表示第1实施方式所涉及的半导体装置的剖面图。
图2是表示第1实施方式所涉及的半导体装置的等效电路图。
图3是表示第1实施方式所涉及的保护元件的电压电流特性的图。
图4是表示第1实施方式所涉及的半导体装置的布局中的一个例子的平面图。
图5是表示第1实施方式所涉及的半导体装置的布局中的一个例子的平面图。
图6是表示第1实施方式所涉及的半导体装置的变形例的剖面图。
图7是表示第1实施方式所涉及的半导体装置的变形例的剖面图。
图8是表示第1实施方式所涉及的半导体装置的变形例的剖面图。
图9是表示第1实施方式所涉及的半导体装置的变形例的剖面图。
图10是表示第1实施方式所涉及的半导体装置的变形例的等效电路图。
图11是表示第1实施方式所涉及的半导体装置的变形例的剖面图。
图12是表示第1实施方式所涉及的半导体装置的变形例中的布局的一个例子的平面图。
图13是表示第2实施方式所涉及的半导体装置的等效电路图。
图14是表示第2实施方式所涉及的半导体装置的剖面图。
图15是表示第2实施方式所涉及的半导体装置的变形例的等效电路图。
图16是表示第2实施方式所涉及的半导体装置的变形例中的布局的一个例子的平面图。
图17是表示第3实施方式所涉及的半导体装置的等效电路图。
图18是表示第3实施方式所涉及的半导体装置的剖面图。
图19是表示第3实施方式所涉及的半导体装置中的布局的一个例子的平面图。
图20是表示第3实施方式所涉及的半导体装置的变形例的等效电路图。
图21是表示第3实施方式所涉及的半导体装置的变形例的等效电路图。
图22是表示第3实施方式所涉及的半导体装置的变形例的等效电路图。
符号说明：
101   基板
102   半导体层层叠体
103   第1半导体层
104   第2半导体层
106A  第1元件区域
106B  第2元件区域
106C  第3元件区域
106D  第4元件区域
106E  第5元件区域
106F  第6元件区域
107   元件分离区域
108A  p型半导体层
108B  p型半导体层
109A  栅极绝缘膜
109B  栅极绝缘膜
110   被保护元件
111   第1晶体管
113A  第1欧姆电极
113B  第2欧姆电极
115   栅极电极
118A  布线
118B  布线
120   保护元件
121   第2晶体管
123A  第1保护元件欧姆电极
123B  第2保护元件欧姆电极
125   保护元件栅极电极
131A  第1欧姆电极指
131B  第2欧姆电极指
132   栅极电极指
133A  第1欧姆电极焊盘
133B  第2欧姆电极焊盘
134   栅极布线
135   栅极电极焊盘
141   阈值电压调整电路
142   阈值电压调整电路
145A  阴极电极
145B  阴极电极
145C  阴极电极
145D  阴极电极
146A  阳极电极
146B  阳极电极
146C  阳极电极
146D  阳极电极
147A  p型半导体层
147B  p型半导体层
147C  p型半导体层
147D  p型半导体层
151A  二极管
151B  二极管
151C  二极管
151D  二极管
206A  第1元件区域
206B  第2元件区域
206C  第3元件区域
211   第1晶体管
213A  第1欧姆电极
213B  第2欧姆电极
215A  第1栅极电极
215B  第2栅极电极
218A    布线
218B    布线
218C    布线
218D    布线
220A    第1保护元件
220B    第2保护元件
221A    第2晶体管
221B    第3晶体管
223A    第1保护元件欧姆电极
223B    第2保护元件欧姆电极
223C    第3保护元件欧姆电极
223D    第4保护元件欧姆电极
225A    第1保护元件栅极电极
225B    第2保护元件栅极电极
231A    第1欧姆电极指
231B    第2欧姆电极指
232A    第1栅极电极指
232B    第2栅极电极指
233A    第1欧姆电极焊盘
233B    第2欧姆电极焊盘
234A    第1栅极布线
234B    第2栅极布线
235A    第1栅极电极焊盘
235B    第2栅极电极焊盘
241     阈值电压调整电路
242     阈值电压调整电路
251A    二极管
251B    二极管
251C    二极管
251D    二极管。
具体实施方式
(第1实施方式)
参照附图对第1实施方式进行说明。图1表示了第1实施方式所涉及的半导体装置的剖面结构。如图1所示，在硅基板等的基板101上形成有半导体层层叠体102。半导体层层叠体102具有第1半导体层103和带隙比第1半导体层103大的第2半导体层104。在第1半导体层103中的与第2半导体层104的界面附近，形成高浓度的二维电子气(2DEG)层。第1半导体层103为例如厚度为1μm的GaN即可，第2半导体层104为例如厚度为25nm的AlGaN即可。
半导体层层叠体102具有被元件分离区域107包围的第1元件区域106A和第2元件区域106B。元件分离区域107，对半导体层层叠体102注入硼或铁等的离子来形成即可，元件分离区域107是比半导体层层叠体102的其他部分电阻高的区域。因此，第1元件区域106A中的2DEG层与第2元件区域106B中的2DEG层独立。
在第1元件区域106A上，相互留有间隔地形成了第1欧姆电极113A和第2欧姆电极113B，在第1欧姆电极113A和第2欧姆电极113B之间形成有栅极电极115。由此，形成以2DEG层为沟道的HFET、即第1晶体管111。另外，第1欧姆电极113A和第2欧姆电极113B只要与2DEG层形成欧姆结即可，也可以形成于凹槽部(リセス部)。
在第2元件区域106B上，相互留有间隔地形成了第1保护元件欧姆电极123A和第2保护元件欧姆电极123B，在第1保护元件欧姆电极123A和第2保护元件欧姆电极123B之间形成有保护元件栅极电极125。由此，形成以2DEG层为沟道的HFET、即第2晶体管121。另外，第1保护元件欧姆电极123A和第2保护元件欧姆电极123B只要与2DEG层形成欧姆结即可，也可以形成于凹槽部。
第2晶体管121连接于第1晶体管111的栅极电极115和第1欧姆电极113A之间。具体来说，第2保护元件欧姆电极123B通过布线118A与栅极电极115连接，第1保护元件欧姆电极123A和保护元件栅极电极125通过布线118B与第1欧姆电极113A连接。
接下来，对本实施方式的半导体装置的动作进行说明。图2是以等效电路的形式表示本实施方式的半导体装置。在作为被保护元件110的第1晶体管111的栅极电极115和第1欧姆电极113A之间，连接有作为保护元件120的第2晶体管121。第2晶体管121的第2保护元件欧姆电极123B与第1晶体管111的栅极电极115连接，第2晶体管121的第1保护元件欧姆电极123A和保护元件栅极电极125，与第1晶体管111的第1欧姆电极113A连接。
在此，第1晶体管111是在对栅极电极115施加了正的电压Vth1的情况下在第1欧姆电极113A和第2欧姆电极113B之间流过电流的常闭型的晶体管。此外，第2晶体管121是在对保护元件栅极电极125施加了正的电压Vth2的情况下在第1保护元件欧姆电极123A和第2保护元件欧姆电极123B之间流过电流的常闭型的晶体管。
如图2所示，因为第2晶体管121的保护元件栅极电极125直接与第1保护元件欧姆电极123A连接，所以保护元件栅极电极125的电位与第1保护元件欧姆电极123A的电位相等。因此，施加于第2保护元件欧姆电极123B与第1保护元件欧姆电极123A之间的电压VO2-O1，与在第2保护元件欧姆电极123B与第1保护元件欧姆电极123A之间流过的电流IO2-O1的关系如图3所示。在电压VO2-O1为正的情况下在第2保护元件欧姆电极123B和第1保护元件欧姆电极123A之间不流过电流。若电压VO2-O1达到-Vth2，则第2晶体管121的沟道成为导通状态。因此，从第1保护元件欧姆电极123A向着第2保护元件欧姆电极123B流过电流。
因此，本实施方式的半导体装置，在对第1晶体管111的栅极电极115施加了绝对值比第2晶体管121的阈值电压Vth2大的负电涌的情况下，作为保护元件120的第2晶体管121成为导通状态。由此，形成了从栅极电极115向第1欧姆电极113A释放电流的电流通路，能够将施加于栅极电极115的负电涌向接地释放。例如，若假设Vth1和Vth2为1.5V，则在对栅极电极115施加了低于-1.5V的负电涌的情况下，保护元件120成为导通状态，第1晶体管111被保护。另一方面，在施加于栅极电极115的电压高于-1.5V的情况下，保护元件120保持断开状态。因此，若在使第1晶体管111成为断开状态的情况下使施加于栅极电极115的电压低于Vth1并且高于-Vth2，例如0V，则在通常的动作时保护元件120不会成为导通状态，保护元件120不会对第1晶体管111的动作产生影响。
第2晶体管121的第1保护元件欧姆电极123A和第2保护元件欧姆电极123B之间的电流路径是由2DEG层构成的沟道。因此，第2晶体管121能够流过与通过pn结流过电流的pn结二极管相比大得多的电流。在pn结二极管的各电极的长度与HFET的各电极的长度相等的情况下，HFET能够流过1000倍程度的大电流。因此，即使在使作为保护元件的第2晶体管121远小于第1晶体管111的情况下，也能够确保充足的电流能力。因此，与形成pn结二极管来作为保护元件的情况相比，能够减小半导体装置的尺寸。
在本实施方式中，在基板101上形成作为被保护元件的第1晶体管111和作为保护元件的第2晶体管121。但是，第1晶体管111和第2晶体管121能够通过相同工艺形成。因此，能够得到如下优点：能够基本不改变通常的半导体装置的制造工序地形成具有保护元件的半导体装置。
在图2中，为如下结构：第2晶体管121的保护元件栅极电极125与第1保护元件欧姆电极123A直接连接，保护元件栅极电极125的电位与第1保护元件欧姆电极123A的电位相等。但是，只要保护元件栅极电极125的电位与第1保护元件欧姆电极123A的电位实质相等即可，保护元件栅极电极125和第1保护元件欧姆电极123A也可以通过电阻等来连接。
图4表示了使第1晶体管111为多指型HFET的情况的布局的例子。第1晶体管111的第1欧姆电极具有多个第1欧姆电极指131A，第2欧姆电极具有多个第2欧姆电极指131B，栅极电极具有多个栅极电极指132。第1欧姆电极指131A和第2欧姆电极指131B在第1元件区域106A上交替地配置，在第1欧姆电极指131A与第2欧姆电极指131B之间形成有栅极电极指132。第1欧姆电极指131A与第1欧姆电极焊盘(electrode pad)133A连接，第2欧姆电极指131B与第2欧姆电极焊盘133B连接。栅极电极指132通过栅极布线134与栅极电极焊盘135连接。
在半导体层层叠体102的第1欧姆电极焊盘133A和栅极电极焊盘135之间，形成有小于第1元件区域106A的第2元件区域106B。在第2元件区域106B上形成有第1保护元件欧姆电极123A、保护元件栅极电极125和第2保护元件欧姆电极123B。第2保护元件欧姆电极123B通过布线118A与栅极电极焊盘135连接，第1保护元件欧姆电极123A和保护元件栅极电极125通过布线118B与第2欧姆电极焊盘133B连接。
若为这种结构，则能够紧凑地形成被保护元件和保护元件。第2元件区域106B的面积只要根据需要的电流能力来决定即可，通常为第1元件区域106A的10分之1～50分之1程度的大小就足够。
如图5所示，第1欧姆电极焊盘133A也可以为覆盖第2元件区域106B的一部分的结构。这样一来，能够进一步缩小半导体装置的尺寸。并且，也可以在第1元件区域106A上形成第2欧姆电极焊盘133B。这样一来，能够进一步缩小半导体装置的尺寸。
在本实施方式中，第1晶体管111和第2晶体管121优选是阈值电压为0V以上的常闭型。通过调整第2半导体层104的膜厚，或者在栅极凹槽部形成栅极电极115和保护元件栅极电极125，能够使第1晶体管111和第2晶体管121成为常闭型。此外，也可以如图6所示，隔着p型的GaN等而构成的p型半导体层108A而在第1元件区域106A上形成栅极电极115，隔着p型半导体层108B而在第2元件区域106B上形成保护元件栅极电极125。此外，也可以如图7所示，隔着栅极绝缘膜109A而在第1元件区域106A上形成栅极电极115，隔着栅极绝缘膜109B而在第2元件区域106B上形成保护元件栅极电极125。
在本实施方式的半导体装置中，第1晶体管111的阈值电压Vth1和第2晶体管121的阈值电压Vth2可以相等。但是，也可以使第1晶体管111的阈值电压Vth1和第2晶体管121的阈值电压Vth2成为不同的值。例如，即使第1晶体管111为常闭型，也存在考虑到噪声的影响等而通过对栅极电极115施加负电压来使第1晶体管111成为断开状态的情况。在此情况下，优选提高第2晶体管121的阈值电压Vth2，并增大第2晶体管121成为导通状态的电压和为了使第1晶体管111成为断开状态而施加于栅极电极115的电压之间的差。
在使第1晶体管111的阈值电压Vth1和第2晶体管121的阈值电压Vth2成为不同的值的情况下，如下进行即可。在p型半导体层上形成栅极电极的情况下，p型半导体层的厚度越厚并且p型半导体层与2DEG层的间隔越小则阈值电压越高。因此，若如图8所示那样在比p型半导体层108A更深的栅极凹槽部形成p型半导体层108B，则能够使第2晶体管121的阈值电压Vth2高于第1晶体管111的阈值电压Vth1。此外，栅极绝缘膜的膜厚越厚则阈值电压越高。因此，若如图9所示那样使栅极绝缘膜109B的膜厚比栅极绝缘膜109A的膜厚更厚，则能够使第2晶体管121的阈值电压Vth2高于第1晶体管111的阈值电压Vth1。
此外，第1晶体管111也可以为阈值电压Vth1小于0V的常开型晶体管。在此情况下，也使第2晶体管121的阈值电压Vth2高于为了使第1晶体管111成为断开状态而施加的负电压的绝对值即可。
此外，也可以如图10所示，通过阈值电压调整电路141来连接保护元件栅极电极125和第2保护元件欧姆电极123B。这样一来，能够使保护元件120成为导通状态而形成电流通路的电压成为与第2晶体管121的阈值电压Vth2不同的值。
如图10所示，阈值电压调整电路141由在保护元件栅极电极125和第2保护元件欧姆电极123B之间串联连接的两个二极管151A和151B构成。二极管151A和二极管151B使阴极位于保护元件栅极电极125侧来连接。因此，若施加于第2保护元件欧姆电极123B和第1保护元件欧姆电极123A之间的电压VO2-O1小于-(Vth2+Von×2)则第2晶体管121成为导通状态。其中Von为二极管151A和二极管151B的导通电压。例如，在Vth2为1.5V，Von为1.5V的情况下，若VO2-O1低于-4.5V则第2晶体管121成为导通状态，形成电流通路。另外，虽然对二极管151A和二极管151B的Von相等的情况进行了说明，但也可以不同。
在使形成电流通路的电压为-4.5V的情况下，可以使为了使第1晶体管111成为断开状态而施加于栅极电极115的电压成为-3V左右。像这样，通过降低形成电流通路的电压，能够降低为了使第1晶体管111成为断开状态而施加于栅极电极115的电压，且能够使由噪声产生的误动作不容易产生。
二极管151A和二极管151B，如图11所示，形成于第3元件区域106C和第4元件区域106D上即可。二极管151A形成于第3元件区域106C上，具有通过布线118C与保护元件栅极电极125连接的阴极电极145A，和阳极电极146A。二极管151B形成于第4元件区域106D上，具有通过布线118D与二极管151A的阳极电极146A连接的阴极电极145B，和通过布线118E与第1保护元件欧姆电极123A连接的阳极电极146B。阳极电极146A和阳极电极146B分别形成于由p型的GaN等构成的p型半导体层147A和p型半导体层147B上。二极管151A和二极管151B是使用由p型半导体层和2DEG层形成的pn结的pn结二极管。
二极管151A和二极管151B只要能够调整施加于保护元件栅极电极125上的电压即可，电流能力可以较小。因此，第3元件区域106C和第4元件区域106D的尺寸可以比第2元件区域106B更小。因此，例如如图12所示，第3元件区域106C和第4元件区域106D可以配置于第1欧姆电极焊盘133A和栅极电极焊盘135之间。此外，也可以与第2元件区域106B一起形成于第1欧姆电极焊盘133A的下面。
也可以组合在p型半导体层上分别形成栅极电极115和保护元件栅极电极125的结构，和形成阈值电压调整电路141的结构。在此情况下，各p型半导体层可以通过共通的工序来形成。此外，也可以组合在栅极绝缘膜上分别形成栅极电极115和保护元件栅极电极125的结构，和形成阈值电压调整电路141的结构。并且，也可以组合使第1晶体管111的阈值电压和第2晶体管121的阈值电压成为不同的电压的结构，和形成阈值电压调整电路141的结构。例如，若假设第1晶体管111的阈值电压为1.5V，第2晶体管121的阈值电压为4.5V，二极管151A和二极管151B的导通电压分别为1.5V，则能够使通过保护元件120形成电流通路的电压为-7.5V。在此情况下，能够使在使第1晶体管111成为断开状态时施加于栅极电极115上的栅极电压成为-6V左右，因此能够较大地确保对噪声的容限。
在图10～图12中，表示了阈值电压调整电路141具有2个二极管的情况，但二极管的个数根据保护元件120的动作电压来决定即可，既可以为1个，也可以为3个以上。此外，也可以在阈值电压调整电路141和保护元件栅极电极125或第1保护元件欧姆电极123A之间连接电阻元件等。
(第2实施方式)
在第1实施方式中，对在对栅极电极115施加了负电涌的情况下，保护第1晶体管111的结构进行了说明。但是，通过成为图13所示的那种结构，在对栅极电极115施加了正电涌的情况下，能够保护第1晶体管111。在针对正电涌来保护第1晶体管111的情况下，如图13所示那样将第2晶体管121的保护元件栅极电极125通过阈值电压调整电路142与第2保护元件欧姆电极123B连接即可。
阈值电压调整电路142由在保护元件栅极电极125和第2保护元件欧姆电极123B之间串联连接的两个二极管151C和151D构成。二极管151C和二极管151D使阴极位于保护元件栅极电极125侧来连接。因此，若在第2保护元件欧姆电极123B和第1保护元件欧姆电极123A之间施加的电压VO2-O1大于Vth2+Von×2则第2晶体管121成为导通状态。其中Von是二极管151C和二极管151D的导通电压。例如，在Vth2为1.5V，Von为1.5V的情况下，若VO2-O1高于4.5V则第2晶体管121成为导通状态，形成电流通路。另外，虽然对二极管151C和二极管151D的Von相等的情况进行了说明，但也可以不同。
二极管151C和二极管151D如图14所示，形成于第5元件区域106E和第6元件区域106F上即可。二极管151C具有形成于第5元件区域106E上的阴极电极145C，和通过布线118F与第2保护元件欧姆电极123B连接的阳极电极146C。二极管151D具有形成于第6元件区域106F上，且通过布线118H与保护元件栅极电极125连接的阴极电极145D，和通过布线118G与二极管151C的阴极电极145C连接的阳极电极146D。阳极电极146C和阳极电极146D分别形成于由p型GaN等构成的p型半导体层147C和p型半导体层147D上。二极管151C和二极管151D是使用由p型半导体层和2DEG层形成的pn结的pn结二极管。
二极管151C和二极管151D只要能够调整施加于保护元件栅极电极125上的电压即可，电流能力可以较小。因此，第5元件区域106E和第6元件区域106F的尺寸可以比第2元件区域106B更小。因此，第5元件区域106E和第6元件区域106F配置于第1欧姆电极焊盘133A和栅极电极焊盘135之间即可。此外，也可以与第2元件区域106B一起形成于第1欧姆电极焊盘133A的下面。
也可以组合在p型半导体层上分别形成栅极电极115和保护元件栅极电极125的结构，和形成阈值电压调整电路142的结构。在此情况下，各p型半导体层能够通过共通的工序来形成。此外，也可以组合在栅极绝缘膜上分别形成栅极电极115和保护元件栅极电极125的结构，和形成阈值电压调整电路142的结构。并且，也可以组合使第1晶体管111的阈值电压和第2晶体管121的阈值电压成为不同的电压的结构，和形成阈值电压调整电路142的结构。例如，若假设第1晶体管111的阈值电压为1.5V，第2晶体管121的阈值电压为4.5V，二极管151C和二极管151D的导通电压分别为1.5，则能够使通过保护元件120形成电流通路的电压成为7.5V。在此情况下，能够扩大在使第1晶体管111成为导通状态时施加于栅极电极115上的栅极电压的电压范围，能够使使第1晶体管111成为导通状态时的栅极电压成为3V～4.5V程度的范围的值。
在第2晶体管121的阈值电压Vth2充分高于第1晶体管111的阈值电压Vth1的情况下，也可以不通过阈值电压调整电路142而直接连接保护元件栅极电极125和第2保护元件欧姆电极123B。
在图13和图14中，表示了阈值电压调整电路142具有2个二极管的情况，但二极管的个数根据保护元件120的动作电压来决定即可，既可以为1个，也可以为3个以上。此外，也可以在阈值电压调整电路142和保护元件栅极电极125或第2保护元件欧姆电极123B之间连接电阻元件等。
并且，如图15所示，若在保护元件栅极电极125与第1保护元件欧姆电极123A之间连接阈值电压调整电路141，在保护元件栅极电极125与第2保护元件欧姆电极123B之间连接阈值电压调整电路142，则能保护第1晶体管111不受正电涌和负电涌的影响。在此情况下，为图16所示那样的布局即可。另外，虽然表示了阈值电压调整电路141和阈值电压调整电路142都具有2个二极管的例子，但阈值电压调整电路141所包含的二极管的个数和阈值电压调整电路142所包含的二极管的个数也可以不同。
(第3实施方式)
第1实施方式和第2实施方式对保护单栅极的晶体管的情况进行了说明，而对双栅极的晶体管也同样地能够进行保护。图17表示第3实施方式所涉及的半导体装置的电路结构，图18表示了剖面结构。此外，图19表示了第3实施方式所涉及的半导体装置的布局的一个例子。如图17～图19所示，本实施方式的半导体装置具备：双栅极的第1晶体管211，其具有第1栅极电极215A和第2栅极电极215B；第1保护元件220A，其由连接于第1晶体管211的第1栅极电极215A与第1欧姆电极213A之间的第2晶体管221A构成；和第2保护元件220B，其由连接于第2栅极电极215B与第2欧姆电极213B之间的第3晶体管221B构成。
在Si基板等基板101上，形成有具有依次层叠的由GaN等构成的第1半导体层103和第2半导体层104的半导体层层叠体102。第1晶体管211形成于半导体层层叠体102的第1元件区域206A，第2晶体管221A形成于第2元件区域206B，第3晶体管221B形成于第3元件区域206C上。第1元件区域206A、第2元件区域206B和第3元件区域206C通过STI等元件分离区域107而相互分离。
双栅极的第1晶体管211通过对第1栅极电极215A和第2栅极电极215B施加规定的偏压，既能作为双方向开关来动作，也能作为二极管来动作。例如，通过在第1栅极电极215A和第2栅极电极215B上，分别以第1欧姆电极213A为基准来施加第1栅极电极215A的阈值电压以上的电压，以第2欧姆电极213B为基准来施加第2栅极电极215B的阈值电压以上的电压，能够使其进行在第1欧姆电极213A和第2欧姆电极213B之间在双方向流过电流的双方向通电动作。另一方面，通过使施加于第1栅极电极215A和第2栅极电极215B上的偏压分别成为不到阈值电压的电压，能够使其进行在第1欧姆电极213A和第2欧姆电极213B之间在双方向不流过电流的双方向遮断动作。
此外，通过对第1栅极电极215A施加阈值电压以上的电压，并对第2栅极电极215B施加不到阈值电压的电压，能够使其进行从第1欧姆电极213A向第2欧姆电极213B不流过电流，但从第2欧姆电极213B向第1欧姆电极213A流过电流的二极管动作。通过对第1栅极电极215A施加不到阈值电压的电压，并对第2栅极电极215B施加阈值电压以上的电压，能够使其进行从第1欧姆电极213A向第2欧姆电极213B流过电流，但从第2欧姆电极213B向第1欧姆电极213A不流过电流的二极管动作。
在本实施方式中第1晶体管211为在半导体层层叠体102的第1元件区域206A上形成的多指的双栅极晶体管。第1欧姆电极213A具有多个第1欧姆电极指231A，第2欧姆电极213B具有多个第2欧姆电极指231B。第1栅极电极215A具有多个第1栅极电极指232A，第2栅极电极215B具有多个第2栅极电极指232B。
第1欧姆电极指231A和第2欧姆电极指231B在第1元件区域206A上交替配置。在第1欧姆电极指231A和第2欧姆电极指231B之间，形成有第1栅极电极指232A和第2栅极电极指232B。第1欧姆电极指231A与第1欧姆电极焊盘233A连接，第2欧姆电极指231B与第2欧姆电极焊盘233B连接。第1栅极电极指232A通过第1栅极布线234A与第1栅极电极焊盘235A连接，第2栅极电极指232B通过第2栅极布线234B与第2栅极电极焊盘235B连接。
第2晶体管221A和第3晶体管221B形成于小于第1元件区域206A的第2元件区域206B和第3元件区域206C。第2元件区域206B形成于半导体层层叠体102中的第1欧姆电极焊盘233A与第1栅极电极焊盘235A之间。在第2元件区域206B上，形成有第1保护元件欧姆电极223A、第1保护元件栅极电极225A以及第2保护元件欧姆电极223B。第1保护元件欧姆电极223A通过布线218A与第1欧姆电极焊盘233A连接，第2保护元件欧姆电极223B通过布线218B与第1栅极电极焊盘235A连接。第1保护元件栅极电极225A和第1保护元件欧姆电极223A相互连接成为同电位。第3元件区域206C形成于半导体层层叠体102中的第2欧姆电极焊盘233B与第2栅极电极焊盘235B之间。在第3元件区域206C上，形成有第3保护元件欧姆电极223C、第2保护元件栅极电极225B和第4保护元件欧姆电极223D。第3保护元件欧姆电极223C通过布线218C与第2欧姆电极焊盘233B连接，第4保护元件欧姆电极223D通过布线218D与第2栅极电极焊盘235B连接。第2保护元件栅极电极225B和第4保护元件欧姆电极223D相互连接成为同电位。
通过成为这种结构，能够保护第1晶体管211的第1栅极电极215A和第2栅极电极215B这两者不受负电涌的影响。此外，能够紧凑地形成被保护元件和保护元件。第2元件区域206B和第3元件区域206C的尺寸根据需要的电流能力来决定即可，通常为第1元件区域206A的10分之1～50分之1程度的大小就足够。另外，第1保护元件栅极电极225A和第1保护元件欧姆电极223A以及第2保护元件栅极电极225B和第4保护元件欧姆电极223D只要分别实质上为同电位即可，也可以通过电阻等来连接。
在本实施方式中，也可以为第1欧姆电极焊盘233A覆盖第2元件区域206B，第2欧姆电极焊盘233B覆盖第3元件区域206C的结构。这样一来能够进一步缩小半导体装置的尺寸。
在本实施方式中，第1栅极电极215A、第2栅极电极215B、第1保护元件栅极电极225A和第2保护元件栅极电极225B既可以形成于p型半导体层上，也可以形成于栅极绝缘膜上。并且，第1栅极电极215A的阈值电压与第1保护元件栅极电极225A的阈值电压可以不同，第2栅极电极215B的阈值电压与第2保护元件栅极电极225B的阈值电压也可以不同。此外，也可以为第1栅极电极215A的阈值电压与第2栅极电极215B的阈值电压不同的结构。此外，如图20所示，也可以在第1保护元件栅极电极225A与第1保护元件欧姆电极223A之间以及第2保护元件栅极电极225B与第3保护元件欧姆电极223C之间，分别连接具有二极管251A和二极管251B的阈值电压调整电路241。
此外，为了保护第1晶体管211不受正电涌的影响，如图21所示，也可以在第1保护元件栅极电极225A与第2保护元件欧姆电极223B之间以及第2保护元件栅极电极225B与第4保护元件欧姆电极223D之间，分别连接具有二极管251C和二极管251D的阈值电压调整电路242。并且，为了保护第1晶体管211不受正负双方的电涌的影响，如图22所示，也可以连接阈值电压调整电路241和阈值电压调整电路242。
另外，阈值电压调整电路241和阈值电压调整电路242所包含的二极管的个数既可以为1个，也可以为3个以上。此外，阈值电压调整电路241所包含的二极管的个数与阈值电压调整电路242所包含的二极管的个数也可以不同。并且，与第1栅极电极215A连接的阈值电压调整电路241以及阈值电压调整电路242，和与第2栅极电极215B连接的阈值电压调整电路241以及阈值电压调整电路242也可以为不同的结构。
在各实施方式中表示了基板为Si基板的例子，但只要为能够形成氮化物半导体层的基板则怎样的基板都可以，也可以为GaN基板、蓝宝石基板或碳化硅(SiC)基板等。
工业实用性
本发明所涉及的半导体装置能够将保护元件的元件面积控制得较小，而且能够不将制造工序复杂化地实现电涌抗性较高的HFET，作为使用了具备保护元件的氮化物半导体的半导体装置等是有用的。

Claims (16)

1.一种半导体装置，其具备：
第1晶体管，其具有在半导体层层叠体中的第1元件区域上形成的第1欧姆电极、第1栅极电极以及第2欧姆电极；和
第1保护元件，其形成于所述半导体层层叠体，连接于所述第1栅极电极和所述第1欧姆电极之间，在对所述第1栅极电极施加了过大的电压时形成释放电流的电流通路；
所述第1保护元件包括在与所述半导体层层叠体中的所述第1元件区域分离的第2元件区域形成的第2晶体管，
所述第2晶体管具有在所述第2元件区域上形成的第1保护元件欧姆电极、第1保护元件栅极电极以及第2保护元件欧姆电极，
所述第2保护元件欧姆电极与所述第1栅极电极连接，
所述第1保护元件欧姆电极与所述第1欧姆电极连接，
所述第1保护元件栅极电极与所述第1保护元件欧姆电极和第2保护元件欧姆电极的至少一方连接，
所述半导体层层叠体具有在基板上依次形成的第1半导体层和与所述第1半导体层相比带隙更大的第2半导体层，
所述第2元件区域的面积小于所述第1元件区域的面积。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅极电极形成于在所述第1元件区域上选择性地形成的第1p型半导体层上，
所述第1保护元件栅极电极形成于在所述第2元件区域上选择性地形成的第2p型半导体层上。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第1p型半导体层形成于在所述第1元件区域上形成的第1栅极凹槽部，
所述第2p型半导体层形成于在所述第2元件区域上形成的第2栅极凹槽部。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第2栅极凹槽部比所述第1栅极凹槽部深。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅极电极形成于在所述第1元件区域上选择性地形成的第1栅极绝缘膜上，
所述第1保护元件栅极电极形成于在所述第2元件区域上选择性地形成的第2栅极绝缘膜上。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第2栅极绝缘膜比所述第1栅极绝缘膜厚。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第1晶体管的阈值电压与所述第2晶体管的阈值电压不同。
8.根据权利要求1～7的任意一项所述的半导体装置，其特征在于，
所述第1保护元件栅极电极和所述第1保护元件欧姆电极电位相等。
9.根据权利要求1～7的任意一项所述的半导体装置，其特征在于，
所述第1保护元件具有连接于所述第1保护元件栅极电极和所述第1保护元件欧姆电极之间的第1阈值电压调整电路，
所述第1阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域和第2元件区域分离的第3元件区域形成的第1二极管，
所述第1二极管形成于所述第3元件区域上，具有与所述第1保护元件栅极电极连接的第1阴极电极和隔着第3p型半导体层而形成于所述第3元件区域上的第1阳极电极。
10.根据权利要求1～7的任意一项所述的半导体装置，其特征在于，
所述第1保护元件具有连接于所述第1保护元件栅极电极和所述第2保护元件欧姆电极之间的第2阈值电压调整电路，
所述第2阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域以及第2元件区域分离的第4元件区域上形成的第2二极管，
所述第2二极管形成于所述第4元件区域上，具有与所述第1保护元件栅极电极连接的第2阴极电极和隔着第4p型半导体层而形成于所述第4元件区域上的第2阳极电极。
11.根据权利要求1～7的任意一项所述的半导体装置，其特征在于，
所述第1保护元件具有连接于所述第1保护元件栅极电极与所述第1保护元件欧姆电极之间的第1阈值电压调整电路以及连接于所述第1保护元件栅极电极与所述第2保护元件欧姆电极之间的第2阈值电压调整电路，
所述第1阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域以及第2元件区域分离的第3元件区域上形成的第1二极管，
所述第2阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域以及第2元件区域分离的第4元件区域上形成的第2二极管，
所述第1二极管形成于所述第3元件区域上，具有与所述第1保护元件栅极电极连接的第1阴极电极和隔着第3p型半导体层而形成于所述第3元件区域上的第1阳极电极，
所述第2二极管形成于所述第4元件区域上，具有与所述第1保护元件栅极电极连接的第2阴极电极和隔着第4p型半导体层而形成于所述第4元件区域上的第2阳极电极。
12.根据权利要求1～7的任意一项所述的半导体装置，其特征在于，
所述第1欧姆电极具有相互并联连接的多个第1欧姆电极指，
所述第2欧姆电极具有相互并联连接的多个第2欧姆电极指，
所述第1栅极电极具有相互并联连接的多个第1栅极电极指，
所述第1欧姆电极指与所述第2欧姆电极指交替地配置，
所述第1栅极电极指配置于所述第1欧姆电极指和所述第2欧姆电极指之间。
13.根据权利要求12所述的半导体装置，其特征在于，
所述第1晶体管具有：
第1欧姆电极焊盘，其与所述第1欧姆电极连接；
第2欧姆电极焊盘，其与所述第2欧姆电极连接；和
第1栅极电极焊盘，其与所述第1栅极电极连接，
所述第1欧姆电极焊盘以覆盖所述第2元件区域上的方式形成。
14.根据权利要求1所述的半导体装置，其特征在于，
还具备第2保护元件，其形成于所述半导体层层叠体，
所述第1晶体管具有形成于所述第1栅极电极和所述第2欧姆电极之间的第2栅极电极，
所述第2保护元件具有在与所述第1元件区域以及第2元件区域分离，且面积小于所述第1元件区域的第5元件区域形成的第3晶体管，
所述第3晶体管具有形成于所述第5元件区域上的第3保护元件欧姆电极、第2保护元件栅极电极和第4保护元件欧姆电极，
所述第4保护元件欧姆电极与所述第2栅极电极连接，
所述第3保护元件欧姆电极与所述第1欧姆电极连接，
所述第2保护元件栅极电极与所述第3保护元件欧姆电极以及第4保护元件欧姆电极的至少一方连接。
15.根据权利要求14所述的半导体装置，其特征在于，
所述第1欧姆电极具有相互并联连接的多个第1欧姆电极指，
所述第2欧姆电极具有相互并联连接的多个第2欧姆电极指，
所述第1栅极电极具有相互并联连接的多个第1栅极电极指，
所述第2栅极电极具有相互并联连接的多个第2栅极电极指，
所述第1欧姆电极指与所述第2欧姆电极指交替地配置，
所述第1栅极电极指和第2栅极电极指相互留有间隔地配置于所述第1欧姆电极指和所述第2欧姆电极指之间。
16.根据权利要求15所述的半导体装置，其特征在于，
所述第1晶体管具有：
第1欧姆电极焊盘，其与所述第1欧姆电极连接；
第2欧姆电极焊盘，其与所述第2欧姆电极连接；
第1栅极电极焊盘，其与所述第1栅极电极连接；和
第2栅极电极焊盘，其与所述第2栅极电极连接，
所述第1欧姆电极焊盘以覆盖所述第2元件区域上的方式形成，
所述第2欧姆电极焊盘以覆盖所述第5元件区域上的方式形成。
CN2011100328510A 2010-02-05 2011-01-26 半导体装置 Pending CN102148227A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010024231A JP2011165749A (ja) 2010-02-05 2010-02-05 半導体装置
JP2010-024231 2010-02-05

Publications (1)

Publication Number Publication Date
CN102148227A true CN102148227A (zh) 2011-08-10

Family

ID=44353013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100328510A Pending CN102148227A (zh) 2010-02-05 2011-01-26 半导体装置

Country Status (3)

Country Link
US (1) US8497553B2 (zh)
JP (1) JP2011165749A (zh)
CN (1) CN102148227A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325781A (zh) * 2012-03-19 2013-09-25 富士通株式会社 半导体器件、pfc电路、电源装置和放大器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598937B2 (en) * 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
JP5970775B2 (ja) * 2011-10-31 2016-08-17 株式会社豊田中央研究所 保護素子、半導体装置及び半導体装置の製造方法
JP5678866B2 (ja) * 2011-10-31 2015-03-04 株式会社デンソー 半導体装置およびその製造方法
JP5659182B2 (ja) 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
US8933461B2 (en) * 2012-08-09 2015-01-13 Texas Instruments Incorporated III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
WO2014103126A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 サージ保護素子及び半導体装置
EP2793255B8 (en) * 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10665709B2 (en) * 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
DE112013007439B4 (de) * 2013-09-17 2021-09-30 Mitsubishi Electric Corporation Halbleiteranordnung
KR102163725B1 (ko) * 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법
JP6562359B2 (ja) 2014-06-17 2019-08-21 パナソニックＩｐマネジメント株式会社 半導体装置
JP6329054B2 (ja) * 2014-10-10 2018-05-23 トヨタ自動車株式会社 スイッチング回路
JP6646363B2 (ja) * 2015-06-02 2020-02-14 株式会社アドバンテスト 半導体装置
WO2017051529A1 (ja) * 2015-09-24 2017-03-30 パナソニックＩｐマネジメント株式会社 半導体装置
US9685545B2 (en) * 2015-11-25 2017-06-20 Texas Instruments Incorporated Isolated III-N semiconductor devices
JP6540599B2 (ja) * 2016-05-24 2019-07-10 三菱電機株式会社 半導体装置
CN108630678B (zh) * 2017-03-24 2021-07-13 台达电子工业股份有限公司 半导体装置
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US11257811B2 (en) * 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
DE102017127182A1 (de) * 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu deren Herstellung
CN109193601B (zh) 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路
KR102036603B1 (ko) * 2019-01-02 2019-10-25 조두희 투명디스플레이 장치의 어드레서블 led를 위한 전류 루프 인터페이스 구현방법 및 그 투명디스플레이 장치
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
US10818786B1 (en) * 2019-05-07 2020-10-27 Cambridge Gan Devices Limited III-V semiconductor device with integrated protection functions
JP7368054B2 (ja) 2019-05-16 2023-10-24 ローム株式会社 半導体装置
WO2021085558A1 (ja) * 2019-10-30 2021-05-06 パナソニックＩｐマネジメント株式会社 半導体装置
US20220020872A1 (en) * 2020-07-15 2022-01-20 Semiconductor Components Industries, Llc Method of forming a semiconductor device
CN116344535A (zh) * 2021-12-22 2023-06-27 中国科学院苏州纳米技术与纳米仿生研究所 可降低泄露电流的iii族氮化物晶体管结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593911A (en) * 1995-07-26 1997-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Method of making ESD protection circuit with three stages
CN1186342A (zh) * 1996-12-27 1998-07-01 日本电气株式会社 带保护电路的半导体器件
US20020012212A1 (en) * 1998-04-07 2002-01-31 Koji Yasumori Semiconductor integrated circuit
US20060108659A1 (en) * 2004-11-25 2006-05-25 Matsushita Electric Industrial Co., Ltd. Schottky barrier diode and diode array
CN1947264A (zh) * 2004-02-12 2007-04-11 国际整流器公司 Ⅲ－氮化物双向开关

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2238683A (en) * 1989-11-29 1991-06-05 Philips Electronic Associated A thin film transistor circuit
FR2734114B1 (fr) * 1995-05-12 1997-07-25 Sgs Thomson Microelectronics Composant de protection sensible de circuit d'interface de lignes d'abonnes
JP3475588B2 (ja) * 1995-06-29 2003-12-08 カシオ計算機株式会社 薄膜トランジスタパネル
JPH09283770A (ja) * 1996-04-09 1997-10-31 Sony Corp 保護ダイオード付きデュアルゲート電界効果トランジスタ及びそのパターン構造
JP2001332567A (ja) * 2000-05-22 2001-11-30 Sony Corp 電界効果トランジスタの保護回路
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
JP4230370B2 (ja) * 2004-01-16 2009-02-25 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7550781B2 (en) * 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US20090026501A1 (en) * 2004-12-30 2009-01-29 Koninklijke Philips Electronics, N.V. Enhancement - depletion semiconductor structure and method for making it
US7470958B2 (en) * 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
JP5237535B2 (ja) * 2005-07-28 2013-07-17 パナソニック株式会社 半導体装置
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
USRE45989E1 (en) * 2006-11-20 2016-04-26 Panasonic Corporation Semiconductor device and method for driving the same
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
GB2460471B (en) * 2008-05-31 2011-11-23 Filtronic Compound Semiconductors Ltd A field effect transistor and a method of manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593911A (en) * 1995-07-26 1997-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Method of making ESD protection circuit with three stages
CN1186342A (zh) * 1996-12-27 1998-07-01 日本电气株式会社 带保护电路的半导体器件
US20020012212A1 (en) * 1998-04-07 2002-01-31 Koji Yasumori Semiconductor integrated circuit
CN1947264A (zh) * 2004-02-12 2007-04-11 国际整流器公司 Ⅲ－氮化物双向开关
US20060108659A1 (en) * 2004-11-25 2006-05-25 Matsushita Electric Industrial Co., Ltd. Schottky barrier diode and diode array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325781A (zh) * 2012-03-19 2013-09-25 富士通株式会社 半导体器件、pfc电路、电源装置和放大器
CN103325781B (zh) * 2012-03-19 2016-01-13 富士通株式会社 半导体器件、pfc电路、电源装置和放大器
US9240472B2 (en) 2012-03-19 2016-01-19 Fujitsu Limited Semiconductor device, PFC circuit, power supply device, and amplifier

Also Published As

Publication number Publication date
US8497553B2 (en) 2013-07-30
JP2011165749A (ja) 2011-08-25
US20110193171A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
CN102148227A (zh) 半导体装置
US9293458B2 (en) Semiconductor electronic components and circuits
US10135438B2 (en) Switching system and method
CN103918069B (zh) 具有增加可靠性的高功率半导体电子部件
KR101315009B1 (ko) 고전압 접합 종단을 갖는 고전압 저항기
CN109004033B (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
US20090072269A1 (en) Gallium nitride diodes and integrated components
EP3326208A1 (en) Field-plate structures for semiconductor devices
JP2012517699A (ja) Ｉｉｉ族窒化物デバイスおよび回路
CN106024878B (zh) 具有集成到栅极结构中的rc网络的高电子迁移率晶体管
CN103325828A (zh) 氮化物半导体元件
US20200066892A1 (en) Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
CN107887448A (zh) 半导体器件
CN112640124A (zh) 氮化镓器件和集成电路的栅极驱动电路及电压调节器
US10630285B1 (en) Switching circuits having drain connected ferrite beads
CN100527418C (zh) 半导体装置
CN103314438A (zh) 氮化物系半导体装置
CN114556561A (zh) 基于氮化物的半导体ic芯片及其制造方法
CN115117055A (zh) 氮化物基半导体双向切换器件和其制造方法
TWI795682B (zh) 半導體裝置以及半導體結構
JP2008198675A (ja) 積層型半導体集積装置
EP3817049A1 (en) Resistance element and electrical power amplifier circuit
WO2022249855A1 (ja) 半導体装置およびその製造方法
JP2005101565A (ja) スイッチ用半導体装置及びスイッチ回路
TW202410382A (zh) 空乏型和增強型電晶體的保護結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110810