CN106571363A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN106571363A
CN106571363A CN201610890419.8A CN201610890419A CN106571363A CN 106571363 A CN106571363 A CN 106571363A CN 201610890419 A CN201610890419 A CN 201610890419A CN 106571363 A CN106571363 A CN 106571363A
Authority
CN
China
Prior art keywords
input
output electrode
diode
semiconductor device
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610890419.8A
Other languages
English (en)
Other versions
CN106571363B (zh
Inventor
G·普雷科托
O·黑伯伦
C·奥斯特梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN106571363A publication Critical patent/CN106571363A/zh
Application granted granted Critical
Publication of CN106571363B publication Critical patent/CN106571363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请涉及半导体器件。在一个实施例中，半导体器件包括被配置为双向开关的基于III族氮化物的高电子迁移率晶体管。基于III族氮化物的高电子迁移率晶体管包括第一输入/输出电极、第二输入/输出电极、布置在第一输入/输出电极与第二输入/输出电极之间的栅极结构以及场板结构。

Description

半导体器件
技术领域
本申请涉及半导体技术领域，更具体地涉及半导体器件。
背景技术
迄今为止，用于功率电子应用的晶体管通常利用硅(Si)半导体材料来制造。用于功率应用的普通晶体管器件包括SiSi功率MOSFET和Si绝缘栅型双极晶体管(IGBT)。最近，考虑碳化硅(SiC)功率器件。III-N族半导体器件(诸如氮化镓(GaN)器件)现在越来越作为承载大电流、支持大电压以及提供非常低的导通电阻和快速开关时间的具有吸引力的候选。
对于一些应用(诸如功率因子校正(PFC))，可在两个方向上阻挡电压的双向开关器件可以是有用的。
发明内容
在一个实施例中，一种半导体器件包括基于III族氮化物的高电子迁移率晶体管，该晶体管被配置为双向开关。基于III族氮化物的高电子迁移率晶体管包括第一输入/输出电极、第二输入/输出电极、布置在第一输入/输出电极与第二输入/输出电极之间的栅极结构以及场板结构。
在一个实施例中，一种半导体器件包括基于III族氮化物的高电子迁移率晶体管，该晶体管被配置为双向开关。基于III族氮化物的高电子迁移率晶体管包括第一输入/输出电极、第二输入/输出电极、布置在第一输入/输出电极与第二输入/输出电极之间的栅极结构、场板结构、第一二极管和第二二极管。第一二极管和第二二极管反串联地耦合在第一输入/输出电极和第二输入/输出电极之间。
附图说明
附图中的元件相互之间不需要按比例绘制。类似的参考标号表示对应的类似部分。各个所示实施例的特征可以组合，除非它们相互排斥。实施例在附图中示出并且在如下说明书中进行详述。
图1示出了包括双向开关和场板结构的半导体器件的示意图。
图2示出了包括双向开关和场板结构的半导体器件的示意图。
图3示出了包括双向开关和场板结构的半导体器件的示意图。
图4示出了包括双向开关和场板结构的半导体器件的示意图。
图5示出了包括双向开关和场板结构的半导体器件的示意图。
图6示出了包括双向开关和场板结构的半导体器件的示意图。
图7示出了包括双向开关、两个反串联耦合的二极管和场板结构的半导体器件的示意图。
图8示出了根据图7的半导体器件的电路图。
图9示出了包括双向开关、两个反串联耦合的二极管和场板结构的半导体器件的示意图。
图10示出了包括双向开关、两个反串联耦合的二极管和场板结构的半导体器件的示意图。
图11示出了包括双向开关的增强模式半导体器件的示意图。
图12示出了包括双向开关的基于III族氮化物的器件的示意图。
具体实施方式
在以下详细描述中，参照形成说明书的一部分的附图，其中通过图示的方式来示出可实践本发明的具体实施例。关于这点，参照所描述附图的定向来使用方向性术语(诸如“顶部”、“底部”、“前”、“后”、“前部”、“尾部”等)。由于实施例的部件可以以多种不同的定向来定位，所以为了说明的目的使用方向性术语而不用于限制。应该理解，可以使用其他实施例，并且在不背离本发明的范围的情况下可以进行结构或逻辑变化。以下其详细说明不用于限制，并且本发明的范围通过所附权利要求来限定。
以下将解释多个示例性实施例。在这种情况下，通过附图中相同或相似的参考符号来表示相同的结构特征。在说明书的上下文中，“横向”或“横向方向”应该理解为表示通常与半导体材料或半导体载体的横向延伸平行的方向。因此，横向方向通常与这些表面或侧面平行延伸。与此相反，术语“垂直”或“垂直方向”被理解为表示通常垂直于这些表面或侧面并因而垂直于横向方向而延伸的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如说明书中使用的，术语“耦合”和/或“电耦合”不用于表示元件必须直接耦合到一起，可以在“耦合”或“电耦合”的元件之间设置中间元件。
如说明书中采用的，当诸如层、区域或衬底的元件被称为在另一元件“上方”或者延伸到另一元件“上”时，其可以直接位于该另一元件上或直接延伸到该另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接位于另一元件上方”或“直接延伸到另一元件上”时，不存在中间元件。如说明书中所使用的，当元件被称为“连接”或“耦合”至另一元件时，其可以直接连接或耦合至另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”至另一元件时，不存在中间元件。
耗尽模式器件(诸如高压耗尽模式晶体管)具有负阈值电压，这表示其可以在零栅极电压下传导电流。这些器件是常开型。增强模式器件(诸如低压增强模式晶体管)具有正阈值电压，这表示其不能够在零栅极电压下传导电流，并且为常关型。
如本文所使用的，“高压器件”(诸如高压耗尽模式晶体管)是被优化用于高压开关应用的电子器件。即，当晶体管截止时，其能够阻挡诸如大约300V以上、大约600V以上、或大约1200V以上的高压，而当晶体管导通时，其针对所使用的应用具有充分低的导通电阻(RON)，即，当大量的电流经过器件时其经历充分低的传导损耗。高压器件至少能够阻挡等于高压电源或使用其的电路中的最大电压的电压。高压器件能够阻挡300V、600V、1200V或应用所要求的其他适当的阻挡电压。
如本文所使用的，“低压器件”(诸如低压增强模式晶体管)是能阻挡低压(诸如0V和Vlow之间)而不能够阻挡高于Vlow的电压的电子器件。Vlow可以为大约10V、大约20V、大约30V、大约40V或者约5V和50V之间，诸如大约10V和30V之间。
如本文所使用的，用语“III族氮化物”表示包括氮(N)和至少一种III族元件(包括铝(Al)、镓(Ga)、铟(In)和硼(B))的化合物半导体，并且包括但不限于任何它们的合金，诸如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化镓砷磷(GaAsaPbN(1-a-b))和氮化铝铟镓砷磷(AlxInyGa(1-x-y)AsaPbN(1-a-b))。氮化铝镓和AlGaN表示通过分子式AlxGa(1-x)N所描述的合金，其中，0<x<1。
图1示出了包括基于III族氮化物的高电子迁移率晶体管(HEMT)21(其被配置为双向开关)的半导体器件20的示意图。基于III族氮化物的HEMT 21包括第一输入/输出电极22、第二输入/输出电极23、布置在第一输入/输出电极22与第二输入/输出电极23之间的栅极结构24、以及场板结构25。
当第一输入/输出电极22用作双向开关的输入(例如，源极)时，第二输入/输出电极23用作输出(例如，漏极)。相反，当第二输入/输出电极23用作双向开关的输入时，第一输入/输出电极22用作输出。
在一些实施例中，场板结构25被布置为基本相对于第一输入/输出电极22和第二输入/输出电极23对称。场板结构25可以被布置为使其功能上对称地布置在第一输入/输出电极22与第二输入/输出电极23之间。在一些实施例中，场板结构25与第一输入/输出电极22和第二输入/输出电极23物理上隔开基本相等的距离。
在一些实施例中，双向开关设置为在两个相反的方向上具有不同的电压阻挡能力，例如在第一方向上600V而在相反方向上100V，或者在第一方向上66V而在相反方向上12V。
在实施例中，基于III族氮化物的HEMT 21包括单个栅极，单个栅极可布置为与HEMT的第一输入/输出接触焊盘和第二输入/输出接触焊盘不对称(即，具有不同的距离)，以在两个相反的方向上提供不同的阻挡能力。
在一些实施例中，场板结构25被布置为相对于第一输入/输出电极22和第二输入/输出电极23不对称。场板结构25可布置为使其功能上不对称地布置在第一输入/输出电极22与第二输入/输出电极23之间。在一些实施例中，场板结构25物理地以不同的距离与第一输入/输出电极22和第二输入/输出电极23隔开。这些不对称的布置可用于其中双向开关被配置为在两个方向上阻挡不同电压的实施例(例如，第一方向上的电压高于与第一方向相反的第二方向上的电压)。
场板结构25可耦合至栅极电位、浮置电位或源极电位。在图1所示实施例中，栅极结构24包括单个栅极27，并且场板结构25通过场板26来提供。在一些实施例中，场板结构耦合至栅极结构24。在一些实施例中，场板结构耦合至第一输入/输出电极22和第二输入/输出电极23。
在一些实施例中，场板结构25包括垂直部分和从垂直部分延伸的水平部分。垂直部分可以被布置在栅极结构上并耦合至栅极结构。场板结构可认为是具有T形，并且可以直接被布置在栅极金属上。水平部分可延伸到下面的栅极结构的横向延伸以外。水平部分可基本对称地在第一输入/输出电极和第二输入/输出电极之间延伸。例如，水平部分的第一末端与第一输入/输出电极之间的距离和水平部分的第二末端(与第一末端相对)与第二输入/输出电极之间的距离可以基本相同。
在一些实施例中，栅极还可以包括T形栅极金属。在实施例中，栅极和场板结构均具有T形，可以设置T布置上的堆叠T，其中场板结构被电耦合至栅极。在这些实施例中，T形场板结构的水平部分可以延伸到T形栅极金属的条或水平部分的横向延伸以外。
在一些实施例中，栅极结构24包括两个独立可控的栅极。该结构还可以表示为分离栅极结构或双栅极。两个独立可控的栅极可以相互隔开，并且布置在第一输入/输出电极22与第二输入/输出电极23之间。在一些实施例中，其中栅极结构24包括两个独立可控的栅极，场板结构可包括布置在两个栅极之间的垂直部分以及从垂直部分延伸的水平部分。水平部分可具有横向延伸部，使其在两个栅极上方延伸。场板结构可以为基本T形。
在其中栅极结构24包括两个独立可控的栅极的一些实施例中，场板结构25可包括耦合至第一输入/输出电极22的第一部分以及耦合至第二输入/输出电极23的第二部分。第一部分可以从第一输入/输出电极22延伸并且可以在与第一输入/输出电极相邻布置的第一栅极上方延伸。第二部分可以从第二输入/输出电极延伸并且可以在与第二输入/输出电极23相邻布置的第二栅极上方延伸。在这些实施例中，场板结构的第一部分和第二部分相互隔开。
通过单个基于III族氮化物的HEMT 21来提供双向开关。半导体器件可以是高压器件或低压器件。基于III族氮化物的HEMT 21可以是耗尽模式器件或增强模式器件。
至少一个p掺杂III族氮化物层可布置在栅极下方以提供增强模式器件。在一些实施例中，p掺杂III族氮化物层可包括p掺杂GaN层和p掺杂氮化铝镓层AlzGa(1-z)N中的至少一个，其中0<z<1，其被布置在栅极下方以提供增强模式器件。在一些实施例中，单个p掺杂GaN层或单个p掺杂氮化铝镓层被布置在栅极下方。在一些实施例中，提供包括p掺杂氮化铝镓层、布置在p掺杂氮化铝镓层上的p掺杂氮化镓层以及布置在p掺杂氮化镓层上的栅极的堆叠件，以形成增强模式器件。
在一些实施例中，提供其中布置栅极的栅极凹部，以提供增强模式器件。
基于III族氮化物的高电子迁移率晶体管21可包括沟道层(包括氮化镓(GaN))和布置在沟道层上的阻挡层。阻挡层可包括氮化铝镓(AlxGa(1-x)N，其中0<x<1)。
阻挡层可包括空间变化的铝含量。例如，铝含量可以随着阻挡层的厚度而变化。在一些实施例中，阻挡层具有梯度组成，使得在从沟道层到栅极的方向上铝含量逐渐增加而镓含量逐渐减小。在一些实施例中，阻挡层包括两个或多个子层，每一个子层都包括具有不同铝含量并从而具有不同镓含量的氮化铝镓。
还提供包括基于III族氮化物的高电子迁移率晶体管(HEMT)的半导体器件，该晶体管被配置为双向开关。基于III族氮化物的高电子迁移率晶体管包括第一输入/输出电极、第二输入/输出电极、布置在第一输入/输出电极与第二输入/输出电极之间的栅极结构、场板结构、第一二极管和第二二极管。第一二极管和第二二极管反串联地耦合在第一输入/输出电极和第二输入/输出电极之间。
如本文所使用的，第一二极管和第二二极管用于表示第一二极管功能和第二二极管功能。第一二极管和第二二极管均可以通过单个分立部件或通过串联耦合的两个或多个分立二极管来形成。在一些实施例中，第一二极管和第二二极管可集成到提供HEMT的半导体主体中。例如，第一二极管和第二二极管中的每一个都可以由串联耦合的一个或多个MOS栅极晶体管单元形成。
栅极结构可包括单个栅极，该栅极被布置在第一输入/输出电极和第二输入/输出电极之间。在其中栅极结构包括单个栅极的实施例中，第一二极管的阳极和第二二极管的阳极可耦合至被布置在单个栅极上方的浮置场板。在该实施例中，场板结构经由二极管电耦合至第一输入/输出电极和第二输入/输出电极。
在其中第一二极管的阳极和第二二极管的阳极被耦合至浮置场板的实施例中，第一二极管的阴极可耦合至第一输入/输出电极，以及第二二极管的阴极可耦合至第二输入/输出电极。
在其中半导体器件包括单个栅极的实施例中，单个栅极可对称地布置在第一输入/输出电极和第二输入/输出电极之间。
基于III族氮化物的高电子迁移率晶体管可包括沟道层(包括氮化镓(GaN))和布置在沟道层上的阻挡层。阻挡层可包括氮化铝镓(AlxGa(1-x)N，其中，0<x<1)。
阻挡层可包括空间可变的铝含量。例如，铝含量可随着阻挡层的厚度而变化。在一些实施例中，阻挡层具有梯度组成，使得在从沟道层到栅极的方向上铝含量逐渐增加而镓含量逐渐减小。在一些实施例中，阻挡层包括两个或多个子层，每一个子层都包括具有不同铝含量并从而具有不同镓含量的氮化铝镓。
如上所述，第一二极管和第二二极管均可以包括分立部件。在一些实施例中，第一二极管和第二二极管集成到HEMT中。第一二极管和第二二极管可以是pn二极管。
p掺杂GaN层和p掺杂氮化铝镓层(AlzGa(1-z)N，其中0<z<1)中的至少一个可布置在栅极下方以提供增强模式器件。在一些实施例中，单个p掺杂GaN层或单个p掺杂氮化铝镓层被布置在栅极下方。在一些实施例中，两个或多个p掺杂III族氮化物层可布置在栅极下方。在一个实施例中，提供包括p掺杂氮化铝镓层、布置在p掺杂氮化铝镓层上的p掺杂氮化镓层以及布置在p掺杂氮化镓层上的栅极的堆叠件，以形成增强模式器件。
第一二极管和第二二极管中的至少一个可由具有MOS栅极结构的HEMT的一个或多个晶体管单元形成。在其中HEMT是增强模式器件并在栅极下方包括p掺杂GaN层和/或p掺杂氮化铝镓层的实施例中，第一二极管和第二二极管中的至少一个可使用pn二极管形成。在一些实施例中，一个二极管可以是pn二极管，而另一个二极管可以包括具有MOS栅极结构的一个或多个晶体管单元。
第一二极管可包括晶体管结构，该晶体管结构包括第一电流电极、栅电极和第二电流电极。栅电极电耦合至第一电流电极以形成MOS栅极结构，以及第二电流电极可电耦合至HEMT的一个输入/输出电极。提供二极管的晶体管结构包括增强模式晶体管结构。例如，这可以通过布置在栅极下方的p掺杂III族氮化物层或栅极凹陷结构来提供。例如，p掺杂III族氮化物层可包括p掺杂GaN层和p掺杂氮化铝镓层(AlzGa(1-z)N)中的至少一个。
在其中HEMT是耗尽模式器件的实施例中，形成二极管的晶体管单元的晶体管结构不同于形成HEMT的晶体管单元的晶体管结构。例如，形成二极管的晶体管单元可包括布置在栅极和阻挡层之间的p掺杂III族氮化物层，而在形成双向开关的晶体管单元中，栅极可直接布置在阻挡层上。在另一实例中，形成二极管的晶体管单元可包括凹陷栅极，使得栅极下方的阻挡层的厚度减小，而在形成双向开关的晶体管单元中，与栅极相邻并在栅极下方，阻挡层具有基本均匀的厚度。
图2示出了包括被配置为双向开关的基于III族氮化物的HEMT31的半导体器件30。基于III族氮化物的HEMT 31包括布置在衬底33上的沟道层32以及布置在沟道层32上的阻挡层34。沟道层32包括氮化镓(GaN)，并且阻挡层34包括氮化铝镓(AlxGa(1-x)N，其中0<x<1)。图2中通过虚线42示意性表示的二维电子气(2DEG)可通过在沟道层32与阻挡层34之间的界面35处的感应和自发极化来形成。衬底33可包括硅、碳化硅或蓝宝石。一个或多个缓冲层或过渡层可布置在衬底33与沟道层32之间。
基于III族氮化物的HEMT 31是横向器件，其包括布置在阻挡层34上的第一输入/输出电极36、第二输入/输出电极37和栅极38。栅极38包括T形，并且基本对称地布置在第一输入/输出电极36与第二输入/输出电极37之间。这种布置可用于在两个方向上实现基本对称的电压阻挡能力。
半导体器件30还包括耦合至栅极电位的场板结构39。场板结构39包括T形，该T形具有垂直部分40和从垂直部分40横向向外延伸的水平部分41。场板结构39可以被认为具有T形。场板结构39布置在T形栅极38上并电耦合至T形栅极38。场板结构39的水平部分41的横向延伸大于T形栅极38的横向延伸范围。
场板结构39可用于增加由HEMT 31提供的双向横向开关的可靠性。
图3示出了包括被配置为双向开关的基于III族氮化物的HEMT51的半导体器件50。基于III族氮化物的HEMT 51包括衬底52、布置在衬底52上的沟道层和布置在沟道层53上的阻挡层54。沟道层53包括氮化镓(GaN)，并且阻挡层54包括氮化铝镓(AlxGa(1-x)N，其中0<x<1)，使得图3中由虚线65示意性表示的二维电子气(2DEG)可形成在沟道层53与阻挡层54之间的界面55处。第一输入/输出电极56和第二输入/输出电极57布置在阻挡层54上并且相互隔开。在该实施例中，基于III族氮化物的HEMT 51包括两个独立可控的栅极58、59，它们相互隔开并布置在第一输入/输出电极56与第二输入/输出电极57之间的阻挡层54上。
基于III族氮化物的HEMT 51包括场板结构60，场板结构60耦合至源极电位。场板结构60包括垂直部分61和从垂直部分61延伸的水平部分62。垂直部分61布置在两个栅极58、59之间，并且水平部分在栅极58、59上方延伸并且与栅极58、59隔开。水平部分62的横向延伸使其在朝向第一输入/输出电极56的方向上延伸并超过栅极58的最外面的面边缘，而在朝向第二输入/输出电极57的相对方向上延伸并超过栅极59的最外面的面边缘。选择栅极-源极间隔和栅极-漏极间隔，使得满足阻挡电压要求。
通过使用适当的栅极开关序列，布置在第一输入/输出电极56和第二输入/输出电极57之间的中心中的场板结构60耦合至源极或近源极电位。这可用于减小朝向高压端子的栅极边缘处的电场以及低栅极-漏极电容值。
基于III族氮化物的HEMT 51可以是耗尽模式器件。在一些实施例中，诸如图4所示，基于III族氮化物的HEMT 51是增强模式器件。在图4所示实施例中，p掺杂氮化镓层63布置在第一栅极58与阻挡层54之间，以及p掺杂氮化镓层64位于第二栅极59和阻挡层54之间以提供常关型的增强模式晶体管器件。形成在沟道层53与阻挡层54之间的界面55处的二维电子气(2DEG)在图4中通过虚线66示意性表示。p掺杂氮化镓层63、64的横向延伸对应于对应栅极58、59的基部的横向延伸。场板结构59的垂直部分61被布置在p掺杂GaN层63、64与它们对应的栅极58、59之间，并且与阻挡层54接触。
在一些实施例中，p掺杂AlGaN层可用于代替p掺杂氮化镓(GaN)层63、64。在一些实施例中，两个p掺杂基于III族氮化物的子层被设置在栅极58、59与阻挡层54之间。例如，p掺杂氮化铝镓子层可布置在阻挡层54上，p掺杂氮化镓子层可布置在p掺杂氮化铝镓子层上，以及栅极58、59布置在p掺杂氮化镓子层上。
图5示出了包括被配置为双向开关的基于III族氮化物的HEMT71的半导体器件70。基于III族氮化物的HEMT 71包括衬底72、沟道层73(包括布置在衬底72上的氮化镓)和阻挡层74(包括布置在沟道层73上的氮化铝镓)。二维电子气(2DEG)可形成在沟道层73与阻挡层74之间的界面75处，如在图5中由虚线85示意性表示的。基于III族氮化物的HEMT 71包括两个独立可控的栅极76、77，它们被布置在阻挡层74上并且相互隔开。每个栅极76、77都包括T形。基于III族氮化物的HEMT 71还包括布置在阻挡层74上的第一输入/输出电极78和第二输入/输出电极79。栅极76、77布置在第一输入/输出电极78与第二输入/输出电极79之间。
基于III族氮化物的HEMT 71还包括场板结构80，其在该实施例中包括两个独立的部分。第一部分81在第一栅极76上方从第一输入/输出电极78延伸。第一部分81基本水平并且在第一栅极76之上且与第一栅极76隔开。场板结构80还包括第二部分82，第二部分82在第二栅极77上方基本水平地从第二输入/输出电极79延伸。第二部分82可基本与第一部分81共面，并且还在第二栅极77上方且与第二栅极77隔开。场板结构80的第一部分81电耦合至第一输入/输出电极78，并且场板结构80的第二部分82电耦合至第二输入/输出电极79。基于III族氮化物的HEMT 71可认为是关于第一输入/输出电极78和第二输入/输出电极79之间等距布置的平面具有对称结构。
当第一输入/输出电极78用作双向开关的输入(例如，源极)时，场板结构80的第一部分耦合至源极电位。当第一输入/输出电极78用作双向开关的输出(例如，漏极)时，场板结构80的第一部分耦合至漏极电位。
HEMT 71的栅极-漏极电容可与栅极去耦，因为场板81、82中的一个总是耦合至源极或近源极电位。这能够通过减小栅极边缘处的电场来提高开关性能。
在图5所示实施例中，基于III族氮化物的HEMT 71是耗尽模式器件。然而，场板结构80还可用于图6所示的增强模式器件。图6所示的增强模式的基于III族氮化物的HEMT71’包括场板结构80，场板结构80包括第一部分81和第二部分82以及两个栅极76、77。基于III族氮化物的HEMT 71’的不同在于，p掺杂III族氮化物层83、84(诸如p掺杂氮化镓层或p掺杂AlGaN层)布置在每个栅极76、77与阻挡层74之间。p掺杂III族氮化物层83、84的横向延伸基本与T形栅极76、77的垂直部分的横向延伸相同。通过虚线86示意性表示形成在沟道层72与阻挡层73之间的界面75处的二维电子气(2DEG)。
图7示出了包括被配置为双向开关的基于III族氮化物的HEMT91的半导体器件90。HEMT 91包括第一输入/输出电极92、第二输入/输出电极93、栅极结构94、场板结构95、第一二极管96和第二二极管97。第一二极管96和第二二极管97反串联地耦合在第一输入/输出电极92与第二输入/输出电极93之间，并且电耦合至场板结构95。
场板结构95包括导电场板98，导电场板98布置在栅极结构94之上并且经由第一二极管96和第二二极管97电耦合至第一输入/输出电极92和第二输入/输出电极93。具体地，第一二极管96的阳极99和第二二极管97的阳极100电耦合至场板98。第一二极管96的阴极101电耦合至第一输入/输出电极92，并且第二二极管97的阴极102电耦合至第二输入/输出电极93。
在双向开关中，第二电位不固定至专用端子，因为源极和漏极可互换。二极管96、97被配置为耐受HEMT 91的最大额定阻挡电压。由于两个反串联耦合的二极管96、97的设置，单个HEMT器件91可提供双向开关，其中输入在两个开关方向上耦合至场板结构95。对应于二极管的正向压降的附加电压包括在场板结构95的电位中。从而，场板结构95的电位稍微不同于纯源极电位，并且本文称为“近源极”电位。场板结构95可以被认为是自适应场板，其具有与漏极电位无关的近源极电位。从而，栅极漏极电容可去耦，并且栅极边缘处的电场减小。这会导致器件的寿命要求的改进。
基于III族氮化物的HEMT 91包括布置在衬底104上的沟道层103和布置在沟道层103上的阻挡层105。沟道层103可包括氮化镓(GaN)，并且阻挡层105可包括氮化铝镓(AlxGa(1-x)N，其中0<x<1)。在该实施例中，栅极结构94包括T形金属。场板98的横向延伸大于T形栅极结构94的横向延伸。
在一些实施例中，通过分立部件提供二极管96、97。在一些实施例中，二极管96、97集成到HEMT 91中。在一些实施例中，二极管96、97通过HEMT的一个或多个晶体管单元(它们被修改为具有MOS栅极结构)来提供。
图8示出了通过图7所示半导体器件90提供的布置的示意性电路图。电路110包括双向开关111，双向开关111包括第一输入/输出节点112、第二输入/输出节点113、第一二极管114和第二二极管115。第一二极管114和第二二极管115反串联地耦合在第一输入/输出节点112和第二输入/输出节点113之间。
当第一输入/输出节点112用作输入时，第二输入/输出节点113用作双向开关111的输出。当第二输入/输出节点113用作双向开关111的输入时，第一输入/输出节点112用作双向开关111的输出。电路110是双向的，并且可用于在相反的方向上阻挡电压。
二极管114、115中的每一个都包括阴极和阳极。第一二极管114的阳极116和第二二极管115的阳极117耦合至场板结构122(其耦合至近源极电位)。
第一二极管114的阴极119电耦合至第一输入/输出节点112。第二二极管115的阴极120电耦合至第二输入/输出节点113。
双向开关111可通过单个晶体管器件121来提供。单个晶体管器件121可以是基于III族氮化物的高电子迁移率晶体管(HEMT)。
图9示出了半导体器件130的示意图，半导体器件130包括被配置为双向开关的晶体管器件131、第一二极管132和第二二极管133。在该实施例中，晶体管器件131是基于III族氮化物的高电子迁移率晶体管(HEMT)，并且二极管132、133集成到晶体管器件131中并形成在提供HEMT的半导体主体中。
HEMT 131包括被配置为双向开关的晶体管结构，其包括第一输入/输出接触件134、单个栅极135和第二输入/输出接触件136。第一输入/输出接触件134、单个栅极135和第二输入/输出接触件136被布置在包括氮化铝镓AlxGa(1-x)N(其中，0<x<1)的阻挡层137(其被布置在包括氮化镓GaN的沟道层138上，沟道层138又布置在衬底139上)上。栅极135布置在第一输入/输出接触件134和第二输入/输出接触件136之间，使其基本与第一输入/输出接触焊盘134和第二输入/输出接触焊盘136等距。该布置可用于在两个方向上实现基本对称的电压阻挡能力。
第一二极管132可通过HEMT 131的一个或多个晶体管单元来提供。第一二极管132包括晶体管结构，晶体管结构包括布置在阻挡层137上的第一电流电极140、栅极141和第二电流电极142。第二电流电极142通过导电结构电耦合至栅极141并且形成二极管132的阳极143。第一电流电极140形成二极管132的阴极，并且电耦合至晶体管器件131的第一输入/输出接触件134，如图9中的线145所示意性示出。阳极143电耦合至HEMT 131的场板146，如图9中的线147示意性示出。
场板146布置在栅极135之上并且与栅极135电绝缘。场板146具有横向延伸，其在朝向第一输入/输出接触件134的方向上和朝向第二输入/输出接触件135的方向上大于栅极135的横向延伸。
第二二极管133还由一个或多个晶体管单元形成并且还具有晶体管结构，该晶体管结构包括布置在阻挡层137上的第一电流电极148、栅极149和第二电流电极150。第一电流电极148电耦合至第一二极管132的栅极149并形成阳极151。阳极151电耦合至第一二极管132的阳极143和HEMT 131的场板146，如线152所示意性示出。第二电流电极150形成二极管133的阴极并且电耦合至HEMT 131的第二输入/输出接触焊盘136，如线153所示意性示出。
在该实施例中，HEMT 131是耗尽模式器件，其是常开型。然而，形成二极管132、133的晶体管单元具有增强模式晶体管结构。增强模式晶体管结构可以通过提供栅极凹部154来提供，即通过减小在形成二极管132、133的晶体管单元中的栅极141、149下方的区域中的阻挡层137的厚度来提供。
图10示出了半导体器件160的示意图，半导体器件160包括基于III族氮化物的HEMT 131’、第一二极管132’和第二二极管133’(它们每一个都包括晶体管结构并集成到HEMT 131’中，如图9所示实施例中那样)。类似的部件利用带有“’”的类似参考标号来表示。
半导体器件160与图9所示半导体器件130的不同在于，HEMT 131’是常关型的增强模式器件。HEMT 131的布置可以各种方式来修改以将耗尽模式器件131转换为增强模式器件131’。在图10所示实施例中，提供p掺杂III族氮化物层161(诸如p掺杂GaN或p掺杂AlGaN层)，其位于栅极135’与阻挡层137’之间。在其他实施例中，可使用凹陷栅极来制作增强模式器件。二极管132’、133’还包括p掺杂GaN区域162、163，它们分别布置在阻挡层137’与形成第一二极管132’的阳极143’的部分的栅极金属141’和形成第二二极管133’的阳极151’的栅极金属149’之间。二极管132’、133’反串联地电耦合在第一输入/输出接触焊盘134’与第二输入/输出接触焊盘136’之间，使得阳极143’、151’电耦合至场板146’。
提供HEMT 131’和双向开关的晶体管单元以及二极管132’、133’可具有相同的晶体管结构。例如，提供HEMT 131’和双向开关的晶体管单元以及提供二极管132’、133’的晶体管单元可具有凹陷栅极结构或者包括栅极下方的p掺杂III族氮化物层。
如上所述，被配置为双向开关的基于III族氮化物的高电子迁移率晶体管可包括增强模式器件。增强模式器件可包括布置在金属栅极与阻挡层之间的至少一个p掺杂III族氮化物层(诸如p掺杂GaN层和/或p掺杂氮化铝镓层)。
图11示出了被配置为双向开关171的增强模式的基于III族氮化物的高电子迁移率晶体管(HEMT)170的示意图，其包括布置在T形金属栅极173与阻挡层174之间的p掺杂基于III族氮化物层172。阻挡层174包括氮化铝镓，并且被布置在包括氮化镓的沟道层175上，沟道层175又布置在衬底176上。二维电子气(2DEG)通过感应和自发极化形成在沟道层175与阻挡层174之间的界面处，如虚线179所示意性示出。p掺杂的基于III族氮化物的层172包括两个子层177、178。第一子层177布置在阻挡层174上并且包括p掺杂氮化铝镓。第二子层179布置在第一子层178上并且包括p掺杂氮化镓。T形栅极173的垂直部分布置在p掺杂氮化镓层178上。子层178、179二者的横向延伸可基本与栅极173的基部的横向延伸相同。
p掺杂III族氮化物层172的这种结构可用于包括单个栅极的基于III族氮化物的高电子迁移率晶体管(诸如图11所示)以及包括两个独立可控栅极的HEMT。HEMT 170可包括根据本文所述实施例中的一个实施例的场板结构180。HEMT 170还可以包括两个二极管，它们反串联地耦合在第一输入/输出电极181和第二输入/输出电极182之间并且耦合至根据本文所述实施例中的一个实施例的场板结构180。
图12示出了包括双向开关的基于III族氮化物的器件190的示意图。基于III族氮化物的HEMT 190包括沟道层191和布置在沟道层191上的阻挡层192。沟道层191被布置在衬底200上。沟道层191可包括氮化镓，并且阻挡层192可包括氮化铝镓，使得二维电子气(2DEG)形成在氮化铝镓层与氮化镓层之间的界面处。阻挡层192的组成可在阻挡层192内变化。
阻挡层192的组成可以在基本垂直于二维电子气193的方向上变化。具体地，铝含量(从而，镓含量)可穿过阻挡层192的厚度变化，例如从阻挡层192与沟道层191之间的界面194到阻挡层192的最外表面195。组成可逐渐改变，提供梯度组成结构。
在一些实施例中，阻挡层192包括不同组成的两个或多个子层196、197，具体为不同组成的氮化铝镓。布置在沟道层191上的第一子层196包括的铝含量可低于布置在第一子层196上的第二子层197的铝含量。
具有空间可变组成的阻挡层192可与本文所述HEMT的实施例的一个或多个特征一起使用。例如，具有空间可变组成的阻挡件192可用于被配置为包括双向开关(其包括单个栅极198或两个独立可控的栅极)的HEMT，其中场板结构199耦合至源极电位或浮置电位，以及用于包括反串联地耦合在第一输入/输出电极201和第二输入/输出电极202之间的两个二极管以及布置在栅极上方的场板结构199的实施例。
第一输入/输出电极和第二输入/输出电极的布置不限于阻挡层的最外面的平坦表面上的位置。在一些实施例中，第一输入/输出电极和第二输入/输出电极可延伸到阻挡层中，并且可以延伸到阻挡层与下面的沟道层之间的界面或者可以延伸到沟道层中。
诸如“下方”、“之下”、“下部”、“上方”、“上部”等的空间相对术语用于容易地解释一个元件相对于第二元件的定位。除附图所示之外，这些术语用于包括器件的不同定向。
此外，诸如“第一”、“第二”等的术语也用于描述各个元件、区域、部分等，并且也不用于限制。类似的术语在说明书中表示类似的元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“含”等是开放性术语，其表示所提元件或特征的存在，但是不排除附加的元件或特征。冠词“一个”和“该”用于包括多个以及单个，除非另有明确指定。
应该理解，本文所述各个实施例的特征可以相互组合，除非另有明确指定。
尽管本文示出和描述了具体实施例，但本领域技术人员应该理解，在不背离本发明的范围的情况下，可以对所示和所述具体实施例替换各种更改和/或等效实施方案。本申请用于覆盖本文所讨论的具体实施例的任何修改或变化。因此，本发明仅通过权利要求及其等效方案来限制。

Claims (20)

1.一种半导体器件，包括：
基于III族氮化物的高电子迁移率晶体管，被配置为双向开关并且包括第一输入/输出电极、第二输入/输出电极、布置在所述第一输入/输出电极与所述第二输入/输出电极之间的栅极结构、以及场板结构。
2.根据权利要求1所述的半导体器件，其中，所述场板结构包括垂直部分和从所述垂直部分延伸的水平部分，所述垂直部分布置在所述栅极结构上并耦合至所述栅极结构，以及所述水平部分基本对称地在所述第一输入/输出电极与所述第二输入/输出电极之间延伸。
3.根据权利要求1或2所述的半导体器件，其中，所述栅极结构包括T形栅极金属。
4.根据权利要求1至3之一所述的半导体器件，其中，所述栅极结构包括两个独立可控的栅极。
5.根据权利要求4所述的半导体器件，其中，所述场板结构包括水平部分和布置在所述两个栅极之间的垂直部分。
6.根据权利要求4所述的半导体器件，其中，所述场板结构包括耦合至所述第一输入/输出电极的第一部分和耦合至所述第二输入/输出电极的第二部分。
7.根据权利要求1至6之一所述的半导体器件，其中，所述基于III族氮化物的高电子迁移率晶体管包括沟道层和阻挡层，所述沟道层包括GaN且所述阻挡层布置在所述沟道层上，所述阻挡层包括AlxGa(1-x)N，其中0<x<1。
8.根据权利要求1至7之一所述的半导体器件，还包括位于所述栅极结构下方的至少一个p掺杂III族氮化物层。
9.根据权利要求1至8之一所述的半导体器件，其中，所述场板结构相对于所述第一输入/输出电极和所述第二输入/输出电极不对称地布置或基本对称地布置。
10.一种半导体器件，包括：
基于III族氮化物的高电子迁移率晶体管，被配置为双向开关并且包括第一输入/输出电极、第二输入/输出电极、布置在所述第一输入/输出电极与所述第二输入/输出电极之间的栅极结构、场板结构、第一二极管和第二二极管，所述第一二极管和所述第二二极管反串联地耦合在所述第一输入/输出电极与所述第二输入/输出电极之间。
11.根据权利要求10所述的半导体器件，其中，所述栅极结构包括单个栅极，并且其中，所述第一二极管的阳极和所述第二二极管的阳极耦合至被布置在所述单个栅极上方的场板，所述第一二极管的阴极耦合至所述第一输入/输出电极，以及所述第二二极管的阴极耦合至所述第二输入/输出电极。
12.根据权利要求10或11所述的半导体器件，其中，所述第一二极管和所述第二二极管包括分立部件。
13.根据权利要求10或11所述的半导体器件，其中，所述第一二极管和所述第二二极管集成到所述基于III族氮化物的高电子迁移率晶体管中。
14.根据权利要求13所述的半导体器件，其中，所述第一二极管和所述第二二极管中的至少一个包括含第一电流电极、栅电极和第二电流电极的增强模式晶体管结构，其中，所述第一电流电极耦合至所述栅极和所述场板结构，以及所述第二电流电极电耦合至所述基于III族氮化物的高电子迁移率晶体管的所述第一输入/输出电极。
15.根据权利要求10至13之一所述的半导体器件，其中，所述第一二极管和所述第二二极管中的至少一个是pn二极管。
16.根据权利要求10至15之一所述的半导体器件，其中，所述基于III族氮化物的高电子迁移率晶体管是耗尽模式器件或增强模式器件。
17.根据权利要求10至16之一所述的半导体器件，其中，所述基于III族氮化物的高电子迁移率晶体管包括沟道层和阻挡层，所述沟道层包括GaN且所述阻挡层布置在所述沟道层上，所述阻挡层包括AlxGa(1-x)N，其中0<x<1。
18.根据权利要求17所述的半导体器件，还包括布置在所述栅极与所述阻挡层之间的至少一个p掺杂III族氮化物层。
19.根据权利要求18所述的半导体器件，其中，所述p掺杂III族氮化物层包括由p掺杂GaN层和p掺杂AlzGa(1-z)N层组成的组中的至少一个，其中0<z<1。
20.根据权利要求17至19之一所述的半导体器件，其中，所述阻挡层包括厚度和铝含量，所述铝含量随着所述阻挡层的所述厚度变化。
CN201610890419.8A 2015-10-13 2016-10-12 半导体器件 Active CN106571363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015117394.8 2015-10-13
DE102015117394.8A DE102015117394B4 (de) 2015-10-13 2015-10-13 Halbleiterbauelement

Publications (2)

Publication Number Publication Date
CN106571363A true CN106571363A (zh) 2017-04-19
CN106571363B CN106571363B (zh) 2020-12-25

Family

ID=58405434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610890419.8A Active CN106571363B (zh) 2015-10-13 2016-10-12 半导体器件

Country Status (3)

Country Link
US (1) US9847394B2 (zh)
CN (1) CN106571363B (zh)
DE (1) DE102015117394B4 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461161B1 (en) * 2017-01-23 2019-10-29 Navitas Semiconductor, Inc. GaN device with floating field plates
US10680069B2 (en) 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
CN109346520B (zh) * 2018-08-30 2020-11-17 西安电子科技大学 一种hemt开关器件
US11626513B2 (en) * 2018-12-13 2023-04-11 Intel Corporation Antenna gate field plate on 2DEG planar FET
WO2020191357A1 (en) * 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
CN115863335B (zh) * 2021-05-25 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法
CN116913954A (zh) * 2021-09-30 2023-10-20 湖南三安半导体有限责任公司 氮化镓双向开关器件
CN117174749A (zh) * 2022-05-26 2023-12-05 联华电子股份有限公司 漏极具有阶梯状化合物层的高电子移动率晶体管
US20240120825A1 (en) * 2022-10-04 2024-04-11 Wisconsin Alumni Research Foundation High-Efficiency Drive Circuit And Bidirectional FET
WO2024086539A1 (en) * 2022-10-19 2024-04-25 Efficient Power Conversion Corporation THREE-TERMINAL BIDIRECTIONAL ENHANCEMENT MODE GaN SWITCH

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101107713A (zh) * 2004-11-23 2008-01-16 克里公司 基于氮化物的晶体管的覆盖层和/或钝化层、晶体管结构及制作方法
CN201820759U (zh) * 2010-07-20 2011-05-04 西安能讯微电子有限公司 一种场效应晶体管
CN102308387A (zh) * 2009-02-09 2012-01-04 特兰斯夫公司 Ⅲ族氮化物器件和电路
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
US20120175680A1 (en) * 2007-09-17 2012-07-12 Transphorm Inc. Enhancement mode gallium nitride power devices
CN104051520A (zh) * 2013-03-15 2014-09-17 半导体元件工业有限责任公司 高电子迁移率的半导体器件及其方法
US20140264431A1 (en) * 2013-03-13 2014-09-18 Transphorm Inc. Enhancement-mode iii-nitride devices
EP2816606A1 (en) * 2013-06-13 2014-12-24 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN104241282A (zh) * 2013-06-20 2014-12-24 德州仪器公司 双向氮化镓开关及其形成方法
US20150236108A1 (en) * 2014-02-14 2015-08-20 Electronics And Telecommunications Research Institute Semiconductor device having stable gate structure and method of manufacturing the same
CN104966731A (zh) * 2015-07-06 2015-10-07 大连理工大学 具有三明治栅极介质结构的hemt器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
US8829999B2 (en) * 2010-05-20 2014-09-09 Cree, Inc. Low noise amplifiers including group III nitride based high electron mobility transistors
US20140159116A1 (en) * 2012-12-07 2014-06-12 International Rectifier Corporation III-Nitride Device Having an Enhanced Field Plate
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101107713A (zh) * 2004-11-23 2008-01-16 克里公司 基于氮化物的晶体管的覆盖层和/或钝化层、晶体管结构及制作方法
US20120175680A1 (en) * 2007-09-17 2012-07-12 Transphorm Inc. Enhancement mode gallium nitride power devices
CN102308387A (zh) * 2009-02-09 2012-01-04 特兰斯夫公司 Ⅲ族氮化物器件和电路
CN201820759U (zh) * 2010-07-20 2011-05-04 西安能讯微电子有限公司 一种场效应晶体管
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
US20140264431A1 (en) * 2013-03-13 2014-09-18 Transphorm Inc. Enhancement-mode iii-nitride devices
CN104051520A (zh) * 2013-03-15 2014-09-17 半导体元件工业有限责任公司 高电子迁移率的半导体器件及其方法
EP2816606A1 (en) * 2013-06-13 2014-12-24 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN104241282A (zh) * 2013-06-20 2014-12-24 德州仪器公司 双向氮化镓开关及其形成方法
US20150236108A1 (en) * 2014-02-14 2015-08-20 Electronics And Telecommunications Research Institute Semiconductor device having stable gate structure and method of manufacturing the same
CN104966731A (zh) * 2015-07-06 2015-10-07 大连理工大学 具有三明治栅极介质结构的hemt器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王立东,王中健,程新红,万里: "栅源双场板对GaNHEMT器件性能的影响", 《功能材料与器件学报》 *

Also Published As

Publication number Publication date
US20170104076A1 (en) 2017-04-13
CN106571363B (zh) 2020-12-25
DE102015117394B4 (de) 2020-06-18
DE102015117394A1 (de) 2017-04-13
US9847394B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
CN106571363A (zh) 半导体器件
CN106653825A (zh) 半导体器件
CN105871365B (zh) 开关电路和半导体器件
TWI640095B (zh) 增強型ｉｉｉ族氮化物元件
US9502398B2 (en) Composite device with integrated diode
CN106449727B (zh) 防雪崩的准垂直hemt
CN106571386A (zh) 开关电路、半导体器件和方法
US9281388B2 (en) Composite semiconductor device with a SOI substrate having an integrated diode
US9306544B2 (en) Electronic device including transistor and method of operating the same
US10600710B2 (en) Semiconductor device
US8421123B2 (en) Semiconductor device having transistor and rectifier
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
US9231093B2 (en) High electron mobility transistor and method of manufacturing the same
CN105448901A (zh) 电子部件
CN104916683A (zh) 一种iii族氮化物基增强型晶体管
CN104637943B (zh) 半导体器件
CN103367356A (zh) 具有氮化物层的半导体元件
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
US8907377B2 (en) High electron mobility transistor and method of manufacturing the same
US20130175542A1 (en) Group III-V and Group IV Composite Diode
Nakajima et al. GaN based Super HFETs over 700V using the polarization junction concept
CN104810388A (zh) 增强模式器件
US10003331B2 (en) Semiconductor device including normally-off type transistors and normally-on type transistor connected series
US9570597B2 (en) High electron mobility transistor
JP2013219306A (ja) 半導体ダイオード装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant