CN104810388A - 增强模式器件 - Google Patents

增强模式器件 Download PDF

Info

Publication number
CN104810388A
CN104810388A CN201510038689.1A CN201510038689A CN104810388A CN 104810388 A CN104810388 A CN 104810388A CN 201510038689 A CN201510038689 A CN 201510038689A CN 104810388 A CN104810388 A CN 104810388A
Authority
CN
China
Prior art keywords
dielectric layer
enhancement mode
floating gate
layer
mode device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510038689.1A
Other languages
English (en)
Inventor
M·施特拉斯堡
G·普雷科托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104810388A publication Critical patent/CN104810388A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种增强模式器件包括浮动栅极结构。该浮动栅极结构包括第一底部介电层、第二底部介电层和导电浮动栅极，第二底部介电层在第一底部介电层之上，导电浮动栅极在第二底部介电层之上。

Description

增强模式器件
技术领域
本发明属于半导体领域，尤其涉及一种增强模式器件。
背景技术
到目前为止，在功率电子应用中所使用的晶体管通常以硅(Si)半导体材料制造。用于功率应用的常见晶体管器件包括Si CoolMOS、Si功率MOSFET和Si绝缘栅双极型晶体管(IGBT)。新近，碳化硅(SiC)功率器件已被考虑到。III族的氮化物(Group III-N)半导体器件(比如，氮化镓(GaN)器件)是现在新兴的有吸引力的候选者，以承载大电流、支持高电压，并提供非常低的导通电阻和快速开关时间。
发明内容
在实施例中，一种增强模式器件包括浮动栅极结构。该浮动栅极结构包括第一底部介电层、第二底部介电层和导电浮动栅极，第二底部介电层在第一底部介电层之上，导电浮动栅极在第二底部介电层之上。
在实施例中，一种增强模式器件包括基于III族的氮化物的沟道层、基于III族的氮化物的势垒层、源极、漏极、控制栅极和浮动栅极结构，该基于III族的氮化物的势垒层被布置在该基于III族的氮化物的沟道层上并且在其之间形成异质结。该源极、漏极和控制栅极被布置在该势垒层之上，并且浮动栅极结构被布置在该控制栅极和该势垒层之间。该浮动栅极结构包括第一底部介电层、第二底部介电层和导电浮动栅极，第二底部介电层在第一底部介电层之上，导电浮动栅极在第二底部介电层之上。
附图说明
附图的元件相对于彼此不一定是按比例的。相同的附图标记表明对应的类似部分。所示出的各种实施例的特征可彼此结合，除非其彼此排斥。实施例在附图中被示出，并且在下面的具体实施方式中进行描述。
图1示出了根据第一实施例的一种增强模式器件；
图2示出了根据第二实施例的一种增强模式晶体管器件；
图3示出了根据第三实施例的一种增强模式晶体管器件；
图4示出了根据第四实施例的一种基于氮化镓的增强模式晶体管器件；
图5示出了根据第五实施例的一种基于氮化镓的增强模式晶体管器件。
具体实施方式
下面的具体实施方式参考了附图，附图构成具体实施方式的一部分并且以举例说明的方式示出了本发明可以实施的特定实施例。就此而言，方向性术语比如“顶(top)”、“底(bottom)”、“前(front)”、“后(back)”、“前向(leading)”、“背向(trailing)”等，是参照所描述的附图方向被使用的。由于实施例的部件可被布置在多个不同的方向上，所以方向性术语被用于例证目的，而绝不是为了限制本发明。应当理解的是，不脱离本发明的范围，不脱离本发明的范围，可以采用其它的实施例并且可以做出结构上或者逻辑上的改变。因此，下面的具体实施方式不应被认为具有限制意义，并且本发明的范围由所附权利要求定义。
许多实施例将在下文中进行说明。在此情况下，相同的结构特征在附图中被标识为相同或类似的附图标记。在本说明书的上下文中，“横向(lateral)”或“横向方向(lateral direction)”应当被理解为意思是通常与半导体材料或半导体载体的横向延伸平行地延伸的方向或延伸。因此，横向方向通常与这些表面或侧面平行地延伸。与此相比，“垂直(vertical)”或“垂直方向(vertical direction)”应当被理解为意思是通常与这些表面或侧面垂直地延伸的方向，并且因此垂直于横向方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如在本说明书中所采用，术语“耦接(coupled)”和/或“电耦接(electrically coupled)”并不意味着表示该元件必须直接耦接在一起——可以在该“耦接”或“电耦接”的元件之间提供中间元件。
耗尽模式器件(比如，高电压耗尽模式晶体管)具有负的阈值电压，这意味着其在零栅极电压时能够传导电流。这些器件是常开型。增强模式器件(比如，低电压增强模式晶体管)具有正的阈值电压，这意味着其在零栅极电压时不能够传导电流，并且是常关型。
如本文所用，词组“III族的氮化物(Group III-Nitride)”指的是包括氮(N)和至少一种III族元素(group III)的化合物半导体，III族元素包括铝(Al)、镓(Ga)、铟(In)、硼(B)并且包括但不限于其任何合金，例如，氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、磷砷化镓氮化物(GaAsaPbN(1-a-b))和磷砷化铝铟镓氮化物(AlxInyGa(1-x-y)AsaPbN(1-a-b))。氮化铝镓指的是由分子式AlxGa(1-x)N所描述的合金，其中x<1。
图1示出了根据第一实施例的增强模式器件10，其包括浮动栅极结构11。浮动栅极结构11包括第一底部介电层12、第二底部介电层13和导电浮动栅极14，第二底部介电层13在第一底部介电层12上，导电浮动栅极14在第二底部介电层13上。
增强模式器件10可以是半导体器件，比如增强模式晶体管器件或增强模式二极管器件。该增强模式晶体管器件可以是化合物半导体器件，比如基于III族的氮化物的晶体管器件或碳化硅晶体管器件。
第一底部介电层12可被布置在增强模式器件10的有源半导体区上。第一底部介电层12和第二底部介电层13可包括不同的带隙能量。例如，第一底部介电层12的带隙能量可大于第二底部介电层13的带隙能量。
浮动栅极结构11可包括多于两层的底部介电层。在实施例中，增强模式器件10进一步包括被布置在第一底部介电层12和第二底部介电层13之间的至少一层另外的底部介电层。
增强模式器件10可包括被布置在导电浮动栅极14上至少一层绝缘层。增强模式器件10可进一步包括被布置在该绝缘层之上的控制栅极。该绝缘层可以是单一层，或者可包括两层或更多层。在实施例中，该绝缘层至少包括第一底部介电层和第二底部介电层。该第一底部介电层和第二底部介电层可具有不同带隙能量。
导电浮动栅极14可被封装。例如，导电浮动栅极14可由第一底部介电层和第二底部介电层进行封装。该导电浮动栅极可由第一顶部介电层和第二顶部介电层进行封装。至少该导电浮动栅极的侧面可由至少一层侧面介电层覆盖。例如，该至少一层侧面介电层可与第一底部介电层和第二底部介电层和/或与第一顶部介电层和第二顶部介电层结合。
该第一底部介电层可选自SiOx、SiNx和SiOxNy所组成的组。该第二底部介电层可选自SiOx、SiNx和SiOxNy所组成。例如，如果第一底部介电层包括SiOx，第二底部介电层可包括SiNx，反之亦然。如果第一顶部介电层和第二顶部介电层被提供，该第一顶部介电层可选自SiOx、SiNx和SiOxNy所组成的组，和/或该第二顶部介电层可选自SiOx、SiNx和SiOxNy所组成的组。例如，第一顶部介电层可包括SiOx并且第二顶部介电层可包括SiNx，反之亦然。
在导电浮动栅极14被封装的实施例中，导电浮动栅极14可由第一介电层和第二介电层进行封装，其每个包括从SiOx、SiNx和SiOxNy所组成的组中选出的化合物。例如，第一介电层可包括SiOx并且第二介电层可包括SiNx，反之亦然。
在包括三层或更多层介电层的实施例中，介电层的化合物可交替。例如，包括SiOx和SiNx的交替层的堆叠可被提供。在一些实施例中，该堆叠的层的带隙能量可交替。在包括三层介电层的一些实施例中，中间介电层可包括带隙能量，其小于邻近的介电层的带隙能量。
第一底部介电层和第二底部介电层以及第一顶部介电层和第二顶部介电层可包括相同系统但具有不同成分的材料。例如，该介电层中的每层可包括系统SiOxNy的具有不同氧含量的化合物。
根据实施例中的任一个的浮动栅极结构11可被用在增强模式晶体管器件中(例如，基于III族的氮化物的增强模式晶体管器件)。该增强模式晶体管器件可包括基于III族的氮化物的沟道层、基于III族的氮化物的势垒层、源极、漏极、控制栅极，该势垒层被布置在该基于III族的氮化物的沟道层上，并且在其中间形成异质结。该源极、漏极和控制栅极可被布置在该势垒层上。该浮动栅极结构可被布置在控制栅极和势垒层之间。
在实施例中，该栅极和该漏极被电耦接以形成阳极，并且该源极形成阴极。在此实施例中，具有基础晶体管结构的增强模式器件能够被用作增强模式二极管器件。
图2示出了以基于III族的氮化物的晶体管器件20的形式的增强模式器件，其包括浮动栅极结构21。如果该浮动栅极结构被充分充电，那该基于III族的氮化物的晶体管器件20是增强模式器件。
基于III族的氮化物的晶体管器件20包括有源半导体区22，有源半导体区22包括第一基于III族的氮化物的层23和第二基于III族的氮化物的层24，第一基于III族的氮化物的层23包括氮化镓(GaN)，第二基于III族的氮化物的层24包括氮化铝镓(AlxGa(1-x)N)，被布置在第一基于III族的氮化物的层23上。界面25被形成在第一基于III族的氮化物的层23和第二基于III族的氮化物的层24之间。由于第一基于III族的氮化物的层23和第二基于III族的氮化物的层24的不同晶格常数和不同带隙，二维气体(2DEG)沟道被形成在邻接界面25的第一基于III族的氮化物的层23的较上区域中。
基于III族的氮化物的晶体管器件20进一步包括被布置在第二基于III族的氮化物的层24的上表面29上的源极27和漏极28。源极27和漏极28被电耦接至2DEG沟道26。浮动栅极结构21也在源极27和漏极28之间横向地被布置在第二基于III族的氮化物的层24的上表面29上。在一些实施例中，第三基于III族的氮化物的层在第二基于III族的氮化物的层24和浮动栅极结构21之间被布置在第二基于III族的氮化物的层24上。第二基于III族的氮化物的层24可包括氮化铝镓，该第三基于III族的氮化物的层可包括GaN，并且可在进一步的处理期间被用来避免与下面的第二基于III族的氮化物的层24的非期望反应(例如，氮化铝镓的氧化)。
浮动栅极结构21包括第一底部介电层30、第二底部介电层31和导电浮动栅极32，第一底部介电层30被布置在第二基于III族的氮化物的层24的上表面29上，第二底部介电层31被布置在第一底部介电层30上，导电浮动栅极32被布置在第二底部介电层31上。绝缘层33被布置在导电浮动栅极32上，并且控制栅极34被设置在绝缘层33上。导电浮动栅极32被夹在第二底部介电层31和绝缘层33之间。
第一底部介电层30、第二底部介电层31、导电浮动栅极32、绝缘层33和控制栅极34在第二基于III族的氮化物的层24的上表面29上以此顺序被堆叠布置。导电浮动栅极32的侧面35保留未被材料覆盖，该材料形成第一底部介电层30、第二底部介电层31和绝缘层33。
基于III族的氮化物的晶体管器件20还可包括位于有源半导体区22的最外面的侧面37处的绝缘区36，绝缘区36从上表面29穿过第二基于III族的氮化物的层24并延伸进入第一基于III族的氮化物的层23之中。
为了生产增强模式晶体管器件20，浮动栅极结构21被设置在控制栅极34和沟道26之间，如果浮动栅极被充分充电，增强模式晶体管器件20是常关的。如果浮动栅极结构21被移除，则常开型的耗尽模式晶体管可被形成。
在不受理论所限制时，浮动栅极结构21可以以下方式运行。在沟道包括二维电子气的情况下，导电浮动栅极32被用电子充满电，因此从沟道26移除了电荷载流子，所以在源极27和漏极28之间不存在电荷输送。在这状态下，该晶体管器件是关断的。例如，导电浮动栅极32可通过应用一个或多个另外的电脉冲被充满电，该电脉冲可通过控制栅极34被应用。
第一底部介电层30和第二底部介电层31被认为防止电子从导电浮动栅极32中流出至沟道26中，并且位于导电浮动栅极32之上的绝缘层33防止电子漂动至控制栅极34之中。此效果可通过在有源半导体区22的材料、控制栅极34的材料与底部介电层30、31的材料之间提供定制的带隙偏移而实现。例如，控制栅极34可包括多晶硅，并且第一底部介电层30和第二底部介电层31可包括SiOx。
适当选择在控制栅极34和导电浮动栅极32之间的绝缘层33的介电材料、在导电浮动栅极32和沟道26之间的底部介电层30、31的材料，和/或选择适当的几何结构(例如，层厚度)可帮助防止来自沟道和去往沟道的电子进入导电浮动栅极32，电子来自沟道和去往沟道取决于所应用的电压。
底部介电层30、31和绝缘层33的厚度可大于电荷载流子的隧道距离，并且同时可足够小，导电浮动栅极32能够被电荷载流子充满电，以使电子不从导电浮动栅极32中泄露出。介电层的总厚度可在3nm和100nm之间，例如在10nm和30nm之间。
在一些实施例中，被设置在导电浮动栅极32和有源半导体区22的半导体材料之间以及导电浮动栅极32和控制栅极34之间的底部介电层30、31中的至少一层可具有带隙能量，该带隙能量大于导电浮动栅极32的带隙能量，或者大于导电浮动栅极32和第二基于III族的氮化物的层24的带隙能量，以为30meV、100meV或500meV电子产生势垒。
在一些实施例中，第一底部介电层30和第二底部介电层31的材料可具有不同的带隙能量，其中这些带隙能量中的每个大于导电浮动栅极32的材料的带隙能量，并且在一些实施例中，还大于第二基于III族的氮化物的层24的带隙能量。
在导电浮动栅极32被充满电子的同时，如果栅极电压是负的或略微正的，该晶体管器件保留被关断。当栅极电压是充分正的，从而阈值电压被达到或超过(例如，1V)时，晶体管被接通。该晶体管可通过降低向控制栅极34所施加的电压而被关断。
该浮动栅极结构可不同于图2中所示的结构。例如，多于两层介电层可被布置在第二基于III族的氮化物的层24的上表面29和导电浮动栅极32之间，并且多于两层介电层可被布置在导电浮动栅极32和控制栅极34之间。在一些实施例中，导电浮动栅极可在所有侧面上由两层或多层介电层封装。
图3示出了包括浮动栅极结构41的增强模式器件40，其中导电浮动栅极42由第一介电层43和第二介电层44封装。增强模式器件40包括基于III族的氮化物的增强模式晶体管器件，其包括源极46、漏极47和控制栅极48，控制栅极48被横向地布置在源极46和漏极47之间。基于III族的氮化物的增强模式器件40包括第一基于III族的氮化物的层49和第二基于III族的氮化物的层50，第一基于III族的氮化物的层49包括氮化镓，第二基于III族的氮化物的层50包括氮化铝镓且被布置在第一基于III族的氮化物的层49上。
异质结51被形成，在第一基于III族的氮化物的层49和第二基于III族的氮化物的层50之间的界面处。由于第一基于III族的氮化物的层49和第二基于III族的氮化物的层50的不同带隙能量，特别是III族的氮化物的传导带偏移和晶体结构的极性，二维气体52被形成在第一基于III族的氮化物的层49的界面处，并且特别地在第一基于III族的氮化物的层49的较上区域中。第一基于III族的氮化物的层49可被表示为沟道层，并且第二基于III族的氮化物的层50可被表示为势垒层。
源极46、浮动栅极结构41和漏极47被布置在第二基于III族的氮化物的的层50的上表面53上。导电浮动栅极42在所有侧面上由第二介电层44进行封装，并且第二介电层44在所有侧面45上由第一介电层43进行封装。控制栅极48被设置在第一介电层43的上表面54上。导电浮动栅极42因此被布置在控制栅极48和沟道的二维气体52之间。
基于III族的氮化物的增强模式器件40在图3中以非传导状态或关断状态被示出，其中导电浮动栅极42被充以电子(以附图标记55示意性表明)。因此，在导电浮动栅极42下面的区域中，二维气体52在源极46和漏极47之间是不连续的。
增强模式器件40可进一步包括第三基于III族的氮化物的层，其被布置在第二基于III族的氮化物的层50和浮动栅极结构42之间位于第二基于III族的氮化物的层50上。该第三基于III族的氮化物的层可在源极46和漏极47之间的区域之上延伸。
图4以高电子迁移率晶体管(HEMT)的形式示出了基于氮化镓的增强模式晶体管器件60。该基于氮化镓的增强模式晶体管器件60包括浮动栅极结构61，浮动栅极结构61被布置在控制栅极62和有源半导体区63之间。基于氮化镓的增强模式晶体管器件60包括衬底64、成核层65、氮化镓层66和氮化铝镓层67，衬底64包括硅，成核层65被布置在衬底64的上表面上，氮化镓层66被形成在成核层65上，氮化铝镓层67被布置在氮化镓层66上。
由于氮化镓层66和氮化铝镓层67的不同晶格常数和带隙，二维气体68被形成在氮化镓层66的较上区域中。基于氮化镓的增强模式晶体管器件60包括彼此间隔开的源极69和漏极70，源极69和漏极70被布置在氮化铝镓层67的上表面71上。控制栅极62和浮动栅极结构61在源极69和漏极70之间被堆叠布置在氮化铝镓层67的上表面71上。
基于氮化镓的增强模式晶体管器件60包括钝化层72，该钝化层72被布置在氮化铝镓层67的上表面71上，其包括凹口74，浮动栅极结构61被布置在该凹口74之中。钝化层72在源极69和凹口74之间以及在凹口74和漏极70之间延伸。凹口74的底部由氮化铝镓层67的上表面71的部分提供。
浮动栅极结构61包括第一介电层73，第一介电层73包括氧化硅(SiOx)。第一介电层73在钝化层72之上、在凹口74的在钝化层72上的底部之上从源极69延伸至漏极70。浮动栅极结构61进一步包括第二介电层75，第二介电层75包括氮化硅(SiNx)，第二介电层75在第一介电层73之上也从源极69延伸至漏极70。浮动栅极结构61进一步包括被第三介电层77包围的导电浮动栅极76，导电浮动栅极76包括多晶硅。第三介电层77包括氧化硅，该氧化硅通过导电浮动栅极76的最外面区域的多晶硅的氧化被形成。
浮动栅极结构61可包括第四介电层78，第四介电层78在第三介电层77的侧面和顶面之上延伸，并且包括与第二介电层75相同的材料(即，氧化硅)。浮动栅极结构61进一步包括第五介电层79，其在第四介电层78之上和第二介电层75之上延伸。导电浮动栅极76在所有侧面上由三层介电层进行封装。
第一介电层73可包括氧化硅(SiOx)，第二介电层75和第四介电层78可包括氮化硅(SiNx)，并且第五介电层79可包括氧化硅(SiOx)。该成分可被倒过来，从而第一介电层73包括氮化硅，第二介电层75和第四介电层78包括氧化硅，并且第五介电层79包括氮化硅。
浮动栅极结构61可通过以下过程被制造，在钝化层72中形成凹口74，暴露氮化铝镓层的上表面以形成凹口74的底部，在钝化层72和凹口74之上适形地沉积三层介电层，通过使用下面的第二介电层75作为蚀刻终止移除最外面的介电层，在凹口74中沉积多晶硅导电浮动栅极76，并且氧化该多晶硅的最外面部分以生产第三介电层77，在导电浮动栅极76的顶表面和侧面上以及在第三介电层77上沉积第四介电层78，并且在被沉积在导电浮动栅极76上的第四介电层78之上以及在剩余的被设置为与第四介电层78邻接的第一介电层和第二介电层73、75之上沉积第五介电层79。
控制栅极62然后可被沉积在第五介电层79之上，以使浮动栅极结构61被夹在控制栅极62和氮化铝镓层67的上表面71之间。介电层73、75、78、79被适形地沉积，从而外围的被凹进部分被形成在浮动栅极结构61和钝化层72之间的凹口74中。
基于氮化镓的增强模式晶体管器件60可进一步包括第三基于III族的氮化物的层，其在第二基于III族的氮化物的层67和浮动栅极结构61之间被布置在第二基于III族的氮化物的层67上。该第三基于III族的氮化物的层可在源极69和漏极70之间在第二基于III族的氮化物的层之上延伸。
图5示出了基于氮化镓的增强模式晶体管90，其包括浮动栅极结构91。基于氮化镓的增强模式晶体管90包括如图4中示出的实施例中的有源半导体区63、源极69、漏极70和控制栅极62。因此，基于氮化镓的增强模式晶体管90的一般结构将不再进行描述。
浮动栅极结构91填充钝化层72中的凹口74。此外，导电浮动栅极76至少部分地被设置在凹口74之内。凹口74和钝化层74的上表面由第一介电层92和第二介电层93所覆盖，第二介电层93被布置在第一介电层92上。第一介电层92可包括氧化硅(SiOx)，并且第二介电层93可包括氮化硅(SiNx)。导电浮动栅极76的侧面和下侧面包括包括被沉积的第三介电层94，比如被沉积的氧化硅(SiOx)。导电浮动栅极76的上侧面由第四介电层95覆盖，第四介电层9包括氧化物，该氧化物通过对形成导电浮动栅极76的多晶硅的氧化而被形成。第四介电层95被氮化硅形式的第五介电层96覆盖。第二介电层93和第四介电层95被第六介电层97覆盖。因此，导电浮动栅极76的所有三个侧面上被三层介电层包围。
第四介电层94和第四介电层95可以是分开的层，或可被提供为单一层。
控制栅极62被布置在第六介电层97上，从而浮动栅极结构61和特别是导电浮动栅极76被夹在控制栅极62和氮化铝镓层67的上表面71之间。
基于氮化镓的增强模式晶体管器件90可进一步包括第三基于III族的氮化物的层，其在第二基于III族的氮化物的层67和浮动栅极结构61之间被布置在第二基于III族的氮化物的层67上。该第三基于III族的氮化物的层可在源极69和漏极70之间的第二基于III族的氮化物的层之上延伸。
空间相关术语比如“下(under、below、lower)”、“上(over、upper)”等被用于简化描述，以解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了那些在附图中所示出的不同方位之外的器件的不同方位。
此外，术语比如“第一(first)”、“第二(second)”等，也被用于描述各元件、区域、部分等，并且也并非意在限制。贯穿整个具体实施方式，同样的术语指同样的元件。
如本文所用，术语“具有(having)”、“包括(containing、including、comprising)”等是开放式术语，表示所陈述的元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the)”旨在包括复数形式以及单数形式，除非上下文另有明确说明。
应当理解的是，本文所描述的各种实施例的特征可彼此结合，除非另有特别说明。
虽然本文中举例说明和示出了特定的实施例，但在不脱离本发明的范围情况下，本领域的普通技术人员将可领会可替代所示和所描述的特定的实施例的各种替代的和/或等效的实现方式。本申请旨在涵盖本文所讨论的特定实施例的任何改编或者变化。因此，本发明旨在仅由权利要求及其等同物限制。

Claims (22)

1.一种增强模式器件，包括：
浮动栅极结构，所述浮动栅极结构包括：
第一底部介电层；
第二底部介电层，其在所述第一底部介电层上；以及
导电浮动栅极，其在所述第二底部介电层上。
2.如权利要求1所述的增强模式器件，
其中所述第一底部介电层被布置在有源半导体区上。
3.如权利要求1所述的增强模式器件，
其中所述第一底部介电层和所述第二底部介电层包括不同的带隙能量。
4.如权利要求1所述的增强模式器件，
其中所述第一底部介电层的带隙能量大于所述第二底部介电层的带隙能量。
5.如权利要求1所述的增强模式器件，进一步包括
至少一个另外的底部介电层，其被布置在所述第二底部介电层和所述导电浮动栅极之间。
6.如权利要求1所述的增强模式器件，进一步包括
至少一个绝缘层，其被布置在所述导电浮动栅极上。
7.如权利要求6所述的增强模式器件，进一步包括
控制栅极，其被布置在所述绝缘层上。
8.如权利要求6所述的增强模式器件，
其中所述绝缘层至少包括第一顶部介电层和第二顶部介电层，所述第一顶部介电层和所述第二顶部介电层具有不同带隙能量。
9.如权利要求1所述的增强模式器件，
其中所述导电浮动栅极被封装。
10.如权利要求9所述的增强模式器件，
其中所述导电浮动栅极由所述第一底部介电层和所述第二底部介电层进行封装。
11.如权利要求9所述的增强模式器件，
其中所述导电浮动栅极由所述第一顶部介电层和所述第二顶部介电层进行封装。
12.如权利要求1所述的增强模式器件，
其中所述导电浮动栅极的侧面由至少一层侧面介电层覆盖。
13.如权利要求1所述的增强模式器件，
其中所述增强模式器件包括增强模式晶体管器件。
14.如权利要求1所述的增强模式器件，
其中所述增强模式器件是化合物半导体器件。
15.如权利要求14所述的增强模式器件，
其中所述化合物半导体器件是III族的氮化物器件。
16.如权利要求14所述的增强模式器件，
其中所述化合物半导体器件是碳化硅器件。
17.如权利要求1所述的增强模式器件，
其中所述第一底部介电层选自SiOx、SiNx和SiOxNy所组成的组。
18.如权利要求1所述的增强模式器件，
其中所述第二底部介电层选自SiOx、SiNx和SiOxNy所组成的组。
19.如权利要8所述的增强模式器件，
其中所述第一顶部介电层选自SiOx、SiNx和SiOxNy所组成的组。
20.如权利要求8所述的增强模式器件，
其中所述第二顶部介电层选自SiOx、SiNx和SiOxNy所组成的组。
21.一种增强模式晶体管器件，包括：
基于III族的氮化物的沟道层；
基于III族的氮化物的势垒层，其在所述基于III族的氮化物的沟道层上，并且在其之间形成异质结；
源极；
漏极；
控制栅极；以及
浮动栅极结构，
其中所述源极、所述漏极和所述控制栅极被布置在所述势垒层上，并且所述浮动栅极结构被布置在所述控制栅极和所述势垒层之间，其中所述浮动栅极结构包括：
第一底部介电层；
第二底部介电层，其在所述第一底部介电层上；以及
导电浮动栅极，其在所述第二底部介电层上。
22.如权利要求21所述的增强模式晶体管器件，
其中所述栅极和所述漏极被电耦接以形成阳极，并且所述源极形成阴极。
CN201510038689.1A 2014-01-28 2015-01-26 增强模式器件 Pending CN104810388A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/165,785 US9281413B2 (en) 2014-01-28 2014-01-28 Enhancement mode device
US14/165,785 2014-01-28

Publications (1)

Publication Number Publication Date
CN104810388A true CN104810388A (zh) 2015-07-29

Family

ID=53523052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510038689.1A Pending CN104810388A (zh) 2014-01-28 2015-01-26 增强模式器件

Country Status (3)

Country Link
US (1) US9281413B2 (zh)
CN (1) CN104810388A (zh)
DE (1) DE102015100388A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010680A (zh) * 2017-12-20 2019-07-12 新唐科技股份有限公司 半导体装置及半导体结构
CN111613668A (zh) * 2020-06-02 2020-09-01 华南师范大学 增强型GaN基MIS-HEMT器件及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553155B2 (en) * 2015-02-04 2017-01-24 Infineon Technologies Austria Ag Semiconductor device and method
US10276704B1 (en) * 2017-10-17 2019-04-30 Mitsubishi Electric Research Laboratiories, Inc. High electron mobility transistor with negative capacitor gate
KR102456957B1 (ko) * 2019-05-17 2022-10-21 한국전자통신연구원 전계효과 트랜지스터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116281A1 (en) * 2003-12-01 2005-06-02 Chin-Tien Yang Multilayered dual bit memory device with improved write/erase characteristics and method of manufacturing
CN101083286A (zh) * 2006-06-01 2007-12-05 株式会社半导体能源研究所 非易失性半导体存储装置
US20080128788A1 (en) * 2006-09-26 2008-06-05 Sung-Kweon Baek Flash memory device including multilayer tunnel insulator and method of fabricating the same
CN101901811A (zh) * 2009-04-21 2010-12-01 旺宏电子股份有限公司 于二晶体管nor结构中的能隙工程电荷捕捉存储器
KR20110058332A (ko) * 2009-11-26 2011-06-01 페어차일드코리아반도체 주식회사 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081933B2 (ja) 1989-12-11 1996-01-10 株式会社東芝 不揮発性半導体記憶装置
US5739569A (en) 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
US20020031920A1 (en) * 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
JP4485932B2 (ja) * 2003-12-31 2010-06-23 東部エレクトロニクス株式会社 フラッシュメモリ素子そしてこれを用いたプログラミング及び消去方法
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
JP5050364B2 (ja) 2006-02-13 2012-10-17 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8816422B2 (en) 2006-09-15 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-trapping layer flash memory cell
JP5192683B2 (ja) 2006-11-17 2013-05-08 古河電気工業株式会社 窒化物系半導体ヘテロ接合電界効果トランジスタ
US8350296B2 (en) 2008-08-21 2013-01-08 International Rectifier Corporation Enhancement mode III-nitride device with floating gate and process for its manufacture
US8470670B2 (en) * 2009-09-23 2013-06-25 Infineon Technologies Ag Method for making semiconductor device
US20120019284A1 (en) 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116281A1 (en) * 2003-12-01 2005-06-02 Chin-Tien Yang Multilayered dual bit memory device with improved write/erase characteristics and method of manufacturing
CN101083286A (zh) * 2006-06-01 2007-12-05 株式会社半导体能源研究所 非易失性半导体存储装置
US20080128788A1 (en) * 2006-09-26 2008-06-05 Sung-Kweon Baek Flash memory device including multilayer tunnel insulator and method of fabricating the same
CN101901811A (zh) * 2009-04-21 2010-12-01 旺宏电子股份有限公司 于二晶体管nor结构中的能隙工程电荷捕捉存储器
KR20110058332A (ko) * 2009-11-26 2011-06-01 페어차일드코리아반도체 주식회사 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010680A (zh) * 2017-12-20 2019-07-12 新唐科技股份有限公司 半导体装置及半导体结构
CN110010680B (zh) * 2017-12-20 2022-06-10 新唐科技股份有限公司 半导体装置及半导体结构
CN111613668A (zh) * 2020-06-02 2020-09-01 华南师范大学 增强型GaN基MIS-HEMT器件及其制备方法

Also Published As

Publication number Publication date
US20150214352A1 (en) 2015-07-30
US9281413B2 (en) 2016-03-08
DE102015100388A1 (de) 2015-07-30

Similar Documents

Publication Publication Date Title
US9837520B2 (en) Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure
US9647104B2 (en) Group III-nitride-based enhancement mode transistor having a heterojunction fin structure
US9461122B2 (en) Semiconductor device and manufacturing method for the same
JP6049674B2 (ja) デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ
CN102386099B (zh) 具有集成多晶二极管的半导体器件及其形成方法
CN104600107B (zh) 电子器件
US9356017B1 (en) Switch circuit and semiconductor device
US9748242B2 (en) Semiconductor device
US20180158936A1 (en) GaN-BASED BIDIRECTIONAL SWITCH DEVICE
KR20140085543A (ko) 반도체 장치
CN104810388A (zh) 增强模式器件
US10153276B2 (en) Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
CN103915485B (zh) 电荷补偿半导体器件
US20170103978A1 (en) Switch Circuit, Semiconductor Device and Method
CN106571363A (zh) 半导体器件
US9553155B2 (en) Semiconductor device and method
CN104103691A (zh) 具有补偿区的半导体器件
US9570597B2 (en) High electron mobility transistor
US20160189887A1 (en) Bidirectionally blocking electronic switch arrangement
KR20140105056A (ko) 반도체 소자 및 그 제조방법
JP5605664B2 (ja) 半導体双方向スイッチング装置
KR102241012B1 (ko) 다이오드 내장형 반도체 소자
JP6697691B2 (ja) 半導体装置
JP7177552B2 (ja) Ｉｇｂｔパワーデバイス
CN107910369A (zh) 一种氮化镓异质结双向开关器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150729

WD01 Invention patent application deemed withdrawn after publication