CN105871365B - 开关电路和半导体器件 - Google Patents

开关电路和半导体器件 Download PDF

Info

Publication number
CN105871365B
CN105871365B CN201610036710.9A CN201610036710A CN105871365B CN 105871365 B CN105871365 B CN 105871365B CN 201610036710 A CN201610036710 A CN 201610036710A CN 105871365 B CN105871365 B CN 105871365B
Authority
CN
China
Prior art keywords
transistor
diode
depletion
high voltage
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610036710.9A
Other languages
English (en)
Other versions
CN105871365A (zh
Inventor
R·西明耶科
G·库拉托拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105871365A publication Critical patent/CN105871365A/zh
Application granted granted Critical
Publication of CN105871365B publication Critical patent/CN105871365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及开关电路和半导体器件。在一个实施例中，开关电路包括输入漏极节点、输入源极节点和输入栅极节点以及具有与混合二极管并联耦合的电流路径的高压晶体管。混合二极管包括与二极管串联耦合并且以共源共栅布置与输入源极节点操作性耦合的耗尽模式晶体管。

Description

开关电路和半导体器件
技术领域
本公开总体上涉及半导体领域，更具体地，涉及开关电路和半导体器件。
背景技术
迄今为止，用于电源电子应用的晶体管通常利用硅(Si)半导体材料制造。用于电源应用的一般晶体管器件包括Si CoolMOS、Si电源MOSFET和Si绝缘栅型双极晶体管(IGBT)。近来，已经考虑碳化硅(SiC)电源器件。III-N族半导体器件(诸如氮化镓(GaN)器件)现在成为承载大电流、支持高电压以及提供非常低的导通电阻和更快的切换时间的具有吸引力的候选。
发明内容
在一个实施例中，一种开关电路包括输入漏极节点、输入源极节点、输入栅极节点和高压晶体管，其中高压晶体管具有与混合二极管并联耦合的电流路径。混合二极管包括耗尽模式晶体管，其与二极管串联耦合并且以共源共栅布置与输入源极节点操作性耦合。
在一个实施例中，一种半导体器件包括输入漏极节点、输入源极节点、输入栅极节点、基于III族氮化物的高压晶体管和基于硅的衬底，其中该晶体管具有与混合二极管并联耦合的电流路径。混合二极管包括基于III族氮化物的耗尽模式晶体管，其与二极管串联耦合并且以共源共栅布置与输入源极节点操作性耦合。基于III族氮化物的高压晶体管包括相互并联的多个晶体管单元。基于III族氮化物的耗尽模式晶体管包括一个所述晶体管单元或者并联耦合的预定数量的所述晶体管单元。二极管至少部分地布置在基于硅的衬底中。
本领域技术人员应该在阅读以下详细描述和查看附图之后了解附加的特征和优势。
附图说明
附图的元件没有必要相互按比例绘制。类似的参考标号表示对应类似的部分。各个所示实施例的特征可以组合，除非相互排斥。以下，在附图中示出并在说明书中描述实施例。
图1示出了根据第一实施例的开关电路的示意图。
图2示出了根据第二实施例的开关电路的示意图。
图3a示出了用于提供图1和图2所示开关电路的布置的示意图。
图3b示出了用于提供图1和图2所示开关电路的布置的示意图。
图3c示出了用于提供图1和图2所示开关电路的布置的示意图。
图4a示出了半导体器件的示意性截面图。
图4b示出了半导体器件的示意性截面图。
图5示出了图4a的半导体器件的示意图截面图。
图6示出了半导体器件的示意性截面图。
图7示出了半导体器件的示意性截面图。
图8示出了半导体器件的示意性截面图。
具体实施方式
在以下详细描述中，参照作为说明书一部分并且通过可以实践本发明的具体实施例来示出的附图。关于这点，诸如“顶部”、“底部”、“前”、“后”、“头部”、“尾部”等的方向术语参照描述附图的定向来使用。由于实施例的部件可以以许多不同的定向来定位，所以方向术语用于说明的目的而不用于限制。应该理解，在不背离本发明的范围的情况下可以使用其他实施例并且可以进行结构或逻辑改变。以下详细描述不用于限制，并且本发明的范围通过所附权利要求来限定。
以下将解释多个实施例。在这种情况下，通过附图中的相同或相似的参考标号来识别相同的结构特征。在说明书的上下文中，“横向”应该理解为表示大体与半导体材料或半导体载体的横向伸展平行的方向或程度。与其相反，术语“垂直”或“垂直方向”应该理解为大体与这些表面或侧面垂直并由此垂直于横向的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如本说明书所使用的，术语“耦合”和/或“电耦合”不用于表示元件必须直接耦合到一起，而是可以在“耦合”或“电耦合”的元件之间设置中间元件。
在n沟道器件的情况下，耗尽模式器件(诸如高压耗尽模式晶体管)具有负阈值电压，这意味着其在零栅极电压下不能传导电流。这些器件通常是导通的。对于n沟道器件来说，增强模式器件(诸如低压增强模式晶体管)具有正阈值电压，这意味着其在零栅极电压下不能传导电流并且通常截止。
如本文所使用的，术语“III族氮化物”是指包括氮(N)和至少一种III族元素的化合物半导体，例如包括铝(Al)、镓(Ga)、铟(In)和硼(B)并且包括但不限于任何它们的合金，诸如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化镓砷磷(GaAsaPbN(1-a-b))和氮化铝铟镓砷磷(AlxInyGa(1-x-y)AsaPbN(1-a-b))。氮化铝镓是指通过分子式AlxGa(1-x)N描述的合金，其中x<1。
图1示出了根据第一实施例的电路(具体为开关电路10)的示意图。开关电路10包括输入漏极节点11、输入源极节点12、输入栅极节点13、高压晶体管14和混合二极管15。高压晶体管14包括与混合二极管15并联耦合的电流路径16。混合二极管15包括耗尽模式晶体管17，其与二极管18串联耦合。耗尽模式晶体管17还以共源共栅布置与输入源极节点12操作性地耦合。
耗尽模式晶体管17的栅极19与高压晶体管的源极20和二极管18的阳极21耦合，以操作性地将耗尽模式晶体管17以共源共栅布置与输入源极节点12耦合。耗尽模式晶体管17的源极24与二极管18的阴极25耦合，使得耗尽模式晶体管17与二极管18串联耦合。
输入源极节点12与二极管18的阳极21和高压晶体管14的源极20耦合。高压晶体管14的漏极22与耗尽模式晶体管17的漏极23和输入漏极节点11耦合，使得混合二极管25与高压晶体管14并联耦合。高压晶体管14的栅极26耦合至输入栅极节点13。
图2示出了根据第二实施例的开关电路10’的示意图。根据第二实施例的开关电路10’与图1所示第一实施例的电路10的不同之处仅在于混合二极管15的二极管18’的类型。根据第二实施例，二极管18’是肖特基二极管。
高压晶体管14可以包括III族氮化物晶体管，并且电路10可例如用作功率转换器件的切换元件。功率转换器件是通过控制称为切换元件的元件的ON/OFF来将输入功率转换为期望的输出功率的器件，并且用于各种目的，诸如电子器件的电源以及驱动用于电机等的电源。
混合二极管15可用于提供固有的二极管功能，其在高压晶体管14中具有低正向压降，诸如基于III族氮化物的HEMT。
耗尽模式晶体管17可以使用高压晶体管14的一部分用于二极管来形成，并且与低压二极管(例如，基于硅的pn二极管)连接以形成混合二极管15。该混合二极管15提供二极管功能，其正向压降等于二极管的拐点电压加上根据通过该器件的电流而通过高压晶体管沟道的正向压降。由于二极管的闭锁电压必须仅足够用于抵抗高压晶体管器件的夹断电压，所以可以使用肖特基二极管来代替pn二极管。
原则上，这种电路的反向电流(泄露)电平是恒定的，直到达到器件的击穿。该泄露电流的电平通过夹断电压处的二极管的泄露电流来确定。
高压晶体管14可以是耗尽模式晶体管或增强模式晶体管，并且分别为常开或常关型。耗尽模式晶体管17可以至少部分地集成到高压晶体管14中。高压晶体管14可以包括相互并联耦合且集成到半导体衬底中的多个晶体管单元。耗尽模式晶体管17可以包括这些晶体管单元中的一个或者并联耦合的预定数量的这些晶体管单元。
可以通过各种布置来提供开关电路10、10’。例如，在一个实施例中，高压晶体管14、耗尽模式晶体管17和二极管18是单片集成的。该实施例可以在耗尽模式晶体管17被至少部分地集成到高压晶体管14中的实施例中使用。
在一些实施例中，高压晶体管14、耗尽模式晶体管17和二极管18均设置为分立部件。在一些实施例中，高压晶体管14、耗尽模式晶体管17和二极管18被布置在复合封装件中。
高压晶体管14可以包括基于III族氮化物的晶体管，诸如基于III族氮化物的双极晶体管或基于III族氮化物的高电子迁移率晶体管(HEMT)，诸如基于氮化镓的HEMT。
二极管18可以是基于硅的二极管，诸如基于硅的pn二极管或基于硅的肖特基二极管。
在一个实施例中，开关电路10通过包括输入漏极节点、输入源极节点、输入栅极节点、基于III族氮化物的高压晶体管、混合二极管和基于硅的衬底的半导体器件来设置。基于III族氮化物的高压晶体管包括与混合二极管并联耦合的电流路径。混合二极管包括基于III族氮化物的耗尽模式晶体管，其与二极管串联耦合并且以共源共栅布置与输入源极节点操作性地耦合。基于III族氮化物的高压晶体管包括相互并联的多个晶体管单元。耗尽模式晶体管包括一个晶体管单元或者并联耦合的基于III族氮化物的高压晶体管的预定数量的晶体管单元。混合二极管的二极管被至少部分地布置在基于硅的衬底中。
半导体器件可以认为包括单片集成的高压晶体管和混合二极管，其中混合二极管包括集成到衬底中的基于硅的低压二极管以及以共源共栅布置与输入源极节点、基于III族氮化物的高压晶体管的源极和二极管的阳极耦合的基于III族氮化物的高压晶体管的一部分。
基于III族氮化物的高压晶体管可以布置在硅衬底上，并且可以外延地生长在基于硅的衬底上。基于硅的衬底可以包括硅或碳化硅，并且可以是n掺杂或p掺杂。基于III族氮化物的耗尽模式晶体管(其形成混合二极管的一部分)的源极例如通过导电过孔与二极管的阴极耦合。二极管的阴极可以通过布置在用于形成基于III族氮化物的高压晶体管的基于III族氮化物的层下方的基于硅的衬底的重掺杂区域来提供。
导电过孔可进一步包括电绝缘镀层。镀层将导电过孔的导电材料与形成基于III族氮化物的高压晶体管和基于III族氮化物的耗尽模式晶体管的至少一些层电绝缘。耗尽模式晶体管的栅极可以与基于III族氮化物的高压晶体管的源极和至少部分地布置在基于硅的衬底上的二极管的阳极耦合。
在一些实施例中，基于III族氮化物的耗尽模式晶体管的栅极通过导电过孔耦合至源极。例如，导电过孔可以布置在半导体器件的非有源区域中，并且可以在栅极焊盘和衬底之间延伸，从而衬底与III族氮化物高压晶体管的源极耦合。
开关电路10、10’可以通过具有各种物理形式和布置的器件来提供。图3a示出了用于提供图1和图2所示开关电路10、10’的第一布置30的示意图。
在第一布置30中，高压晶体管14、耗尽模式晶体管17和二极管18被单片集成到包括两种不同的半导体材料的单个半导体主体31中。在一些实施例中，二极管18是基于硅的pn二极管或者肖特基二极管，并且高压晶体管14和耗尽模式晶体管17由化合物半导体形成。例如，高压晶体管14和耗尽模式晶体管17可以是基于III族氮化物的晶体管，诸如基于氮化镓的HEMT。耗尽模式晶体管17可以通过高压晶体管14的晶体管单元或者并联耦合的高压晶体管14的多个单元来形成。单个半导体主体31包括具有图1和图2所示等效电路t的结构。
图3b示出了用于提供图1和图2所示的电路10、10’的第二布置30’的示意图。在布置30’中，高压晶体管14、耗尽模式晶体管17和二极管18均通过分立部件来提供，例如分立半导体封装件32。电路10、10’可以通过分立封装件32之间的导电连接来形成，其中导电连接可以通过其上安装分立封装件32的衬底33上的导电迹线来提供。该布置能够使电路使用标准的封装类型来组装。每个器件都可以设置为相同或不同的标准封装类型。
半导体封装件32通常包括诸如基于树脂的模具塑料的壳体34，其覆盖半导体器件并包括耦合至半导体器件和封装件32外的其他导电迹线和部件的导电外接触件35。
图3c示出了用于提供图1和图2所示电路10、10’的第三布置30”的示意图。在该布置中，高压晶体管14、耗尽模式晶体管17和二极管18被设置在公共的封装件36中。高压晶体管14、耗尽模式晶体管17和二极管18可以设置为分立器件，它们被嵌入到公共的壳体37中。
在一些实施例中，耗尽模式晶体管17和高压晶体管14被单片集成到公共器件中，并且二极管18被设置为独立的分立器件。在二极管18是基于硅的且高压晶体管14和耗尽模式晶体管17是基于III族氮化物的实施例中，封装件36可以称为复合封装件或混合封装件。封装件36可以包括再分布结构38和内部电连接，诸如电耦合高压晶体管14、二极管18的耗尽模式晶体管17以形成图1和图2所示电路的接合线或接触夹。封装件36还可以包括电耦合至再分布结构38的外接触件39。在第三布置中，可以设置提供与图1和图2所示电路等效的电路的单个封装件。
图4a示出了包括图1所示开关电路10的等效电路的半导体器件40。半导体器件40包括输入漏极节点41、输入源极节点42、输入栅极节点43、基于III族氮化物的高压晶体管44、混合二极管45和硅衬底46。基于III族氮化物的高压晶体管44包括与混合二极管45串联耦合的电流路径47。混合二极管45包括基于III族氮化物的耗尽模式晶体管48，其与二极管49(具体地，低压pn二极管，至少部分地布置在基于硅的衬底46中)串联耦合。基于III族氮化物的耗尽模式晶体管48进一步以共源共栅布置与输入源极节点42操作性地耦合。
基于III族氮化物的高压晶体管44包括相互并联耦合的多个晶体管单元50。基于III族氮化物的耗尽模式晶体管48包括基于III族氮化物的高压晶体管44的一个晶体管单元50或者并联耦合的基于III族氮化物的高压晶体管44的预定数量的晶体管单元50。基于III族氮化物的高压晶体管的每个晶体管单元50均包括源极51、漏极52和横向布置在源极51与漏极52之间的栅极53。基于III族氮化物的晶体管是横向器件。形成混合二极管45的基于III族氮化物的耗尽模式晶体管48的基于III族氮化物的高压晶体管44的晶体管单元54包括栅极53’，其与输入源极节点42耦合以形成共源共栅布置。
半导体器件40包括基于硅的衬底46，其在该实施例中是p掺杂硅。基于III族氮化物的层被布置在用于形成基于III族氮化物的高压晶体管44的衬底46的第一主表面55上。在图4a所示的实施例中，基于III族氮化物的高压晶体管44是基于氮化镓的高电子迁移率晶体管(HEMT)，其包括布置在衬底46的主表面55上的包括氮化镓的沟道层56以及布置在沟道层56上的包括氮化铝镓的阻挡层57。
由于压电和自发极化，二维电子气(在图4a中用虚线58示意性表示)形成在沟道层56和阻挡层57之间的界面处。基于III族氮化物的高压晶体管44可以进一步包括成核层59(例如，氮化铝)以及布置在沟道层56和阻挡层57之间的一个或多个又一过渡层60。过渡层60可以包括氮化铝镓和氮化镓的交替层。钝化层62或者一个或多个又一绝缘层可以布置在氮化镓阻挡层57上。电流路径47的电流可以沿着2DEG沟道中的界面流动。
基于III族氮化物的高压晶体管44的每个晶体管单元50均包括电耦合至二维电子气58的源极51和漏极52。基于III族氮化物的高压晶体管44可以是源极下降器件(source-down device)，其中源极51包括延伸穿过阻挡层57到达沟道层56中且耦合至二维电子气58的导电过孔。栅极53布置在源极51和漏极52之间的阻挡层57上。栅极53可以具有不同的形式。例如，栅极53可以包括绝缘层、p掺杂GaN层以提供增强模式器件，或者可以包括凹陷的栅极结构。栅极可以是肖特基栅极。
半导体器件40包括至少部分地布置在基于硅的衬底46中的二极管49。二极管49可以包括n掺杂区域或阱63，其被布置在衬底46和基于III族氮化物的高压晶体管44之间的界面处。由于衬底46是p掺杂的，所以在n掺杂阱63和衬底46之间的界面处形成pn结。二极管49的阳极接触件64可以通过衬底46的下表面65上的导电层来提供。
p型掺杂结构46中的n型阱63可以在衬底上外延生长GaNHEMT的堆叠结构之前或者在提供用于穿过堆叠结构的垂直插塞的过孔之后形成并激活。
二极管49可以是肖特基二极管。然而，如果二极管49是肖特基二极管，则可以在通过在过孔中引入适当金属形成过孔之后形成肖特基接触件，其中过孔形成与形成过孔的基础的硅的肖特基接触。肖特基二极管可以具有期望的特性，例如与pn二极管相比，诸如提高切换速度和降低正向压降。二极管的闭锁电压应该足够高来抵抗HEMT器件的夹断电压。
混合二极管45包括布置在硅衬底46上的二极管49和基于III族氮化物的耗尽模式晶体管48。基于III族氮化物的耗尽模式晶体管48以共源共栅布置与输入源极节点42操作性耦合并且如线69示意性表示的与二极管49串联。二极管49的阴极61可以通过导电过孔66与基于III族氮化物的耗尽模式晶体管48的源极51’电耦合，其中导电过孔66在源极51’与n掺杂区域63之间延伸并且将基于III族氮化物的耗尽模式晶体管48与二极管49耦合。
在图4a所示的基于III族氮化物的高压晶体管44的布置中，导电过孔66延伸穿过沟道层56、过渡层60和缓冲层59。基于III族氮化物的耗尽模式晶体管48的漏极52’与基于III族氮化物的高压晶体管44的漏极52和漏极节点41电耦合，使得混合二极管45与基于III族氮化物的高压晶体管44并联电耦合。
半导体器件40是准垂直器件，其中源极节点42被布置在衬底46的下表面65上。布置在半导体器件40的相对表面上的源极51通过导电过孔67电耦合至布置在半导体器件40的下表面65上的源极节点42，其中导电过孔67从源极51延伸到衬底46并且电耦合至衬底46的与二极管49的n掺杂阱63相邻的p掺杂区域。导电过孔67延伸穿过沟道层56、过渡层60和缓冲层59。
基于III族氮化物的耗尽模式晶体管48的栅极53’耦合至二极管49的阳极64和衬底46的后表面65上的基于III族氮化物的高压晶体管44的源极51。通过线69在图4a中示意性示出基于III族氮化物的耗尽模式晶体管48的栅极53’与源极节点42和阳极64之间的连接。
图4b示出了半导体器件40’，其包括具有与混合二极管串联耦合的电流路径47的基于III族氮化物的高压晶体管44。半导体器件40’包括位于高压晶体管44的源极51和阳极64之间的连接(例如，以接合线的形式)来代替图4a所示半导体器件40中所使用的过孔67。图4b所示的布置可用于减小或排除p型衬底对整体器件RDSON的贡献。可要求额外的区域来在顶表面处形成源极欧姆接触。
图5示出了半导体器件40的示意性截面图，其中可以看到非有源区域70。图5示出了栅极53’可以通过导电过孔73电耦合至源极节点42和阳极64，其中导电过孔73在半导体器件40的非有源区域70中的栅极焊盘72和p掺杂硅衬底46之间延伸。
如本文所使用的，“非有源区域”是不能支持导电层的晶体管器件的区域。对于横向晶体管器件来说，“非有源区域”是不能支持横向、导电层的横向晶体管器件的区域。
如本文所使用的，“有源区域”是可以支持导电层的晶体管器件的区域。对于横向晶体管器件来说，“有源区域”是可以支持横向、导电层的横向晶体管器件的区域。
非有源区域可以电绝缘，并且可以包括与有源区域的半导体器件不同的材料。对于HEMT(高电子迁移率晶体管)(诸如基于氮化镓的HEMT)来说，有源区域是横向晶体管器件的区域，其中当栅极被接通时支持二维电子气(2DEG)。非有源区域是当栅极被接通时不支持2DEG的区域。非有源区域可以通过离子注入用于隔离来形成或者通过去除阻挡层(例如通过平台蚀刻)来形成。
然而，有源和非有源部分涉及二极管，使其在这里必须为常开型有源部分。如果不进行附加测量，则还在这里形成2DEG。即使这里不存在指定的源极接触件，如图5所示，可以存在电流流向下一可用的源极接触件。然而，这不应该是有害的，因为这是二极管的一部分并且可经由二极管部分的栅极进行控制。
栅极焊盘72耦合至基于III族氮化物的耗尽模式晶体管48的栅极53’，并且布置在半导体器件40的非有源区域70的上表面68上的钝化层62上。非有源区域70可以定位在基于III族氮化物的高压晶体管器件44的一个或多个有源区域71外。如图4a和图4b所示，n掺杂阱63通过在图5的截面图中看不到的半导体器件的区域中的导电过孔66耦合至源极51’。
导电过孔73在布置在钝化层62上的栅极焊盘72之间延伸穿过阻挡层57、沟道层56、过渡层60和缓冲层59，并且将栅极焊盘72和基于III族氮化物的耗尽模式晶体管48的栅极53’电耦合至p掺杂衬底46以及后表面65上的源极节点42和阳极64。导电过孔73可以通过利用电绝缘材料(诸如氧化硅)对过孔加衬来与基于III族氮化物的层电绝缘。
图6示出了提供图1所示开关电路的半导体器件40’。半导体器件40’包括硅衬底46和布置在衬底46上的基于III族氮化物的高压晶体管44。半导体器件40’包括混合二极管45，其包括由基于III族氮化物的高压晶体管44的一个或多个单元形成的基于III族氮化物的耗尽模式晶体管48。基于III族氮化物的耗尽模式晶体管48与布置在衬底46中的pn二极管49串联耦合并且以共源共栅布置与源极节点42操作性耦合。
半导体器件40’与半导体器件40的不同在于导电过孔66和导电过孔67的形式，其中导电过孔66将基于III族氮化物的耗尽模式晶体管48的源极51’电耦合至形成在n掺杂阱63处的阴极，导电过孔67电耦合基于III族氮化物的高压晶体管44的源极51和p掺杂衬底46。每个导电过孔66、67都在过孔的区域中利用电绝缘材料74加衬，其中过孔在二维电子气58和p掺杂衬底46之间延伸。电绝缘材料74可以包括诸如氧化硅的电介质。导电材料可以与阻挡层57与沟道层56之间的界面接触，以耦合至二维电子气。
图7示出了包括图1所示电路的半导体器件80。半导体器件80包括布置在硅衬底82上的基于氮化镓的高压HEMT 81的形式的高压晶体管。基于氮化镓的高压HEMT 81的一部分形成耗尽模式晶体管83，其与布置在衬底82中的二极管84串联耦合。耗尽模式晶体管83和二极管84一起形成与基于氮化镓的HEMT 81并联耦合的混合二极管85。衬底82包括n掺杂硅。混合二极管85包括两个结构，每一个结构都由不同的半导体材料形成。
基于氮化镓的HEMT 81包括氮化镓层86(形成布置在衬底82的第一主表面104上的沟道层)和氮化铝镓层87(形成布置在氮化镓层86上的阻挡层)。通过诱发和自发极化，二维电子气105形成在氮化镓层86和氮化铝镓层87之间的界面处。又一层88可以布置在氮化镓层86和衬底82的第一主表面104之间。例如，氮化铝层89可以布置在衬底82的第一主表面104上，并且多个过渡层(诸如氮化镓和氮化铝镓的交替层)可以布置在氮化铝层89和氮化镓层86之间。钝化层91可以布置在氮化铝镓层87上。然而，HEMT结构不限于这种精确的布置，并且可以包括诸如覆盖层和布置在氮化铝镓层87上的其他绝缘层的其他层。
基于氮化镓的高压HEMT 81包括多个晶体管单元90，每一个单元均包括源极92、漏极93以及布置在源极92和漏极93之间的栅极94以形成横向晶体管器件单元。源极92和漏极93均可以包括导电过孔，该导电过孔延伸穿过氮化铝镓层87并且耦合至二维电子气105。
至少一个晶体管单元90’或并联耦合的多个晶体管单元用于形成混合二极管85的耗尽模式晶体管83。为了将耗尽模式晶体管83与二极管84串联耦合，耗尽模式晶体管83的源极95包括导电过孔96，其中导电过孔96延伸穿过氮化铝镓层87、氮化镓层86以及又一过渡层88和缓冲层89(如果存在的话)到达n掺杂硅衬底82。通过在衬底82的后表面98上设置p掺杂层97，二极管84形成在硅衬底82中，使得在硅衬底82中形成pn结和二极管84。
二极管84的阴极99形成在导电过孔96和n掺杂衬底82之间的界面处，并且二极管84的阳极100形成在p掺杂层97的后表面98上。如由线101示意性表示的，耗尽模式晶体管83的栅极106耦合至形成在后表面98上的阳极100。如线103示意性表示的，耗尽模式晶体管83的漏极102电耦合至基于氮化镓的高压HEMT 81的漏极93。基于氮化镓的高压晶体管81的源极92可以电耦合至硅二极管84的阳极100，使得混合二极管85与基于氮化镓的高压晶体管81并联耦合并形成主体二极管。
导电过孔96还可以在氮化铝镓层87和氮化镓层86与衬底82的第一主表面104之间的界面的区域中包括绝缘镀层。
n型硅衬底可以由n型碳化硅衬底来替代，并且p掺杂硅层由p掺杂碳化硅层来替代。
半导体器件80包括基于氮化镓的横向高压晶体管81，其中源极、漏极和栅电极被布置在半导体器件的单个主表面上。在其他实施例中，基于氮化镓的高压HEMT可以包括准垂直结构。
图8示出了提供图1所示电路的半导体器件110。半导体器件110包括衬底111(包括n掺杂硅)和布置在衬底111的第一主表面113上的基于氮化镓的高压HEMT 112。基于氮化镓的HEMT 112包括布置在衬底111的上表面113上的基于氮化镓的层114和布置在氮化镓层114上的氮化铝镓层115。通过诱发和自发极化，二维电子气116形成在氮化镓层114和氮化铝镓层115之间的界面处。基于氮化镓的HEMT 112可以包括其他部件，诸如布置在氮化镓层114和衬底111的第一主表面113之间的一个或多个缓冲层和/或过渡层以及布置在氮化铝镓层115上的一个或多个钝化层或绝缘层。
基于氮化镓的高压HEMT 112包括多个晶体管单元117。每个晶体管单元117均包括源极118和漏极119(它们电耦合至二维电子气116)以及在氮化铝镓层115上布置在源极118和漏极119之间的栅极120。
栅极120可包括位于栅极金属和氮化铝镓层115之间的栅极绝缘层。p掺杂氮化镓层可布置在栅极120和氮化铝镓层115之间以创建基于氮化镓的增强模式高压晶体管(其为常关型)。栅极120还可以具有凹陷的栅极结构。
基于氮化镓的高压HEMT 112的至少一个晶体管单元117’被用于形成混合二极管121的一部分。晶体管单元117’包括源极122、漏极123以及布置在源极122和漏极123之间的栅极124。晶体管单元117’提供耗尽模式晶体管，其为常开型。混合二极管121还包括形成在衬底111中的基于硅的低压二极管125。在图8所示的实施例中，基于硅的二极管125是pn二极管，并且包括p掺杂阱126，p掺杂阱126包括布置在耗尽模式晶体管121下方的基于n掺杂的衬底111的后表面127处的p掺杂硅。
金属层128可以布置在衬底111的后表面127上，其耦合至p掺杂阱126并形成基于硅的二极管125的阳极129。基于硅的二极管125的阴极130通过导电过孔131耦合至耗尽模式晶体管117’的源极122，其中导电过孔131从源极122延伸穿过氮化铝镓层115和氮化镓层144到达n掺杂衬底111。导电过孔131将耗尽模式晶体管117’的源极122与形成在导电过孔129的导电材料和n掺杂衬底111之间的界面处的阴极130电耦合。
在图8所示实施例中，为混合二极管结构121的耗尽模式晶体管117’的源极122和基于氮化镓的高压HEMT 112的源极118提供公共的源极。如线132所示意性表示的，耗尽模式晶体管的栅极120电耦合至二极管128的阳极129和基于氮化镓的高压HEMT 112的源极118。
耗尽模式晶体管117’的漏极123电耦合至基于氮化镓的高压HEMT 112的漏极119。混合二极管121包括耗尽模式晶体管117’，其中耗尽模式晶体管117’与基于硅的二极管125串联耦合并且以共源共栅布置与基于硅的二极管125的阳极129操作性耦合。混合二极管121与基于氮化镓的高压HEMT 112并联电耦合。
在一些实施例中，半导体器件包括低正向压降，根据低泄露电流，具体在使用pn二极管的情况下，其可应用于大范围的电压等级而不触摸硅中的二极管结构，从而可应用于任何击穿电压等级。有源HEMT区域的一部分被用于二极管功能，但是与具有平行GaN肖特基二极管的解决方案相比，由于所提出的解决方案的较低VF，可以降低有源区域损失。
具有低正向压降和低泄露电流的反向二极管能力被设置用于硅衬底上的耗尽模式或增强模式GaN电源HEMT，其可以包括硅或碳化硅衬底上的基于GaN的晶体管结构、GaN中的常开型HEMT结构、硅中的pn二极管、穿过GaN以连接元件的一个或多个垂直插塞以及HEMT的一部分与硅二极管的共源共栅型布置，以实现电源开关的闭锁能力。混合二极管可用于提供固有的二极管功能，其在高压晶体管(诸如基于III族氮化物的HEMT)中具有低正向压降。
半导体器件可包括实现与图1所示类似的等效电路的结构。将HEMT的一部分用于二极管并且将其与硅中的低压二极管连接以形成混合二极管来设置电路。该混合二极管提供二极管功能，其正向压降等于二极管的拐点电压加上取决于通过器件的电流的通过HEMT沟道的正向压降。由于二极管的闭锁电压必须仅足够抵抗HEMT器件的夹断电压，所以可以使用肖特基二极管来代替pn二极管。
原则上，这种电路的反向电流(泄露)电平是恒定的，直到达到器件的击穿。该泄露电流的电平通过夹断电压处的二极管的泄露电流来确定。
在一些实施例中，半导体器件包括低正向压降，根据低泄露电流，具体在使用pn二极管的情况下，其可应用于大范围的电压等级而不触摸硅中的二极管结构，从而可应用于任何击穿电压等级。
具有低正向压降和低泄露电流的反向二极管能力被设置用于硅衬底上的耗尽模式或增强模式GaN电源HEMT，其可以包括硅或碳化硅衬底上的基于GaN的晶体管结构、GaN中的常开型HEMT结构、硅中的pn二极管、穿过GaN以连接元件的一个或多个垂直插塞以及HEMT的一部分与硅二极管的共源共栅型布置以实现电源开关的闭锁能力。
诸如“下”、“下方”、“下部”、“上方”、“上部”等的空间相对术语是为了易于描述来解释一个元件相对于第二元件的定位。除了与图中所示定向不同的定向之外，这些术语用于包括器件的不同定向。
此外，诸如“第一”、“第二”等的术语还用于描述各种元件、区域、部分等，并且不用于限制的目的。类似的术语在说明书中表示类似的元件。
如本文所使用的，术语“具有”、“包含”、“包括”等是开放性的术语，其表示所提元件或特征的存在，而不排除附加的元件或特征。定冠词“一个”和“该”用于包括多个以及单个，除非另有明确指定。
应该理解，本文所述各个实施例的特征可以相互组合，除非另有指定。
尽管本文示出和描述了具体实施例，但本领域技术人员应该理解，可以针对所示和所描述实施例实现各种修改和/或等效实现方式而不背离本发明的范围。本申请用于覆盖所讨论具体实施例的任何修改或变化。因此，仅通过权利要求及其等效来限制本发明。

Claims (20)

1.一种开关电路，包括：
输入漏极节点、输入源极节点和输入栅极节点；以及
高压晶体管，包括与混合二极管并联耦合的电流路径，所述混合二极管包括耗尽模式晶体管，所述耗尽模式晶体管与二极管串联耦合并且以共源共栅布置与所述输入源极节点操作性耦合。
2.根据权利要求1所述的开关电路，其中所述耗尽模式晶体管的栅极与所述高压晶体管的源极和所述二极管的阳极耦合。
3.根据权利要求1所述的开关电路，其中所述高压晶体管是耗尽模式晶体管或增强模式晶体管。
4.根据权利要求1所述的开关电路，其中所述耗尽模式晶体管至少部分地集成到所述高压晶体管中。
5.根据权利要求1所述的开关电路，其中所述高压晶体管包括相互并联耦合并集成到半导体衬底中的多个晶体管单元，并且所述耗尽模式晶体管包括一个所述晶体管单元或者并联耦合的预定数量的所述晶体管单元。
6.根据权利要求1所述的开关电路，其中所述高压晶体管、所述耗尽模式晶体管和所述二极管被单片地集成。
7.根据权利要求1所述的开关电路，其中所述高压晶体管被设置为分立部件，并且所述耗尽模式晶体管被设置为分立部件且所述二极管被设置为分立部件。
8.根据权利要求1所述的开关电路，其中所述高压晶体管、所述耗尽模式晶体管和所述二极管被布置在复合封装件中。
9.根据权利要求1所述的开关电路，其中所述高压晶体管包括基于III族氮化物的晶体管。
10.根据权利要求1所述的开关电路，其中所述高压晶体管包括基于III族氮化物的高电子迁移率晶体管。
11.根据权利要求1所述的开关电路，其中所述二极管是基于硅的pn二极管或者基于硅的肖特基二极管。
12.根据权利要求1所述的开关电路，其中所述耗尽模式晶体管的源极耦合至所述二极管的阴极。
13.根据权利要求1所述的开关电路，其中所述耗尽模式晶体管的漏极与所述高压晶体管的漏极耦合。
14.一种半导体器件，包括：
输入漏极节点、输入源极节点和输入栅极节点；
基于III族氮化物的高压晶体管，包括与混合二极管并联耦合的电流路径；以及
基于硅的衬底，
其中所述基于III族氮化物的高压晶体管包括相互并联耦合的多个晶体管单元，
其中所述混合二极管包括基于III族氮化物的耗尽模式晶体管，所述基于III族氮化物的耗尽模式晶体管与二极管串联耦合并且以共源共栅布置与所述输入源极节点操作性耦合，
其中所述耗尽模式晶体管包括一个所述晶体管单元或者并联耦合的预定数量的所述晶体管单元，并且所述二极管被至少部分地布置在所述基于硅的衬底中。
15.根据权利要求14所述的半导体器件，其中所述基于III族氮化物的高压晶体管被布置在所述基于硅的衬底上。
16.根据权利要求14所述的半导体器件，其中所述基于硅的衬底包括硅或碳化硅。
17.根据权利要求14所述的半导体器件，其中所述基于III族氮化物的耗尽模式晶体管的源极通过导电过孔与所述二极管的阴极耦合。
18.根据权利要求17所述的半导体器件，其中所述导电过孔还包括电绝缘镀层。
19.根据权利要求14所述的半导体器件，其中所述基于III族氮化物的耗尽模式晶体管的栅极与所述基于III族氮化物的高压晶体管的源极和所述二极管的阳极耦合，所述阳极被布置在所述衬底的后表面上。
20.根据权利要求14所述的半导体器件，其中所述基于III族氮化物的耗尽模式晶体管的栅极与所述基于III族氮化物的高压晶体管的源极和所述二极管的阳极耦合，由所述二极管的所述阳极和阴极组成的组中的一个被布置在所述基于硅的衬底与所述基于III族氮化物的高压晶体管之间的界面处。
CN201610036710.9A 2015-02-05 2016-01-20 开关电路和半导体器件 Active CN105871365B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/614,578 US9356017B1 (en) 2015-02-05 2015-02-05 Switch circuit and semiconductor device
US14/614,578 2015-02-05

Publications (2)

Publication Number Publication Date
CN105871365A CN105871365A (zh) 2016-08-17
CN105871365B true CN105871365B (zh) 2018-09-25

Family

ID=56027916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610036710.9A Active CN105871365B (zh) 2015-02-05 2016-01-20 开关电路和半导体器件

Country Status (3)

Country Link
US (1) US9356017B1 (zh)
CN (1) CN105871365B (zh)
DE (1) DE102016101909A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741644B2 (en) * 2016-11-22 2020-08-11 Delta Electronics, Inc. Semiconductor devices with via structure and package structures comprising the same
WO2018140842A2 (en) * 2017-01-30 2018-08-02 Hongjian Wu Insulate gate hybrid mode transistor
US10854718B2 (en) * 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
CN107707235A (zh) * 2017-08-11 2018-02-16 南京博兰得电子科技有限公司 一种组合开关
US11862630B2 (en) 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US11810971B2 (en) * 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
US11309435B2 (en) * 2020-03-09 2022-04-19 Globalfoundries U.S. Inc. Bandgap reference circuit including vertically stacked active SOI devices
WO2022000363A1 (en) * 2020-07-01 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Electronic device and method for manufacturing the same
LU101932B1 (de) 2020-07-15 2022-01-17 Phoenix Contact Gmbh & Co. Kg Gleichrichteranordnung für ein elektrotechnisches Gerät
DE102020118632A1 (de) 2020-07-15 2022-01-20 Phoenix Contact Gmbh & Co. Kg Gleichrichteranordnung für ein elektrotechnisches Gerät
CN115863335B (zh) * 2021-05-25 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
CN101777905A (zh) * 2009-01-12 2010-07-14 辉芒微电子（深圳）有限公司 一种逻辑电平转换电路
CN103219898A (zh) * 2013-04-02 2013-07-24 苏州博创集成电路设计有限公司 具有电流采样和启动结构的半导体装置
CN104241350A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠
CN104241267A (zh) * 2013-06-18 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470958B2 (en) 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
JP5319084B2 (ja) 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US7859051B2 (en) 2008-08-19 2010-12-28 Infineon Technologies Austria Ag Semiconductor device with a reduced band gap and process
DE102009018054B4 (de) 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US9219058B2 (en) 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8981380B2 (en) 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9076853B2 (en) * 2011-03-18 2015-07-07 International Rectifie Corporation High voltage rectifier and switching circuits
US9087812B2 (en) 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
CN101777905A (zh) * 2009-01-12 2010-07-14 辉芒微电子（深圳）有限公司 一种逻辑电平转换电路
CN103219898A (zh) * 2013-04-02 2013-07-24 苏州博创集成电路设计有限公司 具有电流采样和启动结构的半导体装置
CN104241267A (zh) * 2013-06-18 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
CN104241350A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠

Also Published As

Publication number Publication date
DE102016101909A1 (de) 2016-08-11
US9356017B1 (en) 2016-05-31
CN105871365A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN105871365B (zh) 开关电路和半导体器件
US9502398B2 (en) Composite device with integrated diode
CN102696106B (zh) 用于高效功率电路的电子器件和部件
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
JP4417677B2 (ja) 電力用半導体装置
US8981380B2 (en) Monolithic integration of silicon and group III-V devices
US9053964B2 (en) Semiconductor devices including a first and second HFET and methods of manufacturing the same
TWI671908B (zh) 半導體元件、電氣機器、雙向場效電晶體及安裝構造體
US8829568B2 (en) Gallium nitride semiconductor device and method for producing the same
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
US9231093B2 (en) High electron mobility transistor and method of manufacturing the same
US9748242B2 (en) Semiconductor device
CN103890923A (zh) 半导体器件
CN106449727A (zh) 防雪崩的准垂直hemt
CN106571363A (zh) 半导体器件
US20170103978A1 (en) Switch Circuit, Semiconductor Device and Method
US8907377B2 (en) High electron mobility transistor and method of manufacturing the same
US20130175542A1 (en) Group III-V and Group IV Composite Diode
CN107017255A (zh) 氮化物半导体装置及其制造方法
CN104601155A (zh) 开关电路
EP2639832A2 (en) Group III-V and group IV composite diode
US9570597B2 (en) High electron mobility transistor
KR102241012B1 (ko) 다이오드 내장형 반도체 소자
US11728419B2 (en) High electron mobility transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant