CN1918712A

CN1918712A - 集成ⅲ族氮化物功率器件

Info

Publication number: CN1918712A
Application number: CN 200580004848
Authority: CN
Inventors: 丹尼尔·M·金泽; 罗伯特·比克
Original assignee: International Rectifier Corp USA
Current assignee: Infineon science and technology Americas
Priority date: 2004-02-12
Filing date: 2005-02-14
Publication date: 2007-02-21
Anticipated expiration: 2025-02-14
Also published as: CN1947264A; CN100495738C; CN100533774C

Abstract

一种III族氮化物基集成半导体器件，包括至少两个形成于一个共用芯片上的III族氮化物基半导体器件。

Description

集成III族氮化物功率器件

相关申请

本申请基于申请日为2004年2月12日、申请号为60/544,626、发明名称为III族氮化物双向开关的美国临时专利申请，并要求上述申请的利益，因此就其提出优先权的要求，并因此将上述申请公开的内容通过本引用合并入本申请中。

技术领域

本发明涉及功率半导体器件，特别涉及集成功率半导体器件。

背景技术

参照附图1A，一种已知的分立高电子迁移率晶体管(high electronmobility transistor----HEMT)可以包括漏极焊盘10、源极焊盘12和栅极焊盘14。漏极焊盘10与一个多重漏极引线16进行电相连，同时源极焊盘12与一个多重源极引线18进行电相连。通常来说，漏极焊盘10和源极焊盘12与引线16和18相互平行布置。此外，在一种常规安排中，将漏极引线16和源极引线18交替布置，以便产生平均流过漏极焊盘10和源极焊盘12的电流。在根据图1A的器件中，每两个相对引线16、18之间的区域是有源区。

参照另一附图1B，将图1A所示器件有源区的一部分A放大，从而显示了一个多重叉指型漏极20和一个多重叉指型源极22，其中叉指型漏极20与每个漏极焊盘10进行电连接并从每个漏极焊盘10中延伸出来，此外叉指型源极22与每个源极焊盘12进行电连接并从每个源极焊盘12中延伸出来。值得注意的是叉指型漏极20和叉指型源极22沿着漏极焊盘16和源极焊盘18交替布置，由此获得一个相互交叉的结构。栅极电极24曲折通过漏极焊盘16、叉指型漏极20、源极焊盘18和叉指型源极22之间的间隔，并且与栅极引线相连接，该栅极引线将栅极电极24与栅极焊盘14进行电连接。

下面参照附图1C，一个典型的高电子迁移率晶体管(HEMT)包括：衬底25，该衬底可由氮化镓(GaN)、硅(Si)、碳化硅(SiC)或者蓝宝石来形成；第一半导体衬底26，该部分从III族氮化物如GaN形成，并布置在衬底25上；以及第二半导体衬底28，该部分由另一种具有不同带隙的III族氮化物半导体来形成，如铝镓氮(AlGaN)，布置在第一半导体部分26上。第一半导体衬底26和第二半导体衬底28形成异质结30，该异质结因压电极化而在异质结30处或其附近形成一种二维电子气(2DEG)。这样形成的该二维电子气是高度导电的，并且可用作在叉指型源极20和叉指型漏极22之间导通电流的一个通道。值得注意的是，在典型的器件中，叉指型源极22和叉指型漏极20通过高度导电的欧姆接触层32与第二半导体衬底28相连接。

在附图1C所示的器件中，栅极电极24通过栅极绝缘层34与第二半导体衬底28绝缘。在另一个变化中，例如参照附图1D，像所见到的那样，栅电极24可与第二半导体衬底28形成肖特基接触。

附图1C和1D所示的器件均是耗尽型的器件，意味着名义上该器件处于开的状态，并且每一器件中栅极电极24的触发将妨碍该二维电子气使该器件变为关的状态，该触发是由合适的电压应用引起的。申请号为60/544,626、申请日为2004年2月12日的美国临时专利申请和名为III族氮化物双向开关的美国专利申请中展示了改进模式的高电子迁移率晶体管(HEMT)，前者所公开的内容在这里并入本申请作为参考，后者与本申请同样是以Daniel M.Kinzer和Robert Beach的名义申请的，后者所公开的内容并入本申请以作参考。双向器件可以包括一个栅电极或两个栅电极。图1E展示了一个包括两个栅电极的双向分立器件。

参考附图1A-1E中所示的现有技术器件为分立器件，即这些器件中的每一个均占据一个单独的、分立的半导体芯片。由于具有很高的开启电压和载流能力，III族功率器件仅在芯片上占有很小的区域。由此，III族氮化物基半导体功率器件与硅基器件相比非常小。

与其它的器件一样，III族氮化物半导体功率器件也需要封装，这样它们可以用于电子应用中，诸如电源供应应用或电机控制应用。在一个包括III族氮化物基的电源半导体器件的半导体封包中，因为III族氮化物功率器件的尺寸很小，所以封装元件被认为占据了所有封包尺寸中的大部分。因为许多功率应用需要一个以上的功率半导体器件，所以我们希望是由封装，而不是由芯片部分，来占据大部分空间，该空间是由III族氮化物基功率半导体封包来占据的。

发明内容

根据本发明的集成功率器件包括两个或多个III族氮化物功率半导体器件，这些器件形成于单个共用的半导体芯片上。结果，在需要多于一个功率器件的应用中，根据本发明的集成器件可以被封装在一个共用的封包中，因此其优点之一是节省空间。

根据本发明第一种实施方式的器件是一个集成器件，它包括以半桥配置连接的两个III族氮化物基功率器件。

根据本发明第二种实施方式的器件是一种集成器件，它包括连接起来形成三个半桥的六个III族氮化物基功率器件，以便用于例如一个三相功率应用中。

根据本发明第三种实施方式的器件是一种集成器件，它包括以全半桥(H-bridge)配置连接的四个III族氮化物基功率器件。

根据本发明第四种实施方式的器件是一种集成器件，它包括连接起来形成一个半桥的两个III族氮化物基双向器件，还包括两个具有共用漏极的III族氮化物基器件，以便用于例如升压转换器的应用中。

根据本发明第五种实施方式的器件是一种集成器件，它包括四个全桥配置中的III族氮化物基肖特基二极管。

参照附图结合本发明下面的说明可以更清楚本发明的其它特征和优点。

附图说明

附图1A是根据现有技术的分立III族氮化物功率器件的俯视平面视图；

附图1B是附图1A中器件有源区部分A的放大图；

附图1C是一个器件示例的截面视图，该图是根据沿附图1B中B-B线从箭头方向观察现有技术而得到的；

附图1D是根据现有技术另一个器件示例的截面视图，该图是沿附图1B中B-B线从箭头方向观察而得到的；

附图1E显示了一个双向III族氮化物器件的俯视平面视图，该器件包括两个栅电极；

附图2是根据本发明第一种实施方式的集成半桥器件的俯视平面视图；

附图3是根据本发明第二种实施方式的集成三相器件的俯视平面视图；

附图4是根据本发明第三种实施方式的集成全半桥(H-bridge)器件的俯视平面视图；

附图5是根据本发明第四种实施方式的集成器件的俯视平面视图，它包括连接起来形成一个半桥的两个III族氮化物基双向器件，以及两个具有一个共用漏极的III族氮化物基器件；

附图6A是根据现有技术的III族氮化物肖特基器件的俯视平面视图；

附图6B是根据现有技术的肖特基器件的截面图，该图是沿附图6A中6B-6B线从箭头方向观察而得到的；

附图7是根据本发明第五种实施方式的集成III族氮化物基肖特基桥的俯视平面视图；

附图8A-8C展示的是根据本发明的集成器件，其中每一个器件都具有实现两器件之间电绝缘的特征。

具体实施方式

参照附图2，根据本发明第一种实施方式的集成器件包括两个高电子迁移率晶体管(HEMT)，它们形成于一个芯片上并且互相连接形成一个半桥。这里所用的集成一词是指器件形成在一个共用的芯片上。特别是，根据第一种实施方式的集成器件包括一个高端高电子迁移率晶体管(HEMT)36以及一个低端高电子迁移率晶体管(HEMT)38，其中高端高电子迁移率晶体管(HEMT)36包括漏极焊盘10和栅极焊盘14，低端高电子迁移率晶体管(HEMT)38包括源极焊盘12和栅极焊盘14。根据本发明，高端高电子迁移率晶体管(HEMT)36和低端高电子迁移率晶体管(HEMT)38形成在一个单独的芯片上。由此第一种实施方式的器件可被封装在一起，从而在功率应用中节省空间。

值得注意的是，为了形成半桥，低端高电子迁移率晶体管(HEMT)38的漏极焊盘和高端高电子迁移率晶体管(HEMT)36的源极焊盘结合成一个单独的焊盘，开关节点焊盘40，它用作半桥的输出焊盘。

下面参照附图3，根据第二种实施方式的集成器件可以包括形成在单一芯片上的三个半桥。如附图3所示，高端高电子迁移率晶体管(HEMT)36的漏极焊盘10相互连接从而形成一个单独的焊盘，总线焊盘42，并且低端高电子迁移率晶体管(HEMT)38的源极焊盘12相互连接形成一个单独的焊盘，接地焊盘44，用于根据本发明第二种实施方式的三相桥。

下面参见附图4，根据第三种实施方式的集成器件，包括四个高电子迁移率晶体管(HEMT)，其形成在一个单独的芯片上并集成为一个全半桥(H-bridge)配置。在本种实施方式中，高端高电子迁移率晶体管(HEMT)36的漏极焊盘10彼此连接从而形成总线焊盘42，低端高电子迁移率晶体管(HEMT)的源极焊盘12连接在一起从而形成接地焊盘44。一个高端高电子迁移率晶体管(HEMT)36的源极焊盘与一个低端高电子迁移率晶体管(HEMT)38的漏极焊盘共用从而形成第一输出焊盘40A，并且另一高端高电子迁移率晶体管(HEMT)36的源极焊盘与另一低端高电子迁移率晶体管(HEMT)38的漏极焊盘共用从而形成第二输出焊盘40B。

下面参照附图5，根据本发明第四种实施方式的集成器件可以包括以半桥配置集成的两个双向高电子迁移率晶体管(HEMT)。也就是，一个双向高电子迁移率晶体管(HEMT)为高端器件46，另一个为低端器件48。值得注意的是，在第四种实施方式中的每一个双向高电子迁移率晶体管(HEMT)均包括两个栅极焊盘14A，14B。还需注意的是，由于双向特性，第四种实施方式中的高电子迁移率晶体管(HEMT)36、38仅包括功率焊盘50，而不包括源极焊盘和漏极焊盘。如附图5所示，两个双向高电子迁移率晶体管(HEMT)共用一个功率焊盘52，并用作开关输出焊盘40。

根据第四种实施方式的器件包括集成的第一高电子迁移率晶体管(HEMT)54和第二高电子迁移率晶体管(HEMT)56，以便具有一个共用的漏极焊盘58。由此，根据第四种实施方式，可以形成一个集成了两个集成器件的器件。根据第四种实施方式的器件可用来形成无桥升压转换器。

III族氮化物半导体系统还可以被用来形成二极管，如肖特基二极管。例如参照附图6A、6B，其中相同的数字标记相同的部分(likenumerals identify like numbers)，该III族氮化物系统中的肖特基60并不包括栅极，而是包括阳极电极62和阴极电极64，阳极62与第二半导体衬底28产生肖特基接触，阴极64与第二半导体衬底28产生欧姆接触。值得注意的是，与高电子迁移率晶体管(HEMT)类似，阳极电极62和阴极电极64连接到各自的引线66上，该引线66依次与阳极焊盘68和阴极焊盘70进行电连接。

参照附图7，根据第五种实施方式的集成器件是一种肖特基桥，它包括布置成全桥配置的四个III族氮化物肖特基二极管。特别是，前两个肖特基器件的阳极焊盘经过集成形成一个共用的阳极焊盘61，后两个肖特基器件的阴极焊盘经集成形成一个共用的阴极焊盘63，并且前两个肖特基器件中每个器件的阴极焊盘均与其他两个肖特基器件中每个器件的阳极焊盘集成，以便形成一个第三共用焊盘65和一个第四共用焊盘67，由此完成一个肖特基桥。

值得注意的是在根据本发明的集成器件中，由于两个或多个器件形成在一个芯片中，因此可能会需要对器件进行电绝缘。为了获得绝缘，可以去除第二半导体衬底28的全部或其中一部分，以便在需要的时候隔断二维电子气(2DEG)来实现电绝缘。由此，例如在根据本发明的一个集成器件中，两个高电子迁移率晶体管(HEMT)100、102形成在一个共用芯片上，第二半导体衬底28中形成一定深度的凹槽104，该深度能够在二维电子气中形成隔断，并且因此如附图8A中所示，将两个器件进行电绝缘。如附图8B所示，能够将凹槽104延伸通过第二半导体衬底28到达第一半导体衬底26。

作为选择，例如附图8C中，第二半导体衬底28可以包括一个植入区域106，它包括第一和第二半导体衬底26、28的晶格缺陷，该缺陷就器件100与102之间选定的位置在二维电子气中产生阻隔，以便在相同的两个器件之间获得电绝缘。一旦二维电子气单独的部分被阻隔了，那么可以依靠第一半导体衬底26的高电阻率来绝缘。由此就能在一个芯片上形成两个或多个器件。

值得注意的是，于此像现有技术所述的高电子迁移率晶体管(HEMT)或肖特基器件可根据本发明优选为用于集成器件的构造块。然而，需要明白的是，本发明并不限于这里所公开的配置。

此外，尽管优选的是GaN/AlGaN异质结，但其它的III族氮化物的组合也在本发明的范围之内。

尽管其中结合特定的实施方式对本发明进行了描述，但其它的变化和修改以及其它用途对本领域的技术人员来说也是很明显的。因此，本发明并非由这里所特别公开的内容而是由后面的权利要求来限定将是更好的。

Claims

1、一种集成半导体器件，包括：

一个第一III族氮化物基半导体器件；

一个第二III族氮化物基半导体器件；

其中所述第一III族氮化物基半导体器件和所述第二III族氮化物基半导体器件形成于一个共用的半导体芯片上，从而形成一个集成器件。

2、根据权利要求1的集成器件，其中所述第一和所述第二半导体器件为高电子迁移率晶体管。

3、根据权利要求1的集成器件，其中将所述第一和所述第二半导体器件集成以形成一个半桥。

4、根据权利要求3的集成器件，其中所述半桥包括一个开关节点焊盘，该焊盘与所述第一和所述第二III族氮化物半导体器件均进行电连接，并为它们所共用。

5、根据权利要求1的集成器件，进一步包括：一个第三III族氮化物半导体器件和一个第四III族氮化物半导体器件形成于所述共用芯片上。

6、根据权利要求5的集成器件，其中所述第一、所述第二、所述第三和所述第四半导体器件为高电子迁移率晶体管，它们相互连接从而形成一个全半桥(H-bridge)。

7、根据权利要求5的集成器件，其中所述第一、所述第二、所述第三和所述第四半导体器件为肖特基二极管，它们相互连接从而形成一个整流桥。

8、根据权利要求5的集成器件，其中所述第一和所述第二器件是双向的并相互连接从而形成一个半桥，并且所述第三和所述第四器件为高电子迁移率晶体管，相互连接以便具有一个共用漏极。

9、根据权利要求1的集成器件，其中所述第一和所述第二半导体器件相互连接以形成一个第一半桥，同时进一步包括形成于一个共用芯片上的一个第三、一个第四、一个第五以及一个第六III族氮化物半导体器件，其中所述第四和所述第三和所述第四器件连接形成一个第二半桥，并且所述第五和所述第六半导体器件连接形成一个第三半桥。

10、根据权利要求9的集成器件，其中所述第一、所述第二、所述第三、所述第四、所述第五和所述第六器件为高电子迁移率晶体管。

11、根据权利要求9的集成器件，其中每一个半桥均包括一个开关节点焊盘，该焊盘为半桥各自的器件所共用。

12、根据权利要求9的集成器件，其中每一个半桥均连接于一个共用总线焊盘，以及一个共用的接地焊盘。

13、根据权利要求1的集成器件，其中所述III族氮化物半导体器件形成在一个芯片上，该芯片包括一个第一种第一III族半导体衬底以及一个第二种第二III族半导体衬底，所述第二半导体衬底与第一半导体衬底相比具有不同的带隙。

14、根据权利要求13的集成器件，其中所述每个半导体器件均包括两个分隔开的欧姆电极和一个栅电极。

15、根据权利要求14的集成器件，其中所述栅电极与所述第二半导体衬底形成肖特基接触。

16、根据权利要求14的集成器件，其中通过一个栅极绝缘体将所述栅电极与所述第二半导体衬底相绝缘。

17、根据权利要求13的集成器件，其中所述半导体器件中至少有一个包括一个欧姆电极和一个肖特基电极。

18、根据权利要求13的集成器件，其中所述第一半导体衬底由氮化镓(GaN)构成，并且所述第二半导体衬底由铝镓氮(AlGaN)构成。

19、根据权利要求13的集成器件，其中所述器件彼此之间是电绝缘的。

20、根据权利要求19的集成器件，其中在所述第二半导体衬底中形成一个凹槽从而将所述器件进行电绝缘。

21、根据权利要求20的集成器件，其中所述凹槽到达所述第一半导体衬底处。

22、根据权利要求19的集成器件，其中所述第二半导体衬底包括植入区域从而将所述半导体器件分隔开。