CN108447898A - 一种氮化镓功率器件及其制作方法 - Google Patents
一种氮化镓功率器件及其制作方法 Download PDFInfo
- Publication number
- CN108447898A CN108447898A CN201710083258.6A CN201710083258A CN108447898A CN 108447898 A CN108447898 A CN 108447898A CN 201710083258 A CN201710083258 A CN 201710083258A CN 108447898 A CN108447898 A CN 108447898A
- Authority
- CN
- China
- Prior art keywords
- grid
- sub
- drain
- power device
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 85
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims description 80
- 239000002184 metal Substances 0.000 claims description 80
- 239000004020 conductor Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 40
- 238000004519 manufacturing process Methods 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910002704 AlGaN Inorganic materials 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种氮化镓功率器件及其制作方法，该氮化镓功率器件包括：基底；设置在基底上的多个功率器件单元；功率器件单元具有栅极、源极以及漏极；栅极包括：平行且相对设置的第一子栅极以及第二子栅极；连接第一子栅极以及第二子栅极的曲面子栅极；第一子栅极具有第一端，第二子栅极具有与第一端相对设置的第二端；曲面子栅极分别与第一端以及第二端连接；其中，漏极位于第一子栅极与第二子栅极之间；曲面子栅极的宽度大于第一子栅极以及第二子栅极的宽度。本发明技术方案通过改变栅极结构，设置曲面子栅极的宽度大于第一子栅极以及第二子栅极的宽度，能够增大栅极曲面部分的耐压能力，可以有效提高氮化镓功率器件栅极的曲面部分耐硬击穿能力。
Description
技术领域
本发明涉及半导体器件技术领域，更具体的说，涉及一种氮化镓功率器件及其制作方法。
背景技术
集成功率器件与智能控制单元、基于片上系统解决方案的智能功率芯片技术成为未来功率系统的最佳选择。然而，普通的硅功率器件的功效、开关速度以及最高工作温度已经无能再进一步有效提高，使得宽禁带半导体氮化镓成为应用于功率器件的理想代替材料。相对于一般功率器件，氮化镓功率器件具有更高的开关速度，更高的阻断电压，更低的导通损耗，以及更高的工作温度等优点。
参考图1，图1为现有技术中一种常见的氮化镓功率器件的结构示意图，该氮化镓功率器件包括：制作在半导体衬底上的栅极G、源极S以及漏极D。在氮化镓功率器件中，最大程度形成电场的区域为氮化镓功率器件的栅极G附件。图1中箭头用于示意氮化镓功率器件工作时的电场线分布。
由图1所示氮化镓功率器件可知，现有氮化镓功率器件中，栅极11的曲面部分(栅极尾部)相对于栅极G的直线部分的电场分布更为集中，电场强度较大，使得曲面部分的栅极G容易发生硬击穿的问题。
发明内容
为了解决上述问题，本发明提供了一种氮化镓功率器件及其制作方法，能够有效提高氮化镓功率器件栅极的曲面部分耐硬击穿的能力。
为了实现上述目的，本发明提供如下技术方案：
一种氮化镓功率器件，所述氮化镓功率器件包括：
基底；
设置在所述基底上的多个功率器件单元；所述功率器件单元具有栅极、源极以及漏极；
所述栅极包括：平行且相对设置的第一子栅极以及第二子栅极；连接所述第一子栅极以及所述第二子栅极的曲面子栅极；所述第一子栅极具有第一端，所述第二子栅极具有与所述第一端相对设置的第二端；所述曲面子栅极分别与所述第一端以及所述第二端连接；
其中，所述漏极位于所述第一子栅极与所述第二子栅极之间；所述曲面子栅极的宽度大于所述第一子栅极以及所述第二子栅极的宽度。
优选的，在上述氮化镓功率器件中，所述源极包括：相对且平行设置的第一子源极以及第二子源极；
其中，所述第一子源极与所述第一子栅极平行；所述第一子源极具有第三端；所述第二子源极具有与所述第三端相对设置的第四端；所述第三端与所述第四端的连线与所述第一子栅极以及所述第二子栅极相交，且与所述曲面子栅极不相交。
优选的，在上述氮化镓功率器件中，所述曲面子栅极包括：第三子栅极以及与所述第三子栅极电接触的第四子栅极；
其中，所述第三子栅极、所述第一子栅极以及所述第二子栅极均由第一栅极金属层制备。
优选的，在上述氮化镓功率器件中，所述第四子栅极由所述第一栅极金属层制备；
或，所述第四子栅极由第二栅极金属层制备，所述第一栅极金属层与所述第二栅极金属层不同。
优选的，在上述氮化镓功率器件中，所述第四子栅极位于所述第三子栅极朝向所述漏极的一侧；
或，所述第四子栅极位于所述第三子栅极背离所述漏极的一侧。
优选的，在上述氮化镓功率器件中，所述曲面子栅极在由所述第一端至所述第二端的延伸路径上，中间部分的宽度最大，所述曲面子栅极的宽度由中间部分向两端逐渐减小。
优选的，在上述氮化镓功率器件中，所述基底包括：栅极区、源极区以及漏极区；
在垂直于所述基底的方向上，所述栅极区的厚度大于所述源极区以及所述漏极区的厚度；所述栅极区具有AlGaN隔离层；
所述栅极设置在所述栅极区的表面，所述源极设置在所述源极区的表面，所述漏极设置在所述漏极区的表面；
所述源极通过源极场板以及设置在所述栅极区表面的源极欧姆金属块与所述AlGaN隔离层接触，所述漏极通过漏极场板以及设置在所述栅极区表面的漏极欧姆金属块与所述AlGaN隔离层接触。
优选的，在上述氮化镓功率器件中，所述基底的表面具有第一介质层；所述源极欧姆金属块以及所述漏极欧姆金属块均位于所述第一介质层与所述基底之间；
所述第一介质层在所述源极区具有用于设置所述源极的源极开口，在所述漏极区具有用于设置所述漏极的开口，在所述栅极区具有用于设置所述栅极的栅极开口，在对应所述源极欧姆金属块的位置具有用于与所述源极场板接触的第一开口，在对应所述漏极欧姆金属块的位置具有用于与所述漏极场板接触的第二开口。
优选的，在上述氮化镓功率器件中，所述源极场板与所述源极欧姆金属块之间还具有第一导体块；
所述漏极场板与所述漏极欧姆金属块之间还具有第二导体块；
其中，所述第一导体块、所述的第二导体块以及所述栅极均由第一栅极金属层制备。
优选的，在上述氮化镓功率器件中，所述第一子栅极以及所述第二子栅极的宽度相同；
所述曲面子栅极的宽度大于或等于所述第一子栅极的宽度的1.1倍，且小于或等于所述第一子栅极的宽度的3倍。
优选的，在上述氮化镓功率器件中，所述源极以及所述漏极由源漏金属层制备；
在垂直于所述基底的方向上，所述源漏金属层包括依次层叠设置的欧姆接触导体层、第一钛材料层、铝材料层以及第二钛材料层；
其中，所述金材料层靠近所述基底设置。
优选的，在上述氮化镓功率器件中，在垂直于所述基底的方向上，
所述欧姆接触导体层的厚度为25nm-100nm，包括端点值；
所述第一钛材料层的厚度为30nm-200nm，包括端点值；
所述铝材料层的厚度为100nm-500nm，包括端点值；
所述第二钛材料层的厚度为1nm-30nm，包括端点值。
优选的，在上述氮化镓功率器件中，所述欧姆接触导体层的材料为Au或是TiN。
优选的，在上述氮化镓功率器件中，在垂直于所述基底的方向上，所述栅极包括：层叠设置的镍材料层以及金材料层；
其中，所述金材料层朝向所述基底设置。
优选的，在上述氮化镓功率器件中，所述镍材料层的厚度为1nm-50nm，包括端点值；
所述金材料层的厚度为20nm-500nm，包括端点值。
优选的，在上述氮化镓功率器件中，所述栅极包括：氮化钛层。
优选的，在上述氮化镓功率器件中，所述氮化钛层的厚度为20nm-100nm，包括端点值。
本发明还提供了一种制作方法，用于制备上述氮化镓功率器件，所述制作方法包括：
提供一基底；
对所述基底进行图案化处理，形成用于形成多个功率器件单元的器件区；所述器件区具有栅极区、源极区以及漏极区；
在所述栅极区形成栅极，在所述源极区形成源极，在漏极区形成漏极；
其中，所述栅极包括：平行且相对设置的第一子栅极以及第二子栅极；连接所述第一子栅极以及所述第二子栅极的曲面子栅极；所述第一子栅极具有第一端，所述第二子栅极具有与所述第一端相对设置的第二端；所述曲面子栅极分别与所述第一端以及所述第二端连接；所述漏极位于所述第一子栅极与所述第二子栅极之间；所述曲面子栅极的宽度大于所述第一子栅极以及所述第二子栅极的宽度。
优选的，在上述制作方法中，所述在所述栅极区形成栅极，在所述源极区形成源极，在漏极区形成漏极包括：
在所述栅极区形成源极欧姆金属块以及漏极欧姆金属块；
形成覆盖所述源极区、所述漏极区、所述栅极区、所述源极欧姆金属块以及漏极欧姆金属块的第一介质层；
图案化所述第一介质层，在所述源极区形成源极开口，在所述漏极区形成漏极开口，在所述栅极区的预设位置形成栅极开口，在对应所述源极欧姆金属块的位置形成第一开口，在对应所述漏极欧姆金属块的位置形成第二开口；
在所述栅极区开口形成所述栅极，在所述源极开口形成所述源极，在所述漏极开口形成所述漏极；
其中，所述源极通过源极场板以及所述源极欧姆金属块与所述栅极区接触，所述漏极通过漏极场板以及所述漏极欧姆金属块与所述栅极区接触。
优选的，在上述制作方法中，还包括：
在形成所述源极以及漏极的同时在所述第一开口位置形成第一导体块，在所述第二开口形成第二导体块；
或，在形成所述栅极的同时在所述第一开口位置形成第一导体块，在所述第二开口形成第二导体块；
其中，所述第一导体块用于连接所述源极场板与所述源极欧姆金属块；所述第二导体块用于连接所述漏极场板与所述漏极欧姆金属块。
通过上述描述可知，本发明技术方案提供的氮化镓功率器件以及制作方法中，通过改变栅极结构，设置曲面子栅极的宽度大于第一子栅极以及第二子栅极的宽度，这样能够增大栅极曲面部分的耐压能力，进而可以有效提高氮化镓功率器件栅极的曲面部分耐硬击穿的能力。
进一步的，还可以通过改变源极结构，去除传统氮化镓功率器件中源极的曲面部分，能够分散栅极对应曲面子栅极部分的电场分布，进一步提高氮化镓功率器件栅极的曲面部分耐硬击穿的能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中一种常见的氮化镓功率器件的结构示意图；
图2为本发明实施例提供的一种氮化镓功率器件的电极结构的俯视图；
图3为图2中功率器件单元的局部放大图；
图4为本发明实施例提供的另一种氮化镓功率器件的电极结构的俯视图；
图5为图4中功率器件单元的局部放大图；
图6为图5所示功率器件单元在PP’方向的切面图；
图7为本发明实施例提供的一种氮化镓功率器件增加抗硬击穿性能的原理示意图；
图8-图15为本发明实施例提供的一种制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2和图3，图2为本发明实施例提供的一种氮化镓功率器件的电极结构的俯视图，图3为图2中功率器件单元的局部放大图。所示氮化镓功率器件包括：基底；设置在基底上的多个功率器件单元20。功率器件单元20具有栅极G、源极S以及漏极D。
栅极G包括：平行且相对设置的第一子栅极G1以及第二子栅极G2；连接第一子栅极G1以及第二子栅极G2的曲面子栅极G3。第一子栅极G1具有第一端，第二子栅极G2具有与第一端相对设置的第二端。曲面子栅极G3分别与第一端以及第二端连接。
其中，漏极D位于第一子栅极G1与第二子栅极G2之间；曲面子栅极G3的宽度K1大于第一子栅极G1以及第二子栅极G2的宽度K2。
图3所示实施方式中，以第一子栅极G1与第二子栅极G2的宽度相同为例进行图示，在其他实施方式中，可以设置二者宽度不同。为了有效防止栅极G的曲面子栅极G3出现硬击穿的问题，设置曲面子栅极G3的宽度大于或等于第一子栅极G1的宽度的1.1倍，且小于或等于第一子栅极G1的宽度的3倍，即1.1*K2≤K1≤3*K2。具体的，可以设置K1＝1.2*K2，此时，曲面子栅极G3的耐硬击穿性能较好，且线宽较小，便于电极布局。
本发明实施例中，漏极D、第一子栅极G1以及第二子栅极G2的延伸方向平行于第一方向X。第一方向X垂直于第二方向Y。第一方向X以及第二方向Y均平行于氮化镓功率器件的基底。
需要说明的是，为了便于图示清楚氮化镓功率器件的电极结构，在图2和图3中仅示出了氮化镓功率器件的电极结构示意图，并未示出基底、外围走线以及焊盘等其他结构。
本发明实施例提供的氮化镓功率器件中，改变栅极G的结构，设置曲面子栅极G3的宽度K1大于第一子栅极G1以及第二子栅极G2的宽度K2，从而可以有效提高氮化镓功率器件的曲面子栅极G3的耐压能力，这样，曲面子栅极G3的耐压值将大于第一子栅极G1以及第二子栅极G2的耐压值，能够有效提高氮化镓功率器件栅极的曲面子栅极G3耐硬击穿的能力。
可选的，曲面子栅极G3在由第一端至第二端的延伸路径上，中间部分的宽度最大，曲面子栅极G3的宽度由中间部分向两端逐渐减小，以使得曲面子栅极G3的中间部分具有最好的耐压性能。
在图2和图3所示实施方式中，所有功率器件单元的源极S为一体结构，通过相同的金属层图案化后获得。所有功率器件的栅极G为一体结构，通过相同的金属层图案化后获得。所有功率器件单元的漏极D为一体结构，可以在制作过程中，通过相同的金属层图案化后获得。
还可以通过改变源极S的结构进一步提高栅极G对应曲面子栅极G3位置的耐压能力，提高其防硬击穿性能，此时，氮化镓功率器件的电极结构还可以如图4和图5所示。
参考图4和图5，图4为本发明实施例提供的另一种氮化镓功率器件的电极结构的俯视图，图5为图4中功率器件单元的局部放大图。图4和图5所示氮化镓功率器件相对于图2和图3所示实施方式不同在于改变了功率器件单元20的源极S的结构。
在图4和图5所示氮化镓功率器件中，源极S包括：相对且平行设置的第一子源极S1以及第二子源极S2。其中，第一子源极S1与第一子栅极G1平行；第一子源极S1具有第三端，第三端靠近曲面子栅极G3设置，第一子源极S1的另一端远离曲面子栅极G3设置。第二子源极S2具有与第三端相对设置的第四端，第四端靠近曲面子栅极G3设置，第二子源极S2的另一端远离曲面子栅极G3设置。第三端与第四端的连线L与第一子栅极G1以及第二子栅极G2相交，且与曲面子栅极G3不相交，以较大程度分散曲面子栅极G3处的电场，提高耐硬击穿能力。
在上述功率器件中，曲面子栅极G3包括：第三子栅极G31以及与第三子栅极G31电接触的第四子栅极G32。其中，第三子栅极G31、第一子栅极G1以及第二子栅极G2均由第一栅极金属层制备。也就是说，第三子栅极G31、第一子栅极G1以及第二子栅极G2一体成型，通过第一栅极金属层同时制备。第四子栅极G32的制作材料与第三子栅极G31的制作材料可以相同，或是不同。为了简化制作工艺，设置二者的制作材料相同。
可以设置第四子栅极G32由第一栅极金属层制备。此时，第三子栅极G31与第四子栅极G32、第一子栅极G1以及第二子栅极G2为一体结构。由于第三子栅极G31与第四子栅极G32为一体结构，故此时二者直接电连接。或者，可以设置第四子栅极G32由第二栅极金属层制备，第一栅极金属层与第二栅极金属层不同。此时，第三子栅极G31与第四子栅极G32为分离结构，二者通过走线连接，实现电连接。
需要说明的是，在上述各实施方式中，第四子栅极G32位于第三子栅极背离漏极D的一侧。在其他实施方式中，还可以设置第四子栅极G32位于第三子栅极朝向漏极D的一侧。
参考图6，图6为图5所示功率器件单元在PP’方向的切面图，氮化镓功率器件的基底35包括：栅极区A、源极区B以及漏极区C。
在垂直于基底35的方向上(定义该方向为第三方向Z)，栅极区A的厚度大于源极区B以及漏极区C的厚度；栅极区A具有AlGaN隔离层34。也就是说，基底35具有突出的台面作为栅极区A，台面两侧为刻蚀形成的凹槽，作为源极区B以及漏极区C。
栅极G设置在栅极区A的表面。可以通过预设图形结构的掩膜版蒸镀预设图形结构的栅极G；或，可以通过镀膜以及刻蚀工艺形成预设图形的栅极G。
源极S设置在源极区B的表面，漏极D设置在漏极区C的表面。源极S以及漏极D的材料相同，且与栅极G的材料不同，故源极S以及漏极D可以同时制备。其制作方法与栅极G的制作方法相同，可以通过预设图形结构的掩膜版蒸镀预设图形结构的源极S以及漏极D；或，可以通过镀膜以及刻蚀工艺形成预设图形的源极S以及漏极D。
源极S通过源极场板21以及设置在栅极区A表面的源极欧姆金属块22与AlGaN隔离层34接触，漏极D通过漏极场板11以及设置在栅极区A表面的漏极欧姆金属块12与AlGaN隔离层34接触。
如图6所示，基底35的表面具有第一介质层31；源极欧姆金属块22以及漏极欧姆金属块12均位于第一介质层31与基底35之间。第一介质层31在源极区B具有用于设置源极S的源极开口，在漏极区C具有用于设置漏极D的开口，在栅极区A具有用于设置栅极G的栅极开口，在对应源极欧姆金属块22的位置具有用于与源极场板21接触的第一开口，在对应漏极欧姆金属块12的位置具有用于与漏极场板11接触的第二开口。
为了保证电接触效果，降低接触电阻，源极场板21与源极欧姆金属块22之间还具有第一导体块23；漏极场板11与漏极欧姆金属块12之间还具有第二导体块13。其中，第一导体块23以及的第二导体块13与栅极G同时制备，或是与源极S以及漏极D同时制备。
如图6所示，该氮化镓功率器件还具有覆盖栅极G的第二介质层32，以使得源极场板21与栅极G绝缘。该氮化镓功率器件还具有覆盖源极场板21以及漏极场板11的第三介质层33。源极场板21以及漏极场板11的表面具有焊盘37，用于连接外围走线。栅极区A具有GaN缓冲层36，GaN缓冲层36位于AlGaN隔离层34与基地35之间。
源极S以及漏极D由源漏金属层同时制备。在第三方向Z上，源漏金属层包括依次层叠设置的欧姆接触导体层、第一钛材料层、铝材料层以及第二钛材料层。其中，金材料层靠近基底设置。
可选的，在第三方向Z上，欧姆接触导体层的厚度为25nm-100nm，包括端点值；第一钛材料层的厚度为30nm-200nm，包括端点值；铝材料层的厚度为100nm-500nm，包括端点值；第二钛材料层的厚度为1nm-30nm，包括端点值。欧姆接触导体层的材料为Au或是TiN。
在第三方向Z上，栅极G包括：层叠设置的镍材料层以及金材料层。其中，金材料层朝向基底设置。可选的，镍材料层的厚度为1nm-50nm，包括端点值；金材料层的厚度为20nm-500nm，包括端点值。
在其他实施方式中，还是可以设置栅极G包括：氮化钛层。可选的，氮化钛层的厚度为20nm-100nm，包括端点值。
本发明实施例中，一方面通过改变栅极G的结构，设置曲面子栅极G3的宽度大于第一子栅极G1以及第二子栅极G2的宽度，这样能够增大栅极G的曲面部分的耐压能力，进而可以有效提高氮化镓功率器件栅极的曲面部分耐硬击穿的能力。
另一方面如图7所示，图7为本发明实施例提供的一种氮化镓功率器件增加抗硬击穿性能的原理示意图，在改变栅极G结构的同时，改变源极S的结构，源极S包括平行设置的第一子源极S1以及第二子源极S2。露出了栅极G的曲面子栅极G3。这样，可以改变曲面子栅极G3位置的电场线分布，如图7中箭头所示电场线，分散了经过曲面子栅极G3位置的电场线，降低了该处电场线的密度，进一步提高了曲面子栅极G3的耐压能力，使得其抗硬击穿性能提高。
基于上述氮化镓功率器件实施例，本发明另一实施例还提供了一种制作方法，用于制作上述氮化镓功率器件，该制作方法如图8-图15所示，图8-图15为本发明实施例提供的一种制作方法的流程示意图，该制作方法包括：
步骤S11：如8所示，提供一基底35。
基底35可以通过在硅基底或是碳化硅的衬底81上依次形成GaN缓冲层36以及AlGaN隔离层34，形成基底35。
步骤S12：如图9所示，对基底35进行图案化处理，形成用于形成多个功率器件单元的器件区；器件区具有栅极区A、源极区B以及漏极区C。
步骤S13：如图10-图15图所示，在栅极区A形成栅极G，在源极区B形成源极S，在漏极区C形成漏极D。
其中，栅极G的结构可以参考上述实施例中图2-图5所示实施方式，包括：平行且相对设置的第一子栅极G1以及第二子栅极G2；连接第一子栅极G1以及第二子栅极G2的曲面子栅极G3；第一子栅极G1具有第一端，第二子栅极G2具有与第一端相对设置的第二端；曲面子栅极G3分别与第一端以及第二端连接；漏极D位于第一子栅极G1与第二子栅极G2之间；曲面子栅极G3的宽度大于第一子栅极G1以及第二子栅极G2的宽度。
具体的，步骤S13包括：
步骤S131：如图10所示，在栅极区形成源极欧姆金属块22以及漏极欧姆金属块12。
可以通过掩膜版蒸镀形成预设图形结构的源极欧姆金属块22以及漏极欧姆金属块12。或者，通过镀膜工艺形成一层覆盖器件区的导电层，通过刻蚀方法形成预设图形结构的源极欧姆金属块22以及漏极欧姆金属块12。
步骤S132：如图11所示，形成覆盖源极区B、漏极区C、栅极区A、源极欧姆金属块22以及漏极欧姆金属块12的第一介质层31。
可以通过PECVD工艺形成第一介质层31。
步骤S133：如图12所示，图案化第一介质层31，在源极区形成源极开口P1，在漏极区形成漏极开口P2，在栅极区的预设位置形成栅极开口P3，在对应源极欧姆金属块的位置形成第一开口P4，在对应漏极欧姆金属块的位置形成第二开口P5。
可以通过干法刻蚀工艺图案化第一介质层31，形成各个开口。具体的，可以通过氟基干法刻蚀工艺。
步骤S134：如图13所示，在栅极区开口形成栅极G，在源极开口形成源极S，在漏极开口形成漏极D。
在后续制作工艺中，源极S通过源极场板21以及源极欧姆金属块22与栅极区A接触，漏极D通过漏极场板11以及漏极欧姆金属块12与栅极区A接触。
在该步骤S134中，还包括：在形成源极S以及漏极D的同时在第一开口位置形成第一导体块23，在第二开口形成第二导体块13；或，在形成栅极G的同时在第一开口位置形成第一导体块23，在第二开口形成第二导体块13。其中，第一导体块23用于连接源极场板与源极欧姆金属块22；第二导体块13用于连接漏极场板与漏极欧姆金属块12。
步骤S135：如图14所示，形成第二介质层32，并图案化该第二介质层32。
可以通过PECVD工艺形成第二介质层32。第二介质层32覆盖源极S、漏极D、第一导体块23、第二导体块13、栅极G以及第一介质层31。
可以通过刻蚀方法图案化第二介质层32，在第二介质层32对应源极S的位置、对应漏极的位置、对应第一导体块23的位置以及第二导体块13的位置分别形成开口。
步骤S136：如图15所示，形成源极场板21以及漏极场板22。
源极场板21连接源极S以及第一导体块23，以使得源极S与栅极区A电连接。漏极场板22连接漏极以及第二导体块13，以使得漏极D与栅极区A电连接。
然后，形成覆盖源极场板21以及漏极场板22的第三介质层，在第三介质层33对应源极场板21以及漏极场板11的位置分别形成开口，在两个开口分别形成与源极场板21以及漏极场板11电接触的焊盘37，最终形成如图6所示的氮化镓功率器件。
本发明实施例提供的制作方法在不改变现有工艺流程的基础上能够制作上述实施例中的氮化镓功率器件，制作工艺简单，成本低。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法实施例而言，由于其与功率器件实施例相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (20)
1.一种氮化镓功率器件，其特征在于，包括：
基底；
设置在所述基底上的多个功率器件单元；所述功率器件单元具有栅极、源极以及漏极；
所述栅极包括：平行且相对设置的第一子栅极以及第二子栅极；连接所述第一子栅极以及所述第二子栅极的曲面子栅极；所述第一子栅极具有第一端，所述第二子栅极具有与所述第一端相对设置的第二端；所述曲面子栅极分别与所述第一端以及所述第二端连接；
其中，所述漏极位于所述第一子栅极与所述第二子栅极之间；所述曲面子栅极的宽度大于所述第一子栅极以及所述第二子栅极的宽度。
2.根据权利要求1所述的氮化镓功率器件，其特征在于，所述源极包括：相对且平行设置的第一子源极以及第二子源极；
其中，所述第一子源极与所述第一子栅极平行；所述第一子源极具有第三端；所述第二子源极具有与所述第三端相对设置的第四端；所述第三端与所述第四端的连线与所述第一子栅极以及所述第二子栅极相交，且与所述曲面子栅极不相交。
3.根据权利要求1所述的氮化镓功率器件，其特征在于，所述曲面子栅极包括：第三子栅极以及与所述第三子栅极电接触的第四子栅极；
其中，所述第三子栅极、所述第一子栅极以及所述第二子栅极均由第一栅极金属层制备。
4.根据权利要求3所述的氮化镓功率器件，其特征在于，所述第四子栅极由所述第一栅极金属层制备；
或，所述第四子栅极由第二栅极金属层制备，所述第一栅极金属层与所述第二栅极金属层不同。
5.根据权利了要求3所述的氮化镓功率器件，其特征在于，所述第四子栅极位于所述第三子栅极朝向所述漏极的一侧；
或，所述第四子栅极位于所述第三子栅极背离所述漏极的一侧。
6.根据权利了要求1所述的氮化镓功率器件，其特征在于，所述曲面子栅极在由所述第一端至所述第二端的延伸路径上，中间部分的宽度最大，所述曲面子栅极的宽度由中间部分向两端逐渐减小。
7.根据权利要求1所述的氮化镓功率器件，其特征在于，所述基底包括：栅极区、源极区以及漏极区；
在垂直于所述基底的方向上，所述栅极区的厚度大于所述源极区以及所述漏极区的厚度；所述栅极区具有AlGaN隔离层；
所述栅极设置在所述栅极区的表面，所述源极设置在所述源极区的表面，所述漏极设置在所述漏极区的表面；
所述源极通过源极场板以及设置在所述栅极区表面的源极欧姆金属块与所述AlGaN隔离层接触，所述漏极通过漏极场板以及设置在所述栅极区表面的漏极欧姆金属块与所述AlGaN隔离层接触。
8.根据权利要求7所述的氮化镓功率器件，其特征在于，所述基底的表面具有第一介质层；所述源极欧姆金属块以及所述漏极欧姆金属块均位于所述第一介质层与所述基底之间；
所述第一介质层在所述源极区具有用于设置所述源极的源极开口，在所述漏极区具有用于设置所述漏极的开口，在所述栅极区具有用于设置所述栅极的栅极开口，在对应所述源极欧姆金属块的位置具有用于与所述源极场板接触的第一开口，在对应所述漏极欧姆金属块的位置具有用于与所述漏极场板接触的第二开口。
9.根据权利要求8所述的氮化镓功率器件，其特在于，所述源极场板与所述源极欧姆金属块之间还具有第一导体块；
所述漏极场板与所述漏极欧姆金属块之间还具有第二导体块；
其中，所述第一导体块、所述的第二导体块以及所述栅极均由第一栅极金属层制备。
10.根据权利要求1-9任一项所述的氮化镓功率器件，其特征在于，所述第一子栅极以及所述第二子栅极的宽度相同；
所述曲面子栅极的宽度大于或等于所述第一子栅极的宽度的1.1倍，且小于或等于所述第一子栅极的宽度的3倍。
11.根据权利要求1-9任一项所述的氮化镓功率器件，其特征在于，所述源极以及所述漏极由源漏金属层制备；
在垂直于所述基底的方向上，所述源漏金属层包括依次层叠设置的欧姆接触导体层、第一钛材料层、铝材料层以及第二钛材料层；
其中，所述金材料层靠近所述基底设置。
12.根据权利要求11所述的氮化镓功率器件，其特征在于，在垂直于所述基底的方向上，
所述欧姆接触导体层的厚度为25nm-100nm，包括端点值；
所述第一钛材料层的厚度为30nm-200nm，包括端点值；
所述铝材料层的厚度为100nm-500nm，包括端点值；
所述第二钛材料层的厚度为1nm-30nm，包括端点值。
13.根据权利要求11所述的氮化镓功率器件，其特征在于，所述欧姆接触导体层的材料为Au或是TiN。
14.根据权利要求1-9任一项所述的氮化镓功率器件，其特征在于，在垂直于所述基底的方向上，所述栅极包括：层叠设置的镍材料层以及金材料层；
其中，所述金材料层朝向所述基底设置。
15.根据权利要求14所述的氮化镓功率器件，其特征在于，所述镍材料层的厚度为1nm-50nm，包括端点值；
所述金材料层的厚度为20nm-500nm，包括端点值。
16.根据权利要求1-9任一项所述的氮化镓功率器件，其特征在于，所述栅极包括：氮化钛层。
17.根据权利要求16所述的氮化镓功率器件，其特征在于，所述氮化钛层的厚度为20nm-100nm，包括端点值。
18.一种制作方法，用于制备如权利要求1-17任一项所述的氮化镓功率器件，其特征在于，所述制作方法包括：
提供一基底；
对所述基底进行图案化处理，形成用于形成多个功率器件单元的器件区；所述器件区具有栅极区、源极区以及漏极区；
在所述栅极区形成栅极，在所述源极区形成源极，在漏极区形成漏极；
其中，所述栅极包括：平行且相对设置的第一子栅极以及第二子栅极；连接所述第一子栅极以及所述第二子栅极的曲面子栅极；所述第一子栅极具有第一端，所述第二子栅极具有与所述第一端相对设置的第二端；所述曲面子栅极分别与所述第一端以及所述第二端连接；所述漏极位于所述第一子栅极与所述第二子栅极之间；所述曲面子栅极的宽度大于所述第一子栅极以及所述第二子栅极的宽度。
19.根据权利要求18所述的制作方法，其特征在于，所述在所述栅极区形成栅极，在所述源极区形成源极，在漏极区形成漏极包括：
在所述栅极区形成源极欧姆金属块以及漏极欧姆金属块；
形成覆盖所述源极区、所述漏极区、所述栅极区、所述源极欧姆金属块以及漏极欧姆金属块的第一介质层；
图案化所述第一介质层，在所述源极区形成源极开口，在所述漏极区形成漏极开口，在所述栅极区的预设位置形成栅极开口，在对应所述源极欧姆金属块的位置形成第一开口，在对应所述漏极欧姆金属块的位置形成第二开口；
在所述栅极区开口形成所述栅极，在所述源极开口形成所述源极，在所述漏极开口形成所述漏极；
其中，所述源极通过源极场板以及所述源极欧姆金属块与所述栅极区接触，所述漏极通过漏极场板以及所述漏极欧姆金属块与所述栅极区接触。
20.根据权利要求19所述的制作方法，其特征在于，还包括：
在形成所述源极以及漏极的同时在所述第一开口位置形成第一导体块，在所述第二开口形成第二导体块；
或，在形成所述栅极的同时在所述第一开口位置形成第一导体块，在所述第二开口形成第二导体块；
其中，所述第一导体块用于连接所述源极场板与所述源极欧姆金属块；所述第二导体块用于连接所述漏极场板与所述漏极欧姆金属块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710083258.6A CN108447898A (zh) | 2017-02-16 | 2017-02-16 | 一种氮化镓功率器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710083258.6A CN108447898A (zh) | 2017-02-16 | 2017-02-16 | 一种氮化镓功率器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108447898A true CN108447898A (zh) | 2018-08-24 |
Family
ID=63190476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710083258.6A Pending CN108447898A (zh) | 2017-02-16 | 2017-02-16 | 一种氮化镓功率器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108447898A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768427A (zh) * | 2019-11-05 | 2021-05-07 | 英诺赛科（珠海）科技有限公司 | 氮化镓hemt的封装结构及封装方法 |
| CN112992893A (zh) * | 2021-02-18 | 2021-06-18 | 厦门市三安集成电路有限公司 | 一种射频开关器件版图结构及射频开关器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060895A1 (en) * | 2004-09-17 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN102473720A (zh) * | 2009-07-13 | 2012-05-23 | 康奈尔大学 | 高性能功率开关 |
| CN102651388A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| WO2016098391A1 (ja) * | 2014-12-18 | 2016-06-23 | シャープ株式会社 | 電界効果トランジスタ |
-
2017
- 2017-02-16 CN CN201710083258.6A patent/CN108447898A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060895A1 (en) * | 2004-09-17 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN102473720A (zh) * | 2009-07-13 | 2012-05-23 | 康奈尔大学 | 高性能功率开关 |
| CN102651388A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| WO2016098391A1 (ja) * | 2014-12-18 | 2016-06-23 | シャープ株式会社 | 電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768427A (zh) * | 2019-11-05 | 2021-05-07 | 英诺赛科（珠海）科技有限公司 | 氮化镓hemt的封装结构及封装方法 |
| CN112992893A (zh) * | 2021-02-18 | 2021-06-18 | 厦门市三安集成电路有限公司 | 一种射频开关器件版图结构及射频开关器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7894205B2 (en) | Variable device circuit and method for manufacturing the same | |
| CN109167585B (zh) | 体声波谐振器及其制作方法、滤波器 | |
| CN108447898A (zh) | 一种氮化镓功率器件及其制作方法 | |
| US5041881A (en) | Whiskerless Schottky diode | |
| CN109671774B (zh) | 半导体器件及其制造方法 | |
| JP2005072588A5 (zh) | ||
| JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
| CN105336667B (zh) | 一种半导体器件的制造方法 | |
| KR100491211B1 (ko) | 파워 반도체 소자의 제조 방법 | |
| CN108447906A (zh) | 一种功率半导体器件及其制作方法 | |
| AU2002305531B2 (en) | Capacitor having improved electrodes | |
| KR20230153920A (ko) | 후면 파워 레일을 포함하는 집적 회로 소자 및 이의 형성 방법 | |
| US5227323A (en) | Method of manufacturing capacitor elements in an integrated circuit having a compound semiconductor substrate | |
| CN216403846U (zh) | 一种避免短路的芯片间导电桥结构 | |
| JP2001332727A (ja) | トレンチゲート型半導体装置 | |
| EP0060253A1 (en) | Integrated circuit power distribution network | |
| CN108022898A (zh) | 一种半导体器件及其制作方法 | |
| CN209119084U (zh) | 配线层结构及焊盘结构 | |
| US4091409A (en) | Semiconductor device having symmetrical current distribution | |
| CN113800463A (zh) | 一种芯片间导电桥结构及制造方法 | |
| CN108735599A (zh) | 半导体器件及其制作方法 | |
| US6858471B1 (en) | Semiconductor substrate with trenches for reducing substrate resistance | |
| US11587893B2 (en) | Distribution layer structure and manufacturing method thereof, and bond pad structure | |
| CN111211106A (zh) | 配线层结构及其制备方法、焊盘结构 | |
| JP3772562B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180824 |