CN102473720A - 高性能功率开关 - Google Patents

高性能功率开关 Download PDF

Info

Publication number
CN102473720A
CN102473720A CN201080031624XA CN201080031624A CN102473720A CN 102473720 A CN102473720 A CN 102473720A CN 201080031624X A CN201080031624X A CN 201080031624XA CN 201080031624 A CN201080031624 A CN 201080031624A CN 102473720 A CN102473720 A CN 102473720A
Authority
CN
China
Prior art keywords
transistor device
hfo
device described
transistor
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201080031624XA
Other languages
English (en)
Inventor
石俊夏
莱斯特·F·伊士曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cornell University
Original Assignee
Cornell University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cornell University filed Critical Cornell University
Publication of CN102473720A publication Critical patent/CN102473720A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一个例子中，描述了一种新的高性能AlGaN/GaN金属-绝缘体-半导体异质结构构场效应晶体管(MISHFET)，其使用HfO2作为表面钝化和栅极绝缘体来制作。在击穿之前，栅极和漏极漏电流被急剧减小到几十nA。在无场极板的情况下，对于10μm的栅极-漏极间隔，关断状态击穿电压是1035V，具有0.9mΩ-cm2的单位导通电阻。另外，从脉冲测量结果没有观察到电流陡降。这是对蓝宝石上的基于GaN的快速功率开关器件的至今为止所报告的最佳的性能，它有效地将优越器件的正向特性、反向特性和开关特性结合起来。这里还提及了其它的变体、特征和例子。

Description

高性能功率开关
相关申请
本申请涉及在2009年7月13日提交的、具有相同的标题和受让人康奈尔大学的美国临时专利申请第61/225077号。
政府资助
本工作部分是由美国国家标准和技术研究所通过其高级技术项目第70NANB7H7029号协议进行资助的。
技术领域
AlGaN/GaN异质结构场效应晶体管(HFET)近年来由于它们尤其是在低损耗快速开关、高击穿电压(BV)、高工作温度和良好耐辐射性方面的潜力，对于高功率和高频应用具有很大的吸引力。
在功率调节应用中，改善了高频开关的效率，因此该器件也可以被用作以脉冲工作的RF功率放大器。然而，AlGaN/GaN HFET受到诸如电流陡降以及高的栅极和漏极漏电流这样的问题困扰，为了实现实际的应用，这些问题必须解决。
电流陡降可能造成开关能力的退化和导通电阻的增加。钝化作为通过封装表面状态而抑制电流陡降的解决方案被广泛研究。然而，尽管传统的钝化层，如Si3N4，可以缓和电流陡降现象(见下面的参考文献1)，但它们是不容易再现的，并且往往使击穿特性恶化(见下面的参考文献2-3)。
其它方法，诸如预钝化等离子处理、退火和/或利用场极板等等，也能够缓和电流陡降(见下面参考文献4-6)，然而，它们往往增大了导通电阻和/或引起其它问题。
对于肖特基栅极，高的漏电流阻止了高击穿电压的实现，并且也引起高功耗。最近，有许多关于在绝缘体作为栅极电介质和/或器件钝化的应用方面的报告(见下面的参考文献7-9)。虽然某些可以抑制栅极漏电流，但它们往往引起电流陡降(currentslump)、降低BV、或增加导通电阻。
希望有一种用于高功率快速开关器件的解决方案，它可以解决电流陡降、持续的栅极泄漏、以及过早击穿的问题，同时保持低的导通电阻。
有许多应对与功率开关有关的材料或器件的优化的参考文献或现有技术。例如，下面提到的参考文献1-13：(这些文献也在本说明书的通篇引用。)
1.B.M.Green，K.K.Chu，E.M.Chumbes，1.A.Smart，1.R.Shealy，L.F.Eastman，IEEE Electron Dev.Lett.21，268(2000)。
2.Y.Ando，Y.Okamoto，H.Miyamoto，N.Hayama，T.Nakayama，K.Kasahara，and M.Kuzuhara，IEDM Tech.Dig.，381(2001)。
3.H.Kim，R.M.Thompson，V.Tilak，T.R.Prunty，1.R.Shealy，and L.F.Eastman，IEEE Electron Dev.Lett.24，421(2003)。
4.A.P.Edwards，1.A.Mittereder，S.C.Binari，D.S.Katzer，D.F.Storm，and 1.A.Roussos，IEEE Electron Dev.Lett.26，225(2005)。
5.H.Kim，1.Lee，D.Liu，and W.Lu，Appl.Phys.Lett.86，143505(2005)。
6.A.Brannick，N.A.Zakhleniuk，B.K.Ridley，1.R.Shealy，W.1.Schaff，and L.F.Eastman，IEEE Electron Dev.Lett.30，436(2009)。
7.C.Liu，E.F.Chor，and L.S.Tan，Semicond.Sci.Technol.22，522(2007)。
8.S.Yagi，M.Shimizu，M.Inada，Y.Yamamoto，G.Piao，H.Okumura，Y.Yano，N.Akutsu，H.Ohashi，Solid State Electron.50，1057(2006)。
9.A.Koudymov，N.Pala，V.Tokranov，S.Oktyabrsky，M.Gaevski，R.Jain，1.Yang，X.Hu，M.Shur，R.Gaska，and G.Simin，IEEE Electron Dev.Lett.30，478(2009)。
10.M.A.Khan，G.Simin，1.Yang，1.Zhang，A.Koudymov，M.S.Shu r，R.Gaska，X.Hu，and A.Tarakji，IEEE Trans.Microw.Theory Tech.51，624(2003)。
11.G.Simin，X.Hu，A.Tarakji，1.Zhang，A.Koudymov，S.Saygi，1.Yang，M.A.Khan，M.S.Shur，and R.Gaska，Jpn.1.Appl.Phys.40，L1142(2001)。
12.X.Hu，A.Koudymov，G.Simin，1.Yang，M.A.Khan，A.Tarakji，M.S.Shur，andR.Gaska，Appl.Phys.Lett.79，2832(2001)。
13.Y.C.Choi，1.Shi，M.Pophristic，M.G.Spencer，and L.F.Eastman，1.Vac.Sci.Technol.B 25，1836(2007)。
然而，在这里引入了新的器件和用于生产这样的器件的方法，以使得性能进一步优化，具有新的特征，如在下面详细描述的。
发明人构建本发明部分是基于以下论文：标题为“High Performance AlGaN/GaNPower Switch with HfO2 Insulation”，作者为Junxia Shi和Lester F.Eastman(来自Schoolof Electrical and Computer Engineering，Cornell University，Ithaca，New York 14853)，以及Xiaobin Xin和Milan Pophristic(来自Velox Semiconductor Corp.，Somerset，NewJersey 08873)。
但是请注意，所有的发明和创造性步骤是在康奈尔大学由两名康奈尔研究人员、即在本申请的发明人列表中的当前(和仅有的)两个发明人完成的。
发明内容
在一个实施例中，高性能AlGaN/GaN金属-绝缘体-半导体异质结构场效应晶体管(MISHFET)是使用HfO2(二氧化铪)作为表面钝化和栅极绝缘体来制作的。栅极和漏极漏电流在击穿之前被急剧减小到几十nA。在没有场极板的情况下，对于10μm的栅极-漏极间隔，关断状态击穿电压是1035V，具有0.9mΩ-cm2的单位导通电阻。
另外，从脉冲测量结果没有观察到电流陡降。这是对蓝宝石上基于Ga-N的快速功率开关器件的至今为止所报告的最佳的性能，其有效地将优越器件的正向特性、反向特性和开关特性结合起来。
附图说明
图1示出了所制作的HfO2 AlGaN/GaN MISHFET的示意性截面图。(Ls/Ld：源极/漏极欧姆接触长度，Lsg：源极-栅极间隔，Lg：栅极长度，Lgd：栅极-漏极间隔)。
图2示出了所制作的HfO2 AlGaN/GaN MISHFET的导通状态直流特征(JDS，max＝575mA/mmVGS＝+1V，ARon＝0.9mΩ-cm2)。传输特性(未示出)表明：对于MISHFET，gm，max＝160mS/mm，VT＝-6V，而对于在同一晶片上制作的HFET，gm，max＝182mS/mm，VT＝-4.5V。
图3示出了在同一晶片上制作的HfO2 AlGaN/GaN MISHFET和HFET的脉冲I-V特性。脉宽为10μs，占空比为50％。返回的电流在消除栅极脉冲后立即被测量。返回电流从在零栅极偏置的DC值IDS(0)的减小表示电流陡降。
图4示出了所制作的HfO2 AlGaN/GaN MISHFET(Lgd＝10μm)的关断状态击穿特性。正好在1035V击穿之前的栅极和漏极漏电流是50nA/mm。
图5示出了对于在本工作中在蓝宝石上制作的HfO2 AlGaN/GaN MISHFET(Lgd＝10μm)和按照参考文献13(同一个研究小组)制作的HFET的单位导通电阻(ARon)与击穿电压(BV)之间的关系。
图6a-b分别示出了沉积的HfO2层的进行缓冲的HF预处理和不进行缓冲的HF预处理的漏电流测试的结果。对于沉积的HfO2层进行缓冲的HF预处理，漏电流显著减小。
图7a-b分别示出了HfO2层的进行后处理和不进行后处理的关断状态击穿测试的结果。对于进行后处理的情况，击穿电压为1035V。对于不进行后处理的情况，击穿电压为720V。
具体实施方式
在一个实施例中，得到无电流陡降的HfO2金属-绝缘体-半导体异质结构场效应晶体管(MISHFET)，其具有10μm的栅极-漏极间隔，0.9mΩ-cm2的单位导通电阻(ARon)和1035V的BV，没有任何场极板设计。另外，在硬击穿之前的栅极/漏极漏电流低至几十nA。
在一个实施例中，材料结构从在蓝宝石衬底上的30nm的AlN成核层开始，在该AlN成核层的顶部通过金属-有机物化学蒸汽沉积(CVD)形成AlGaN/GaN异质结构。在一些实施例中，可以使用不同的衬底，例如但不限于：碳化硅、硅、蓝宝石、氧化锌、石英、熔融的硅、硅、陶瓷衬底、或者甚至是自支撑GaN。在一些实施例中，外延结构可以是任何III族氮化物材料，例如但不限于：AlGaN/GaN(在本例中所使用)、InAlN/GaN和AlN/GaN。
在AlGaN阻隔层与GaN缓冲层之间有1nm的AlN间隔层(厚度可以是从0.7nm到1.5nm)，以更好地限制载流子，并使得交界面(interface)散射最小化。缓冲层被优化以增强电阻率。尽管在本实施例中阻隔层为23nm，Al的百分比为27％，但在其它实施例中，该阻隔层的厚度和Al的百分比也可以为不同数值。该结构用2nm的GaN覆盖，以增强源极与漏极接触导电率，并限定了它们之间的主动区。室温C-V测量结果显示：在二维电子气体通道中的载流子密度为9.3×1012cm-2，在缓冲层中的载流子密度低于1×1013cm-3。
对于本实施例所制作的器件的示意性截面图在图1中示出。Cr/Pt被敷设作为步进对准标记(stepper alignment mark)。此后，在ICP-RIE蚀刻设备中使用基于氯的气体混合物执行台面型晶体蚀刻(mesa etching)。随后，Ta/Ti/Al/Mo/Au欧姆金属叠层被蒸发。在快速热退火后，片上转移长度测量结果显示：具有0.6Ω-mm的欧姆接触转移电阻率和390Ω/平方单位的片电阻率。接着，通过原子层沉积(ALD)敷设15nm的HfO2。然后，Ti/Au金属叠层被蒸发和剥离，作为栅极触点。最后，通过等离增强的CVD敷设Si3N4附加层，作为封装层，以避免诸如由于环境条件而造成的电弧这样的问题。源极-漏极间隔Lsg被固定在1.5μm，栅极长度Lg为1μm。栅极宽度Wg为125μm×2。栅极-漏极间隔Lgd为10μm。源极/漏极接触长度Ls/Lg被固定在7μm。
如图2所示的导通状态直流JDS-VDS曲线用HP4142B模块化源/监视器和微波探头进行测量，VGS以-1V的步长从+1V扫描到6V。最大电流密度JDS，max为575mA/mm。导通状态JDS-VDS特性的负斜率是由于因蓝宝石衬底的低导热率而引起的加热效应。器件主动区A由台面型晶体蚀刻处理而限定，它包括源极到漏极区域和源极/漏极接触区域(A＝(Ls+Lsg+Lg+Lgd+Ld)xWg)。器件导通电阻Ron是在VGS＝0V时在导通状态直流JDS-VDC曲线的JDS＝JDS，max/2处测得的。单位导通电阻ARon被定义为Ron与A的乘积，它的测量值为0.9mΩ-cm2。
传输特性是在5V的VDS下测量的。MISHFET的峰值跨导gm，max为160mS/mm，阈值电压VT为-6V。为了进行比较，在同一晶片上制作的HFET的gm，max和VT分别为182mS/mm和-4.5V。由于与低介电常数绝缘体相比，HfO2具有高介电常数(约21)，其转换成有效的栅极调制，因此与HFET相比，MISHFET的跨导的减小小于15％，并且阈值的增加很小。还应当提出的是，与HFET相比，MISHFET的栅极电压波动增加约20％，假设有更为线性的表现，因此得到开关应用中较低的非线性失真。
利用在文献(参阅参考文献10-12)中建议和使用的“返回电流”技术来执行脉冲I-V，以研究在所制作的HfO2 MISHFET中的电流陡降方面。脉冲发生器、示波器、直流电源和探头测试站被使用于测量。对于这些测量，漏极-源极偏压被恒定地固定在饱和区域中的一个数值(VDS＝8V)，它通常被用来揭示电流陡降(参阅参考文献10-12)。然后，给栅极电压加上100kHz频率、50％占空比的脉冲。栅极电压脉冲幅值从负的数值VGP变化到0V(开路通道)。
在栅极电压返回到零之后立即测得的电流被称为“返回电流”IPLS(0)。对于没有电流陡降的器件，对于任何VGP数值的返回电流等于在零栅极偏压IDC(0)时的稳态直流电流，即IPLS(0)/IDC(0)＝1。“返回电流”与IDC(0)的偏差是电流陡降程度的量度。对于在同一个芯片上制作的MISHFET和HFET，在零栅极偏压下被归一化到直流电流的脉冲返回电流相对于被归一化到阈值电压的栅极电压的曲线在图3中示出。
对于HFET，与表面陷阱有关的电流陡降被清楚地显示出来。然而，对于MISHFET，在负的栅极脉冲电压下的器件电流返回到它的直流值，表明HfO2层的存在完全消除了电流陡降。还可以观察到：对于MISHFET电流稍有增加，这可能是由于在脉冲测量下的热量生成减小50％而造成的。HfO2 MISHFET的脉冲和直流传输曲线也在图3中示出。
应当注意的是，MISHFET的阈值电压在脉冲和直流的条件下是相同的。这说明在HfO2/AlGaN之间的交界面上的缺陷密度在所施加的频率下是非常低的。低的交界面缺陷密度可能是抑制电流陡降的主要原因。
在该文献中，有关于从AlGaN/GaN FET得到的高击穿电压的许多报告。然而，受限于材料质量和工艺技术，击穿电压在1mA/mm那样高的电流水平下被宽泛地定义。按照这一标准，在高的工作电压下关断状态功率消耗过高，使得(在文献中报告的)这些器件对于实际应用是不现实的。
相反，对于我们的器件，对于当前例子的测试，所制作的MISHFET的关断状态击穿特性通过使用Tektronix 370A曲线示踪器在-8V的VGS下进行测量。几乎测量的所有器件被施加偏压以至被破坏。如图4所示，恰好在器件击穿之前的栅极漏电流和漏极漏电流低至50nA/mm。对于具有10μm的栅极-漏极间隔、没有任何场极板设计的MISHFET，重复测试到在1035V时的硬击穿。
图5(连同来自康奈尔大学的同一研究小组的参考文献13的某些先前结果一起)表明了具有Lgd＝10μm的所制作的MISHFET的BV-ARon关系。具有0.9mΩ-cm2的Aron的1035V的BV的性能，比起已知的最好结果来说，是对在蓝宝石衬底上制作的基于GaN的FET曾经报告的最佳的性能。
功率器件品质因数(figure of merit)(BV2/ARon)约为1.2x109V2/(Ω-cm2)。如通过模拟普通器件工作的脉冲测量所显示的那样，电流陡降的完全消除和显著较低的漏电流使得HfO2 MISHFET成为高功率和快速开关应用的卓越备选器件。
为了改善性能而进行的HfO 2 层的预处理和/或后处理：
利用HfO2层的预处理和后处理的实施例显示了改善的电流和击穿电压性能。图6A和6B分别示出了沉积的HfO2层进行缓冲的HF预处理和不进行缓冲的HF预处理的漏电流测试的结果。
对于沉积的HfO2层进行缓冲的HF预处理，漏电流显著减小。类似地，图7A和7B分别示出了沉积的HfO2层进行后处理和不进行后处理的关断状态击穿测试的结果。对于进行后处理，击穿电压是1035V。对于不进行后处理，击穿电压是720V。
在这个实施例中，器件制作是从在片上形成对准标记后进行台面型晶体蚀刻以实现器件隔离开始的。这是在基于氯的气体混合物中在几分钟内完成的，取决于特定的条件(例如：在10到15毫托的压力下，具有40W的RIE功率的BC13/C12/Ar，其具有在100到120V范围内的直流偏压，约400W的ICP功率，在1到2分钟内)。随后，通过光刻限定欧姆开口(ohmic openings)。
A.Basu等开发出了欧姆金属层堆叠，通过使用Mo/Al/Mo/Au金属叠层，在低温(500C)下退火，进行SiCl4等离子体处理，如在J.Vac.Sci.Technol.B 24，L 16-Ll 8(2006)中提及的。
在欧姆金属蒸发之前，进行等离子处理。该等离子处理可以在任何等离子蚀刻工具中完成。所使用的化学物质是SiCl4，具有约20到30sccm的流率，压力在从20毫托到30毫托的范围内。所使用的RIE功率在130到170W的范围内。处理时间是从1到2分钟。
在等离子体处理后，芯片被立即传送到蒸发器，以进行欧姆金属沉积。由于存在AlN间隔层，采用Ta/Ti/Al/Mo/Au金属层方案。Ta厚度可以是从70到
Figure BPA00001497439200071
Ti厚度可以是约
Figure BPA00001497439200072
Al约为
Figure BPA00001497439200073
Mo约为以及Au约为
此后，芯片在N2中在500到600C下被退火约1到3分钟。使用片上转移长度法来检验接触电阻率和片电阻率。观察到的通道传导性没有降低。在这个实施例中，当晶片表面通过缓冲的HF和/或HCl进行清洗约0.5到2分钟时，半导体表面的缓冲HF预处理在电介质(HfO2)原子层沉积之前发生。
用于HfO2电介质沉积的温度可以是从100到400C，推荐的范围是从200到300C。然而，其它类似的温度范围基本上同样可行，得到类似的结果。电介质的厚度可以是在50到
Figure BPA00001497439200076
的范围内。随后，电介质层在300到450C的温度范围内被退火(HfO2层的后处理)20到45分钟。
作为替代，HfO2层的后处理可以由包含等离子体的远端F和H进行处理。后处理可以在诸如H2、NH3、O2、N2或它们的组合那样的气体源的环境下进行。然后，厚度为1000到
Figure BPA00001497439200081
的附加的Si3N4封装层通过等离子增强化学蒸汽沉积而被敷设。这个封装层可以是Si3N4、SiO2、HfO2、Al2O3或其它类似的材料。
沉积的温度可以在250到400C的范围内变化。随后，通过光刻限定栅极开口，封装层通过使用CHF3/O2气体混合物而被干蚀刻，Ti/Au金属叠层被沉积作为栅极。作为替代，栅极层沉积可以在封装层沉积之前进行。本实施例中制作的器件具有0.9Ω-cm2的低的单位导通电阻，以及对于10μm的栅极-漏极间隔(Lgd)的1035V的高击穿电压，其中没有采用任何场极板。
在硬击穿之前的栅极和漏极漏电流低至约50nA/mm，在脉冲电流-电压测量下没有观察到电流陡降/扩散。
总的来说，在一个实施例中，我们制造、设计和研究了使用HfO2作为钝化和栅极电介质的某些MISHFET，如AlGaN/GaN MISHFET。除了基本上没有电流陡降和直至硬击穿之前漏电流非常低以外，MISHFET表现出具有0.9Ω-cm2的低的单位导通电阻和对于10μm的栅极-漏极间隔的1035V的击穿电压的优越性能，其中没有采用任何场极板设计。
本实施例提供了可以保持超过1000伏和更高的高击穿电压、并具有50nA/mm数量级的超低漏电流的晶体管，同时其表现出具有低于1Ω-cm2的导通电阻，以及在脉冲电流-电压测量中展现了最小的电流陡降/扩散。
这些特性对于功率开关应用是特别有利的。通过比较，RF开关可被用于接通和关断相对较低功率的微波或射频信号。一般来说，RF开关的切换速率不快，切换电压不高。
相反，本发明的实施例之一提供了能够在低占空比下进行高电流、高电压、高功率和在几十到几百MHz范围内的快速切换的器件。它允许当在这样的应用中使用时实现高效的功率调节。
对于一个实施例，提供了包含HfO2钝化层的功率开关异质结构晶体管。对于一个实施例，提供了功率开关异质结构晶体管，其中钝化层是非晶形的。对于一个实施例，提供了制作功率开关异质结构晶体管的方法，包括：对HfO2钝化层进行预处理，形成HfO2钝化层；并对于HfO2钝化层进行后处理。
对于一个实施例，提供了获得欧姆接触电阻的方法。对于一个实施例，提供了氧化处理方法。对于一个实施例，提供了改善漏电流和击穿电压的方法。
应当注意的是，图2-7示出了对于卓越的和破纪录的器件结果来说，来自本发明的实施例的预料不到的结果和协同作用相对于所有现有技术或它们的组合是非显而易见的。
在这样描述了高性能和快速功率开关的几个实施例后，对于本领域技术人员更为清楚的是，以上详细描述的内容意图仅仅作为示例而给出，并非起限制作用。对于本领域技术人员来说，能够做出和预期各种替代方案、改进和修改，尽管这里没有明确阐述。这些替代方案、改进和修改这里是作为建议，它们均落入到要求保护的本发明的主旨和范围内。
虽然这里对所描述的实施例公开了特定的定值点和范围，但其它实施例也可以采用其它定值点、尺度和范围，其仍落入到要求保护的本发明的范围内。在所公开的实施例中描述的方法或过程步骤仅仅是示例。对于这里所描述的过程步骤(或操作)可以有许多变体而不背离本发明的主旨。
例如，这些步骤可以以不同的次序被执行，或者可以增加、删除或修改步骤。所有的这些变体被认为是要求保护的本发明的一部分。另外，除了如在权利要求中规定的以外，处理单元或序列的提及次序、或者数目、字母或其它指代的使用并不意图把要求保护的方法过程限制为任何次序。因此，要求保护的本发明仅仅由所附权利要求书及其等同来限定。以上指导的任何变体也将被本专利申请所覆盖。

Claims (20)

1.一种晶体管器件，所述晶体管器件包括：
第一半导体层；
第二半导体层；以及
由HfO2或者任何铪和氧化物复合物的变体构成的钝化层。
2.一种生产或制作晶体管器件的方法，所述方法包括以下步骤：
沉积第一半导体层；
沉积第二半导体层；以及
沉积由HfO2或者任何铪和氧化物复合物的任何变体构成的钝化层。
3.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括异质结构交界面。
4.如在权利要求1中所述的晶体管器件，其中所述晶体管器件是功率开关晶体管。
5.如在权利要求1中所述的晶体管器件，其中所述晶体管器件是场效应晶体管。
6.如在权利要求1中所述的晶体管器件，其中所述晶体管器件是AlGaN/GaN晶体管。
7.如在权利要求1中所述的晶体管器件，其中所述钝化层是非晶形的。
8.一种生产或制作晶体管器件的方法，所述方法包括以下步骤：
对于HfO2钝化层进行预处理；
形成所述HfO2钝化层；以及
对所述HfO2钝化层进行后处理。
9.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括一个或多个III-V族化合物层。
10.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括一个或多个非晶、多晶或晶体层。
11.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括一个或多个赝晶层。
12.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括一个或多个金属层。
13.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括一个或多个半绝缘的、绝缘的、或氧化物的层。
14.如在权利要求1中所述的晶体管器件，其中所述晶体管器件是金属-绝缘体-半导体异质结构场效应晶体管。
15.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括栅极绝缘体。
16.如在权利要求8中所述的方法，其中对所述HfO2钝化层进行所述后处理包括以下步骤中的一个或多个：用包含等离子体的远端F和H进行处理，在H2、NH3、O2、N2或它们的组合的环境下进行后处理，或者沉积包含Si3N4、SiO2、HfO2或AlO3的封装层。
17.如在权利要求1中所述的晶体管器件，其中所述晶体管器件是在从以下材料中的一种或多种中选择的衬底上产生或制作的：碳化硅、硅、蓝宝石、氧化锌、石英、熔融的硅、硅、陶瓷衬底或自支撑GaN。
18.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括AlN间隔层。
19.如在权利要求1中所述的晶体管器件，其中所述晶体管器件包括Mo/Al/Mo/Au金属叠层。
20.如在权利要求8中所述的方法，其中对所述HfO2钝化层进行所述预处理包括以下步骤中的一个或多个：通过缓冲的HF和/或HCl来清洗表面。
CN201080031624XA 2009-07-13 2010-07-12 高性能功率开关 Pending CN102473720A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22507709P 2009-07-13 2009-07-13
US61/225,077 2009-07-13
PCT/US2010/041648 WO2011008665A1 (en) 2009-07-13 2010-07-12 High performance power switch

Publications (1)

Publication Number Publication Date
CN102473720A true CN102473720A (zh) 2012-05-23

Family

ID=43449713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080031624XA Pending CN102473720A (zh) 2009-07-13 2010-07-12 高性能功率开关

Country Status (3)

Country Link
US (1) US8450774B2 (zh)
CN (1) CN102473720A (zh)
WO (1) WO2011008665A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240605A (zh) * 2017-06-23 2017-10-10 北京华进创威电子有限公司 一种GaN MIS沟道HEMT器件及制备方法
CN108447906A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种功率半导体器件及其制作方法
CN108447898A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件及其制作方法
CN111106178A (zh) * 2019-12-11 2020-05-05 电子科技大学 具有高介电常数钝化层的双通道横向功率mosfet器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156332A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
US8754421B2 (en) * 2012-02-24 2014-06-17 Raytheon Company Method for processing semiconductors using a combination of electron beam and optical lithography
KR101890751B1 (ko) 2012-09-05 2018-08-22 삼성전자주식회사 질화물 반도체 디바이스 및 그 제조 방법
KR101922121B1 (ko) 2012-10-09 2018-11-26 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US9231094B2 (en) 2013-05-21 2016-01-05 Globalfoundries Inc. Elemental semiconductor material contact for high electron mobility transistor
US9276077B2 (en) 2013-05-21 2016-03-01 Globalfoundries Inc. Contact metallurgy for self-aligned high electron mobility transistor
US10243057B2 (en) 2015-10-23 2019-03-26 The Board Of Trustees Of The University Of Illinois MISHFET having a comparatively high and selectable or customizable breakdown voltage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870289A (zh) * 2005-04-29 2006-11-29 国际商业机器公司 材料叠层
US20070096104A1 (en) * 2003-05-29 2007-05-03 Nec Corporation Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
US20070252223A1 (en) * 2005-12-05 2007-11-01 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US20070278507A1 (en) * 2006-05-31 2007-12-06 Satoshi Nakazawa Field effect transistor and method for fabricating the same
US20080006845A1 (en) * 2006-06-07 2008-01-10 Interuniversitair Microelektronica Centrum Vzw (Imec) Enhancement mode field effect device and the method of production thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
JP4644830B2 (ja) 2003-03-26 2011-03-09 独立行政法人理化学研究所 誘電体絶縁薄膜の製造方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7655962B2 (en) * 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096104A1 (en) * 2003-05-29 2007-05-03 Nec Corporation Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
CN1870289A (zh) * 2005-04-29 2006-11-29 国际商业机器公司 材料叠层
US20070252223A1 (en) * 2005-12-05 2007-11-01 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US20070278507A1 (en) * 2006-05-31 2007-12-06 Satoshi Nakazawa Field effect transistor and method for fabricating the same
US20080006845A1 (en) * 2006-06-07 2008-01-10 Interuniversitair Microelektronica Centrum Vzw (Imec) Enhancement mode field effect device and the method of production thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447906A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种功率半导体器件及其制作方法
CN108447898A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件及其制作方法
CN107240605A (zh) * 2017-06-23 2017-10-10 北京华进创威电子有限公司 一种GaN MIS沟道HEMT器件及制备方法
CN111106178A (zh) * 2019-12-11 2020-05-05 电子科技大学 具有高介电常数钝化层的双通道横向功率mosfet器件
CN111106178B (zh) * 2019-12-11 2021-12-03 电子科技大学 具有高介电常数钝化层的双通道横向功率mosfet器件

Also Published As

Publication number Publication date
US8450774B2 (en) 2013-05-28
WO2011008665A1 (en) 2011-01-20
US20120097973A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
CN102473720A (zh) 高性能功率开关
Xing et al. InAlN/GaN HEMTs on Si with high ${{f}} _ {\text {T}} $ of 250 GHz
Lee et al. Nanowire Channel InAlN/GaN HEMTs With High Linearity of $ g_ {\rm m} $ and $ f_ {\rm T} $
Jiang et al. Investigation of in situ SiN as gate dielectric and surface passivation for GaN MISHEMTs
Arulkumaran et al. Surface passivation effects on AlGaN/GaN high-electron-mobility transistors with SiO 2, Si 3 N 4, and silicon oxynitride
Choi et al. High-Voltage and Low-Leakage-Current Gate Recessed Normally-Off GaN MIS-HEMTs With Dual Gate Insulator Employing PEALD-${\rm SiN} _ {x} $/RF-Sputtered-${\rm HfO} _ {2} $
Yue et al. AlGaN/GaN MOS-HEMT With $\hbox {HfO} _ {2} $ Dielectric and $\hbox {Al} _ {2}\hbox {O} _ {3} $ Interfacial Passivation Layer Grown by Atomic Layer Deposition
Hao et al. High-performance microwave gate-recessed AlGaN/AlN/GaN MOS-HEMT with 73% power-added efficiency
Husna et al. High-Temperature Performance of AlGaN/GaN MOSHEMT With $\hbox {SiO} _ {2} $ Gate Insulator Fabricated on Si (111) Substrate
Huang et al. Effective passivation of AlGaN/GaN HEMTs by ALD-grown AlN thin film
EP1999794B1 (en) High efficiency and/or high power density wide bandgap transistors
Shi et al. High performance AlGaN/GaN power switch with HfO2 insulation
Higashiwaki et al. 30-nm-gate AlGaN/GaN heterostructure field-effect transistors with a current-gain cutoff frequency of 181 GHz
Gregušová et al. AlGaN/GaN metal–oxide–semiconductor heterostructure field-effect transistors with 4 nm thick Al2O3 gate oxide
Corrion et al. High-Speed AlN/GaN MOS-HFETs With Scaled ALD $\hbox {Al} _ {2}\hbox {O} _ {3} $ Gate Insulators
Kambayashi et al. High field-effect mobility normally-off AlGaN/GaN hybrid MOS-HFET on Si substrate by selective area growth technique
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
Yoshida et al. Reliability of metal semiconductor field-effect transistor using GaN at high temperature
US9312347B2 (en) Semiconductor device with multiple space-charge control electrodes
Shi et al. Correlation Between AlGaN/GaN MISHFET Performance and $\hbox {HfO} _ {2} $ Insulation Layer Quality
Dasgupta et al. Scaled self-aligned N-polar GaN/AlGaN MIS-HEMTs with $ f_ {T} $ of 275 GHz
Chini et al. Power and linearity characteristics of GaN MISFETs on sapphire substrate
Huang et al. AlGaN/GaN high electron mobility transistors with selective area grown p-GaN gates
Yu et al. 1.26 W/mm output power density at 10 GHz for Si 3 N 4 passivated H-terminated diamond MOSFETs
Choi et al. High breakdown voltage C-doped GaN-on-sapphire HFETs with a low specific on-resistance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523