CN113659000A - 倾斜场板的制造方法、hemt器件及其制造方法 - Google Patents

倾斜场板的制造方法、hemt器件及其制造方法 Download PDF

Info

Publication number
CN113659000A
CN113659000A CN202111076271.1A CN202111076271A CN113659000A CN 113659000 A CN113659000 A CN 113659000A CN 202111076271 A CN202111076271 A CN 202111076271A CN 113659000 A CN113659000 A CN 113659000A
Authority
CN
China
Prior art keywords
passivation layer
photoresist mask
field plate
layer
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111076271.1A
Other languages
English (en)
Other versions
CN113659000B (zh
Inventor
宁殿华
蒋胜
柳永胜
程新
刘栋尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yingjiatong Semiconductor Co ltd
Original Assignee
Suzhou Yingjiatong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yingjiatong Semiconductor Co ltd filed Critical Suzhou Yingjiatong Semiconductor Co ltd
Priority to CN202111076271.1A priority Critical patent/CN113659000B/zh
Publication of CN113659000A publication Critical patent/CN113659000A/zh
Application granted granted Critical
Publication of CN113659000B publication Critical patent/CN113659000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种倾斜场板的制造方法、HEMT器件及其制造方法,所述制造方法包括:在第一钝化层上形成光刻胶掩膜;通过曝光显影工艺,在光刻胶掩膜上形成梯形结构;在光刻胶掩膜的梯形结构中填充第二钝化层;去除光刻胶掩膜;在第一钝化层及第二钝化层上形成第三钝化层,第三钝化层包括倾斜面;在第三钝化层上形成金属场板,金属场板至少形成于第三钝化层的全部或部分倾斜面上。本发明通过光刻胶掩膜形成梯形结构,并将梯形结构的倾斜面转移到钝化层上,进而在钝化层上制备倾斜场板;倾斜场板的制造工艺简单可行,且倾角和长度可调控。

Description

倾斜场板的制造方法、HEMT器件及其制造方法
技术领域
本发明属于半导体技术领域,具体涉及一种倾斜场板的制造方法、HEMT器件及其制造方法。
背景技术
第三代半导体材料氮化镓(GaN)凭借其宽带隙(3.4eV)、高电子迁移率和高击穿电场等特性,成为高温、高频及高功率密度等方向研究热点。目前氮化镓基高电子迁移率晶体管(High Electron Mobility Transistor,HMET)在高效率、高耐压的功率电子领域有着广泛的应用前景。GaN HEMT在高频高压状态下工作时,需要承受极高的漏极电压,电场线会聚集在器件漏极和栅极之间,然而,由于器件结构上不可避免的会存在缺陷,电场在沟道中呈不均匀分布,栅极靠近漏极一侧边缘会累积极高的峰值电场。通常GaN HEMT栅极峰值电场大小决定了整个器件的击穿电压,这往往造成器件实际击穿电压远低于GaN材料理论击穿电压值。
为提升GaN HEMT的耐压特性,设计者们往往会在器件中引入场板结构,场板材料为金属,其放置于栅极和漏极之间,可以与源极、栅极或漏极任一电极相连,也可以不连接,亦或放置多个场板与不同电极相连接。场板通过在栅漏之间产生附加电势,可以起到调制器件沟道电场分布的作用,进而显著提高器件击穿电压及可靠性。
由于制作工艺难度的限制,通常形成的场板与GaN器件表面是平行的,这种场板虽然可以优化减小靠近栅极一侧的电场尖峰,但场板本身靠近漏极一侧的终端往往会形成一个新的峰值电场,所以GaN HEMT器件通常会设置多层场板,每层场板高度逐渐增加。不同层次场板之间呈阶梯式分布,这种阶梯式场板中的每一层都可以抑制其前一层场板的尖峰电场,从而达到增加击穿电压的效果。然而每一层场板靠近漏极一侧的终端都会存在一个弱的电场尖峰,整体上看,电场分布仍不均匀,势必影响器件最终的可靠性。若采用单层倾斜场板结构,不仅可以弱化栅极尖峰电场效应,而且使场板下电场分布更加均匀平缓,提高器件耐压的同时还具有更为稳定的可靠性。
因此,针对上述技术问题,有必要提供一种倾斜场板的制造方法、HEMT器件及其制造方法。
发明内容
有鉴于此,本发明的目的在于提供一种倾斜场板的制造方法、HEMT器件及其制造方法。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种倾斜场板的制造方法,所述制造方法包括:
在第一钝化层上形成光刻胶掩膜;
通过曝光显影工艺,在光刻胶掩膜上形成梯形结构;
在光刻胶掩膜的梯形结构中填充第二钝化层;
去除光刻胶掩膜;
在第一钝化层及第二钝化层上形成第三钝化层,第三钝化层包括倾斜面;
在第三钝化层上形成金属场板,金属场板至少形成于第三钝化层的全部或部分倾斜面上。
一实施例中,所述光刻胶掩膜为负性光刻胶掩膜、或正性光刻胶掩膜或反转光刻胶掩膜;和/或,
所述光刻胶掩膜的厚度为1μm~12μm。
一实施例中,“通过曝光显影工艺,在光刻胶掩膜上形成梯形结构”具体为:
对负性光刻胶掩膜进行前烘,并对预设区域外的区域进行曝光,进行烘烤后通过显影液溶解未曝光的预设区域,形成梯形结构;或,
对正性光刻胶掩膜进行前烘,并对预设区域进行曝光,采用氯苯溶液、或苯溶液、或甲苯溶液浸泡后,进行烘烤后通过显影液溶解被曝光的预设区域,形成梯形结构;或,
对反转光刻胶掩膜进行前烘,并对预设区域外的区域进行第一次曝光,再对整个反转光刻胶掩膜进行第二次曝光,进行烘烤后通过显影液显影液溶解未进行第一次曝光的预设区域,形成梯形结构。
一实施例中,所述光刻胶掩膜为负性光刻胶掩膜时,前烘温度为90℃~120℃,前烘时间为60s~300s,曝光时间为40s~120s,烘烤温度为60℃~120℃,烘烤时间为60s~300s,显影时间为40s~180s,曝光采用宽带光源,波长365nm~420nm;
所述光刻胶掩膜为正性光刻胶掩膜时,前烘温度为90℃~100℃,前烘时间为60s~300s,曝光时间为40s~120s,氯苯溶液、或苯溶液、或甲苯溶液浸泡时间为5min~15min,烘烤温度为90℃~120℃,烘烤时间为10min~20min,显影时间为40s~120s,曝光采用宽带光源,波长365nm~420nm;
所述光刻胶掩膜为反转光刻胶掩膜时,前烘温度为90℃~100℃,前烘时间为60s~300s,第一次曝光时间为2s~60s,烘烤温度为100℃~120℃,烘烤时间为60s~300s,第二次曝光时间为20s~120s,显影时间为30s~90s,曝光采用宽带光源,波长365nm~420nm。
一实施例中,所述梯形结构中的侧面为平面或弧面,侧面与底面的倾角为30°~80°。
一实施例中,所述第一钝化层为氧化硅层、氮化硅层、氧化铝层中的一种或多种的组合,厚度为10nm~300nm;和/或,
所述第二钝化层为聚酰亚胺层和/或苯并环丁烯层,厚度为1μm~8μm;和/或,
第三钝化层为氧化硅层、氮化硅层、氧化铝层中的一种或多种的组合,厚度为10nm~1μm。
一实施例中,所述第二钝化层采用多次旋转涂胶的方式形成。
一实施例中,所述金属场板通过溅射工艺、蒸镀工艺或电镀工艺形成;和/或,
所述金属场板形成于第三钝化层的全部或部分倾斜面、以及全部或部分平面上;和/或,
所述金属场板的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨中的一种或多种,金属化合物包括氮化钛、氮化钽中的一种或多种。
本发明另一实施例提供的技术方案如下:
一种HEMT器件的制造方法,所述制造方法包括:
提供衬底;
在衬底上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用上述的倾斜场板的制造方法,在栅极和/或源极上方形成倾斜场板。
本发明又一实施例提供的技术方案如下:
一种HEMT器件,所述HEMT器件上述的制造方法制造而得,其包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层,所述异质结中形成有栅极区域、源极区域和漏极区域;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中;
位于异质结上的第一钝化层;
位于第一钝化层上的第二钝化层,第二钝化层呈梯形结构;
位于第一钝化层及第二钝化层上的第三钝化层,第三钝化层包括倾斜面;
位于第三钝化层上的金属场板,金属场板至少形成于第三钝化层的全部或部分倾斜面上,所述金属场板与栅极和/或源极电性连接。
本发明具有以下有益效果:
本发明通过光刻胶掩膜形成梯形结构,并将梯形结构的倾斜面转移到钝化层上,进而在钝化层上制备倾斜场板;
倾斜场板的制造工艺简单可行,且倾角和长度可调控。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中倾斜场板制造方法的流程示意图;
图2~图6为本发明实施例1中倾斜场板制造方法的工艺流程图;
图7为本发明实施例2中HEMT器件的结构示意图;
图8为本发明实施例3中HEMT器件的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
参图1所示,本发明公开了一种倾斜场板的制造方法,包括:
在第一钝化层上形成光刻胶掩膜;
通过曝光显影工艺,在光刻胶掩膜上形成梯形结构;
在光刻胶掩膜的梯形结构中填充第二钝化层;
去除光刻胶掩膜;
在第一钝化层及第二钝化层上形成第三钝化层,第三钝化层包括倾斜面;
在第三钝化层上形成金属场板,金属场板至少形成于第三钝化层的全部或部分倾斜面上。
本发明还公开了一种HEMT器件,其包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层,所述异质结中形成有栅极区域、源极区域和漏极区域;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中;
位于异质结上的第一钝化层;
位于第一钝化层上的第二钝化层,第二钝化层呈梯形结构;
位于第一钝化层及第二钝化层上的第三钝化层,第三钝化层包括倾斜面;
位于第三钝化层上的金属场板,金属场板至少形成于第三钝化层的全部或部分倾斜面上,所述金属场板与栅极和/或源极电性连接。
该HEMT器件的制造方法包括:
提供衬底;
在衬底上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用上述的倾斜场板的制造方法,在栅极和/或源极上方形成倾斜场板。
以下结合具体实施例对本发明作进一步说明。
实施例1:
本实施例中为倾斜场板的制造方法,通过光刻胶掩膜将梯形结构的侧面转移到第二钝化层上,进而制备倾斜场板,以下对各步骤进行详细说明。
参图2所示,首先在第一钝化层10上形成光刻胶掩膜50。
第一钝化层10为氧化硅层、氮化硅层、氧化铝层等中的一种或多种的组合,厚度为10nm~300nm;光刻胶掩膜50为负性光刻胶掩膜、正性光刻胶掩膜或反转光刻胶掩膜,光刻胶掩膜的厚度为1μm~12μm。
参图3a所示,通过曝光显影工艺,在光刻胶掩膜上形成梯形结构51,具体地:
若为负性光刻胶掩膜,对负性光刻胶掩膜进行前烘,并对预设区域外的区域进行曝光,进行烘烤后通过显影液溶解未曝光的预设区域,形成梯形结构。
负性光刻胶被曝光的区域会发生光固化反应,不溶于显影液,而未被曝光的区域会被显影液溶解;负性光刻胶曝光区域由上至下,由于接触紫外光照的能量差异,上下部分光固化反应程度会存在差异,显影时,显影液对上下部分的溶解程度也会有所不同,所以,负性光刻胶曝光显影后即会形成梯形结构,无需其它特殊处理步骤。
例如,负性光刻胶可以采用MA-N 400,90℃~120℃下前烘60s~300s,曝光时间40s~120s,60℃~120℃下烘烤60s~300s,显影时间40s~180s,其中,曝光采用宽带光源,波长365nm~420nm,最终可实现倾角θ在30°~80°之间。
若为正性光刻胶掩膜,对正性光刻胶掩膜进行前烘,并对预设区域进行曝光,采用氯苯溶液、或苯溶液、或甲苯溶液浸泡后,进行烘烤后通过显影液溶解被曝光的预设区域,形成梯形结构。
正性光刻胶性被曝光的区域会被显影液溶解,而未被曝光的区域基本不溶于显影液,故而,正常情况下正性光刻胶与负性光刻胶相反,容易正常正梯形界面。为了实现使用正性光刻胶得到梯形结构,可以在曝光后采用氯苯溶液(C6H5Cl)浸泡,浸泡后的光刻胶上端部分被显影液溶解的速率会降低,而下端部分溶解速率则相对较快,所以显影后同样会形成梯形结构。
例如,正性光刻胶可以采用AZ1805,90℃~100℃下前烘60~300s,曝光时间40s~120s,氯苯浸泡5min~15min,90℃~120℃下烘烤10min~20min,显影时间40s~120s,其中,曝光采用宽带光源,波长365nm~420nm,最终可实现倾角θ在30°~80°之间。
若为反转光刻胶掩膜,对反转光刻胶掩膜进行前烘,并对预设区域外的区域进行第一次曝光,再对整个反转光刻胶掩膜进行第二次曝光,进行烘烤后通过显影液显影液溶解未进行第一次曝光的预设区域,形成梯形结构。
反转光刻胶通常情况下为正性胶,当曝光后,在较高温度下烘烤,原本曝光区域会发生交联固化反应变性为难溶于显影液,再进行整片泛曝光,原本未曝光区域会被显影液溶解,从而实现类似于负性光刻胶特性,最终显影后也会形成梯形结构。
例如,反转光刻胶采用AZ5214E,90℃~100℃下前烘60s~300s,第一次曝光时间2s~60s,100℃~120℃下烘烤60s~300s,第二次曝光(泛曝光)时间20s~120s,显影时间30s~90s,其中,曝光采用宽带光源,波长365nm~420nm,最终可实现倾角θ在30°~80°之间。
梯形结构形成过程中的曝光时间、显影时间等会影响梯形结构侧面和底面的倾角θ,继而影响倾斜场板的倾斜角度。以负性光刻胶为例,在一定曝光时间范围内,曝光时间越短,负性光刻胶底部发生光固化程度越低,显影时更容易被显影液溶解,倾角θ会减小。同样地,显影时间越长,显影液对光刻胶底部溶解程度会增加,倾角θ会减小也会越小,倾角θ可以在30°~80°之间。
此外,光刻胶的种类和工艺条件还会影响梯形结构的形貌,如图3b所示,梯形结构的倾斜面具有一定弧度,而这并不影响倾斜场板的制作。
三种类型光刻胶掩膜在选择上也各有优缺点,负性光刻胶掩膜容易实现梯形结构,但其分辨率通常会较低,并且难以去除;正性光刻胶掩膜分辨率好,适合制作较为精细的结构,但其所需用到的氯苯具有致癌性,会对环境造成污染;反转光刻胶掩膜不具有上述两种光刻胶的缺点,但其对下层介质透光性有要求,若是透明介质,会产生漏光现象,降低图形分辨率。所以制作过程中需要根据工艺条件选择合适的光刻胶掩膜。
参图4所示,在光刻胶掩膜50的梯形结构51中填充第二钝化层20。
第二钝化层20可以为聚酰亚胺(PI)或苯并环丁烯(BCB)等有机薄膜,厚度可以为1μm~8μm。
本实施例中的第二钝化层20采用旋转涂胶的方式形成的,应当注意的是,形成过程中尽量少量多次涂胶,以免梯形结构中空气不能及时排出,填充不充分。
参图5所示,去除光刻胶掩膜50,并在第一钝化层10及第二钝化层20上形成第三钝化层30,第三钝化层30包括倾斜面。
掩膜去除方式可以用有机溶剂浸泡,第三钝化层30作为过渡层,可以增加金属场板和钝化层间的粘附性,第三钝化层为氧化硅层、氮化硅层、氧化铝层等中的一种或多种的组合,厚度为10nm~1μm。
参图6所示,在第三钝化层30上形成金属场板60,金属场板60至少形成于第三钝化层30的全部或部分倾斜面上。本实施例中的第三钝化层形成于全部第三钝化层的倾斜面及部分第三钝化层的平面上。
金属场板的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨等中的一种或多种,金属化合物包括氮化钛、氮化钽等中的一种或多种。金属场板可以通过溅射工艺、蒸镀工艺或电镀工艺形成。
本实施例中利用第二钝化层填充光刻胶掩膜形成的梯形结构,去除光刻胶掩膜后,梯形结构的倾斜面可由光刻胶转移到第二钝化层上,并在第二钝化层的倾斜面上形成一层金属层,可制作出倾斜场板。
实施例2:
参图7所示,本实施例中的HEMT器件包括:
衬底110,衬底可包括硅(Si)、蓝宝石(AL2O3)及碳化硅(SiC)等材料;
缓冲层120,缓冲层主要为氮化物,包氮化镓、氮化铝、铝镓氮等;
异质结,异质结包括沟道层130和势垒层140,本实施例中沟道层为氮化镓沟道层,势垒层为铝镓氮势垒层,异质结中形成有栅极区域、源极区域和漏极区域;
栅极151、源极152和漏极153,分别形成于栅极区域、源极区域和漏极区域中;
位于异质结上的第一钝化层10;
位于第一钝化层上的第二钝化层20,第二钝化层呈梯形结构;
位于第一钝化层及第二钝化层上的第三钝化层30,第三钝化层包括倾斜面;
位于第三钝化层上的金属场板60,金属场板为栅极场板,形成于第三钝化层的倾斜面上,且与栅极电性连接;
第四钝化层40,形成于HEMT表面,第四钝化层可以为氧化硅、氮化硅、氧化铝等无机绝缘介质层,或聚酰亚胺、苯并环丁烯等有机绝缘介质层,或不同绝缘介质组成的复合介质层,第四钝化层表面可以用化学机械抛光对进行平坦化处理。
进一步地,在源极和漏极旁侧还形成有隔离区170,沟道层和势垒层中还可形成有氮化铝隔离层(AlN spacer),势垒层上还可形成有氮化镓帽层(GaN cap)。
本实施例中HEMT器件的制造方法包括以下步骤:
提供衬底;
在衬底上外延生长缓冲层;
在缓冲层上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用上述方法,在栅极上方形成倾斜场板。
本实施例中的HEMT器件可以为增强型(E-mode)器件,也可以为耗尽型(D-mode)器件。
实施例3:
参图8所示,本实施例HEMT器件中的金属场板60为源极场板,源极场板与源极电性连接,其余结构均与实施例2相同,此处不再进行赘述。
当然,在其他实施例中在形成栅极场板和/或源极场板的同时,也可以同步形成漏极场板,漏极场板的形成工艺为现有技术,此处不再进行赘述。
由以上技术方案可以看出,本发明具有以下优点:
本发明通过光刻胶掩膜形成梯形结构,并将梯形结构的倾斜面转移到钝化层上,进而在钝化层上制备倾斜场板;
倾斜场板的制造工艺简单可行,且倾角和长度可调控。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种倾斜场板的制造方法,其特征在于,所述制造方法包括:
在第一钝化层上形成光刻胶掩膜;
通过曝光显影工艺,在光刻胶掩膜上形成梯形结构;
在光刻胶掩膜的梯形结构中填充第二钝化层;
去除光刻胶掩膜;
在第一钝化层及第二钝化层上形成第三钝化层,第三钝化层包括倾斜面;
在第三钝化层上形成金属场板,金属场板至少形成于第三钝化层的全部或部分倾斜面上。
2.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述光刻胶掩膜为负性光刻胶掩膜、或正性光刻胶掩膜或反转光刻胶掩膜;和/或,
所述光刻胶掩膜的厚度为1μm~12μm。
3.根据权利要求2所述的倾斜场板的制造方法,其特征在于,“通过曝光显影工艺,在光刻胶掩膜上形成梯形结构”具体为:
对负性光刻胶掩膜进行前烘,并对预设区域外的区域进行曝光,进行烘烤后通过显影液溶解未曝光的预设区域,形成梯形结构;或,
对正性光刻胶掩膜进行前烘,并对预设区域进行曝光,采用氯苯溶液、或苯溶液、或甲苯溶液浸泡后,进行烘烤后通过显影液溶解被曝光的预设区域,形成梯形结构;或,
对反转光刻胶掩膜进行前烘,并对预设区域外的区域进行第一次曝光,再对整个反转光刻胶掩膜进行第二次曝光,进行烘烤后通过显影液显影液溶解未进行第一次曝光的预设区域,形成梯形结构。
4.根据权利要求3所述的倾斜场板的制造方法,其特征在于,所述光刻胶掩膜为负性光刻胶掩膜时,前烘温度为90℃~120℃,前烘时间为60s~300s,曝光时间为40s~120s,烘烤温度为60℃~120℃,烘烤时间为60s~300s,显影时间为40s~180s,曝光采用宽带光源,波长365nm~420nm;
所述光刻胶掩膜为正性光刻胶掩膜时,前烘温度为90℃~100℃,前烘时间为60s~300s,曝光时间为40s~120s,氯苯溶液、或苯溶液、或甲苯溶液浸泡时间为5min~15min,烘烤温度为90℃~120℃,烘烤时间为10min~20min,显影时间为40s~120s,曝光采用宽带光源,波长365nm~420nm;
所述光刻胶掩膜为反转光刻胶掩膜时,前烘温度为90℃~100℃,前烘时间为60s~300s,第一次曝光时间为2s~60s,烘烤温度为100℃~120℃,烘烤时间为60s~300s,第二次曝光时间为20s~120s,显影时间为30s~90s,曝光采用宽带光源,波长365nm~420nm。
5.根据权利要求4所述的倾斜场板的制造方法,其特征在于,所述梯形结构中的侧面为平面或弧面,侧面与底面的倾角为30°~80°。
6.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述第一钝化层为氧化硅层、氮化硅层、氧化铝层中的一种或多种的组合,厚度为10nm~300nm;和/或,
所述第二钝化层为聚酰亚胺层和/或苯并环丁烯层,厚度为1μm~8μm;和/或,
第三钝化层为氧化硅层、氮化硅层、氧化铝层中的一种或多种的组合,厚度为10nm~1μm。
7.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述第二钝化层采用多次旋转涂胶的方式形成。
8.根据权利要求1所述的倾斜场板的制造方法,其特征在于,所述金属场板通过溅射工艺、蒸镀工艺或电镀工艺形成;和/或,
所述金属场板形成于第三钝化层的全部或部分倾斜面、以及全部或部分平面上;和/或,
所述金属场板的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨中的一种或多种,金属化合物包括氮化钛、氮化钽中的一种或多种。
9.一种HEMT器件的制造方法,其特征在于,所述制造方法包括:
提供衬底;
在衬底上外延生长沟道层及势垒层,形成异质结;
刻蚀异质结,形成栅极区域、源极区域和漏极区域;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极;
采用权利要求1~8中任一项所述的倾斜场板的制造方法,在栅极和/或源极上方形成倾斜场板。
10.一种HEMT器件,其特征在于,所述HEMT器件通过权利要求9中的制造方法制造而得,其包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层,所述异质结中形成有栅极区域、源极区域和漏极区域;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中;
位于异质结上的第一钝化层;
位于第一钝化层上的第二钝化层,第二钝化层呈梯形结构;
位于第一钝化层及第二钝化层上的第三钝化层,第三钝化层包括倾斜面;
位于第三钝化层上的金属场板,金属场板至少形成于第三钝化层的全部或部分倾斜面上,所述金属场板与栅极和/或源极电性连接。
CN202111076271.1A 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法 Active CN113659000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111076271.1A CN113659000B (zh) 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111076271.1A CN113659000B (zh) 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113659000A true CN113659000A (zh) 2021-11-16
CN113659000B CN113659000B (zh) 2024-04-30

Family

ID=78493938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111076271.1A Active CN113659000B (zh) 2021-09-14 2021-09-14 倾斜场板的制造方法、hemt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113659000B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
CN102714219A (zh) * 2009-12-10 2012-10-03 特兰斯夫公司 反侧设计的iii-氮化物器件
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
WO2014022092A1 (en) * 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate
US20140061873A1 (en) * 2012-08-31 2014-03-06 Infineon Technologies Ag Method for processing a wafer, and layer arrangement
US20140061659A1 (en) * 2012-09-05 2014-03-06 James A. Teplik GaN Dual Field Plate Device with Single Field Plate Metal
CN104332498A (zh) * 2014-09-01 2015-02-04 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
CN104576345A (zh) * 2013-10-29 2015-04-29 上海华虹宏力半导体制造有限公司 功率器件中斜坡场板结构的制备方法
US20210280678A1 (en) * 2020-03-09 2021-09-09 Kedar Patel Greyscale lithography for double-slanted gate connected field plate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714219A (zh) * 2009-12-10 2012-10-03 特兰斯夫公司 反侧设计的iii-氮化物器件
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
WO2014022092A1 (en) * 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate
US20140061873A1 (en) * 2012-08-31 2014-03-06 Infineon Technologies Ag Method for processing a wafer, and layer arrangement
US20140061659A1 (en) * 2012-09-05 2014-03-06 James A. Teplik GaN Dual Field Plate Device with Single Field Plate Metal
CN104576345A (zh) * 2013-10-29 2015-04-29 上海华虹宏力半导体制造有限公司 功率器件中斜坡场板结构的制备方法
CN104332498A (zh) * 2014-09-01 2015-02-04 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US20210280678A1 (en) * 2020-03-09 2021-09-09 Kedar Patel Greyscale lithography for double-slanted gate connected field plate

Also Published As

Publication number Publication date
CN113659000B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
WO2022095419A1 (zh) 半导体器件的制备方法
WO2017193637A1 (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN106298500B (zh) 降低微负载效应的蚀刻方法
JP4995577B2 (ja) トランジスタの製造方法
KR101583094B1 (ko) 반도체 소자 및 이의 제조방법
CN106098789A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
KR20130062726A (ko) 박막 트랜지스터 및 이의 제조 방법
TW201939573A (zh) 多色自動對準觸點之選擇性蝕刻
CN113659000A (zh) 倾斜场板的制造方法、hemt器件及其制造方法
JP2021150490A (ja) 炭化珪素半導体装置及びその製造方法
CN113506825A (zh) 半导体装置
CN109786256B (zh) 自对准表面沟道场效应晶体管的制备方法及功率器件
US6069077A (en) UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process
KR102242416B1 (ko) Ⅲ-v족 반도체 장치의 상호 연결체 형성 공정 및 그에 의해 형성된 상호 연결체를 포함하는 ⅲ-v족 반도체 장치
JPH04505830A (ja) トップハット形ゲート電極形式によるセルフアラインtftにおけるソース/ドレイン―ゲートの重なりの確実な制御
WO2019165975A1 (zh) GaN基器件欧姆接触电极的制备方法
CN116631859B (zh) 一种半导体器件的t型栅及其制备方法
CN112802802B (zh) 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块
JP3881072B2 (ja) 半導体装置の製造方法
JP4534763B2 (ja) 半導体素子の製造方法
CN109559985B (zh) 一种具有空气桥的半导体器件及其制作方法
KR101129021B1 (ko) 반도체 소자의 트랜지스터 형성방법
JP2011216627A (ja) 電界効果トランジスタ及びその製造方法
KR100529569B1 (ko) 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR100272577B1 (ko) 바이폴라 트랜지스터의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant