CN108389791B - GaN基HEMT器件源场板的制备方法及HEMT器件 - Google Patents
GaN基HEMT器件源场板的制备方法及HEMT器件 Download PDFInfo
- Publication number
- CN108389791B CN108389791B CN201810168889.2A CN201810168889A CN108389791B CN 108389791 B CN108389791 B CN 108389791B CN 201810168889 A CN201810168889 A CN 201810168889A CN 108389791 B CN108389791 B CN 108389791B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- gate
- sio
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 43
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 43
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 43
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明适用于半导体技术领域，提供了一种GaN基HEMT器件源场板的制备方法及HEMT器件，所述方法包括：在器件上表面依次生长第一厚度的SiN层和第二厚度的SiO2层；去除所述SiO2层中与第一区域对应的部分；所述SiO2层剩余的区域中与第二栅漏区对应的部分朝向所述栅电极区的表面为具有第一倾斜角度的斜面；依次去除所述SiO2层和SiN层与源电极区对应的部分和漏电极区对应的部分；在所述器件的上表面与源场板区对应的部分生长第三厚度的金属层；所述金属层覆盖所述SiO2层与所述第二栅漏区对应部分的斜面。通过本发明制备的场板结构为楔形结构，能够显著提高管芯击穿电压和抑制电路崩塌的作用，从而显著提高器件的性能。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种GaN基HEMT器件源场板的制备方法及HEMT器件。
背景技术
GaN器件由于具有高击穿电压、高功率密度、高电子迁移率、高电子饱和漂移速度等优点，在雷达、航空航天、通讯、功率电子等军民领域都具有广阔的应用前景。
GaN基高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)是一种常用的半导体器件。GaN基HEMT器件在工作过程中，漏端电压可高达50V以上，而栅端电压一般为-5V～5V，因此器件工作时漏端栅边缘电场可高达MV/cm量级。由于GaN材料具有非常显著的逆压电效应，栅漏之间的强电场会导致GaN材料产生晶格畸变，尤其是漏端栅边缘处电场最强，器件长期工作过程中可能在此处产生电子陷阱、微裂纹等，导致器件不稳定甚至失效。为抑制漏端栅边缘尖峰电场，可增加栅场板或源场板，从而改变栅极和漏极之间峰值电场分布及电场强度，使栅漏之间电场变得相对均匀，提高器件耐电压能力和稳定性及可靠性，并且，增加场板还可以抑制GaN管芯电流崩塌现象，改善器件性能。目前，常用的场板结构为平板结构，但是平板场板结构对提高器件击穿电压和一致电流崩塌作用有限，不能很好的改善器件性能。
发明内容
有鉴于此，本发明实施例提供了一种GaN基HEMT器件源场板的制备方法及HEMT器件，以解决现有技术中源场板结构不能很好的改善GaN基HEMT器件性能的问题。
本发明实施例第一方面提供了一种GaN基HEMT器件源场板的制备方法，包括：
在器件上表面依次生长第一厚度的SiN层和第二厚度的SiO2层；
去除所述SiO2层中与第一区域对应的部分，其中，所述第一区域包括源栅区、栅电极区和第一栅漏区，所述第一栅漏区与所述栅电极区相连；所述SiO2层剩余的区域中与第二栅漏区对应的部分朝向所述栅电极区的表面为具有第一倾斜角度的斜面，所述第二栅漏区为所述栅漏区中除所述第一栅漏区以外的区域；
依次去除所述SiO2层与源电极区对应的部分和漏电极区对应的部分，所述SiN层与源电极区对应的部分和漏电极区对应的部分；
在所述器件的上表面与源场板区对应的部分生长第三厚度的金属层；所述源场板区包括源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分；其中，所述源电极区的预设部分、所述源栅区、所述栅电极区和所述栅漏区的预设部分依次相连；所述金属层覆盖所述SiO2层与所述第二栅漏区对应部分的斜面。
可选的，所述去除所述SiO2层中与第一区域对应的部分，包括：
通过光刻工艺在所述SiO2层与所述第二区域对应部分的上表面涂覆第一光刻胶层，其中，所述第一光刻胶层与所述第二栅漏区对应的部分朝向所述栅电极区的表面为具有第二倾斜角度的斜面；所述第二区域为所述器件除所述第一区域以外的区域；
通过刻蚀工艺刻蚀所述SiO2层与所述第一区域对应的部分，刻蚀至所述SiN层的上表面；其中，所述SiO2层与所述第一光刻胶层的刻蚀速率比为0.9:1至1.1:1；
去除所述第一光刻胶层。
可选的，所述第一倾斜角度为30°至45°。
进一步的，所述第二倾斜角度为30°至45°。
可选的，所述依次去除所述SiO2层与源电极区对应的部分和漏电极区对应的部分，所述SiN层与源电极区对应的部分和漏电极区对应的部分，包括：
通过光刻工艺在所述器件与第三区域对应的部分涂覆第二光刻胶层；其中，所述第三区域为所述器件除所述源电极区和所述漏电极区之外的区域；
通过刻蚀工艺去除所述SiO2层与源电极区对应的部分和漏电极区对应的部分，去除SiN层与源电极区对应的部分和漏电极区对应的部分；
去除所述第二光刻胶层。
可选的，所述在所述器件的上表面与源场板区对应的部分生长第三厚度的金属层，包括：
通过光刻工艺在所述器件的上表面与非源场板区对应的部分涂覆第三光刻胶层，所述非源场板区为所述器件除所述源场板区之外的区域；
通过电子束蒸发工艺在覆盖所述第三光刻胶层之后的所述器件的上表面蒸发金属层；
去除所述第三光刻胶层。
可选的，所述金属层包括Ti金属层和所述Ti金属层上表面的Au金属层。
进一步的，所述Ti金属层的厚度为50纳米至100纳米，所述Au金属层的厚度为300纳米至600纳米。
可选的，所述SiN层的厚度为50纳米至200纳米，所述SiO2层的厚度为500纳米至800纳米。
本发明实施例第二方面提供了一种HEMT器件，包括HEMT器件本体，所述HEMT器件本体的源栅区、栅电极区和栅漏区覆盖第一厚度的SiN层，所述SiN层与第一栅漏区对应部分的上表面覆盖第二厚度的SiO2层，所述SiO2层朝向所述栅电极区的表面为斜面；其中，所述第一栅漏区与所述漏电极区相连；所述HEMT器件的上表面的源场板区覆盖第三厚度的金属层，所述源场板区包括源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分，所述源电极区的预设部分、所述源栅区、所述栅电极区和所述栅漏区的预设部分依次相连；所述金属层覆盖所述SiO2层与所述第一栅漏区对应部分的斜面。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例通过在器件的上表面依次生长第一厚度的SiN层和第二厚度的SiO2层，然后去除SiO2层中与第一区域对应的部分，并使剩余的SiO2层与第二栅漏区对应的部分朝向所述栅电极区的表面为具有第一倾斜角度的斜面，再去除SiO2层与源电极区对应的部分和漏电极区对应的部分和SiN层与源电极区对应的部分和漏电极区对应的部分，最后，在器件的上表面与源场板区对应的部分生长第三厚度的金属层，且金属层覆盖所述SiO2层与第二栅漏区对应部分的斜面，从而制备出楔形源场板。与平板源场板相比，楔形源场板能够显著提高管芯击穿电压和抑制电路崩塌的作用，从而显著提高器件的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的GaN基HEMT器件源场板的制备方法的结构示意图；
图2是本发明实施例一提供的GaN基HEMT器件源场板的制备方法的实现流程示意图；
图3是本发明实施例一提供的图2中步骤S202的实现方法的结构示意图；
图4是本发明实施例一提供的图2中步骤S203的实现方法的结构示意图；
图5是本发明实施例二提供的HEMT器件的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
请参考图1(1)，GaN基HEMT器件包括GaN晶圆101，GaN晶圆101上设有源电极102和漏电极103，GaN晶圆101上表面的源漏区设有介质层104，介质层104的上表面设有栅电极105，栅电极105位于源电极102和漏电极103之间。
在本发明实施例中，源电极区为源电极102所在的区域，栅电极区为栅电极105所在的区域，漏电极区为漏电极103所在的区域，源栅区为源电极102和栅电极105之间的区域，栅漏区为栅电极105和漏电极103之间的区域，源漏区为源电极102和漏电极103之间的区域。为便于说明，将栅漏区划分为第一栅漏区和第二栅漏区，第一栅漏区和第二栅漏区覆盖整个栅漏区，其中，第一栅漏区与栅电极区相连，第二栅漏区与漏电极区相连。将GaN基HEMT器件划分为第一区域和第二区域，第一区域和第二区域覆盖整个GaN基HEMT器件，第一区域包括源栅区、栅电极区和第一栅漏区，第二区域包括源电极区、第二栅漏区和漏电极区。将GaN基HEMT器件还划分为源场板区和非源场板区，源场板区为源场板所在的区域，非源场板区为除源场板区以外的区域。源场板区包括源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分，栅漏区的预设部分包括第一栅漏区和第二栅漏区的预设部分，且源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分依次相连。
实施例一
请参考图2，GaN基HEMT器件源场板的制备方法，包括：
步骤S201，在器件上表面依次生长第一厚度的SiN层和第二厚度的SiO2层。
在本发明实施例中，请参考图1(2)，首先清洗GaN基HEMT器件，然后通过离子增强型化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)工艺依次在器件上表面淀积第一厚度的SiN层106和第二厚度的SiO2层107，SiN层106和SiO2层107作为两种高刻蚀选择比的介质层。SiN层106和SiO2层107的厚度可以根据实际需要进行设置，优选的，SiN层106的厚度为50纳米至200纳米，SiO2层107的厚度为50纳米至800纳米。
步骤S202，去除所述SiO2层中与第一区域对应的部分，其中，所述第一区域包括源栅区、栅电极区和第一栅漏区，所述第一栅漏区与所述栅电极区相连；所述SiO2层剩余的区域中与第二栅漏区对应的部分朝向所述栅电极区的表面为具有第一倾斜角度的斜面，所述第二栅漏区为所述栅漏区中除所述第一栅漏区以外的区域。
在本发明实施例中，请参考图1(3)，去除SiO2层107中与第一区域对应的部分，剩余与第二区域对应部分的SiO2层107，并且，剩余的SiO2层107中与第二栅漏区对应的部分朝向栅电极区的表面为斜面，倾斜角度为30°至45°。
可选的，步骤S202的具体实现方式为：通过光刻工艺在所述SiO2层与所述第二区域对应部分的上表面涂覆第一光刻胶层；通过刻蚀工艺刻蚀所述SiO2层与所述第一区域对应的部分，刻蚀至所述SiN层的上表面；其中，所述SiO2层与所述第一光刻胶层的刻蚀速率比为0.9:1至1.1:1；去除所述第一光刻胶层。
在本发明实施例中，请参考图3，首先，在SiO2层107的上表面涂覆一层厚度为3微米至4微米的光刻胶，然后，通过前烘、曝光、显影、坚膜工艺，去除所述SiO2层107与第一区域对应部分上表面的光刻胶，形成第一光刻胶层109，使第一光刻胶层109仅仅覆盖在SiO2层107与第二区域对应部分的上表面，露出待刻蚀图形。通过控制坚膜工艺使第一光刻胶层109与第二栅漏区对应部分朝向栅电极区的表面为斜面，倾斜角度为30°至45°。再使用耦合等离子体刻蚀设备刻蚀露出的SiO2层107，刻蚀至SiN层106终止，其中，SiO2层107与第一光刻胶层109的刻蚀速率比为0.9:1至1.1:1，使剩余的SiO2层107的形貌复制光刻胶层的形貌，即保证SiO2层107的形貌与第一光刻胶层109的形貌基本相同，同时，SiO2层107与SiN层106的刻蚀速率比大于5:1，保证刻蚀在SiN层106终止。最后去除第一光刻胶层109。其中，第一光刻胶层109与源电极区对应部分面向栅电极的表面可以为斜面也可以为直角面，在此不做限定。当该面为斜面时，刻蚀后的SiO2层107与源电极区对应的部分面向栅电极区的表面同样为斜面，当该面为直角时，刻蚀后的SiO2层107与源电极区对应的部分面向栅电极区的表面为直角面。
步骤S203，依次去除所述SiO2层与源电极区对应的部分和漏电极区对应的部分，所述SiN层与源电极区对应的部分和漏电极区对应的部分。
在本发明实施例中，请参考图1(4)，去除源电极上表面的SiN层106和SiO2层107，去除漏电极上表面的SiN层106和SiO2层107，以露出源电极102和漏电极103。
可选的，步骤S203的具体实现方式为：通过光刻工艺在所述器件与第三区域对应的部分涂覆第二光刻胶层；其中，所述第三区域为除所述源电极区和所述漏电极区之外的区域；通过刻蚀工艺去除所述源电极上表面的所述SiN层和所述SiO2层，去除漏电极上表面的所述SiN层和所述SiO2层；去除所述第二光刻胶层。
在本发明实施例中，请参考图4，首先，通过光刻工艺在器件的第三区域涂覆光刻胶，通过前烘、显影、曝光和坚膜工艺去除光刻胶层与源电极和漏电极对应的部分，形成第二光刻胶层110，然后，通过电感耦合等离子体刻蚀设备分别刻蚀源电极上表面的SiO2层107和SiN层106，刻蚀漏电极上表面的SiO2层107和SiN层106，露出源电极102和漏电极103，最后，去除第二光刻胶层110。
步骤S204，在所述器件的上表面与源场板区对应的部分生长第三厚度的金属层；所述源场板区包括源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分；其中，所述源电极区的预设部分、所述源栅区、所述栅电极区和所述栅漏区的预设部分依次相连；所述金属层覆盖所述SiO2层与所述第二栅漏区对应部分的斜面。
在本发明实施例中，请参考图1(5)，通过电子束蒸发工艺在器件的上表面与源场板区对应的部分生长金属层层108，金属层108包括Ti金属层和Ti金属层上表面的Au金属层，其中，Ti金属层的厚度为50纳米至100纳米，Au金属层的厚度为300纳米至600纳米。
可选的，步骤S204的具体实现方式为：通过光刻工艺在所述器件的上表面与非源场板区对应的部分覆盖第三光刻胶层；通过电子束蒸发工艺在覆盖所述第三光刻胶层之后的所述器件的上表面蒸发金属层；去除所述第三光刻胶层。
在本发明实施例中，首先，在非源场板区覆盖光刻胶层，然后使用电子束蒸发台蒸发金属层，最后通过光刻胶剥离工艺剥离第三光刻胶层，形成源场板。由于SiO2层与第二栅漏区对应部分面向栅电极区的表面为具有第一倾斜角的斜面，则金属层与第二栅漏区对应部分面向栅电极区的表面也为具有第一倾斜角的斜面。
本发明实施例通过在器件的上表面依次生长第一厚度的SiN层106和第二厚度的SiO2层107，然后去除SiO2层107中与第一区域对应的部分，并使剩余的SiO2层107与第二栅漏区对应的部分面向所述栅电极区的表面为具有第一倾斜角度的斜面，再去除SiO2层107与源电极区对应的部分和漏电极区对应的部分和SiN层106与源电极区对应的部分和漏电极区对应的部分，最后，在器件的上表面与源场板区对应的部分生长第三厚度的金属层108，且金属层108覆盖所述SiO2层107与第二栅漏区对应部分的斜面，从而制备出楔形源场板。与平板源场板相比，楔形源场板能够显著提高管芯击穿电压和抑制电路崩塌的作用，从而显著提高器件的性能。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
实施例二
请参考图5，一种HEMT器件，包括HEMT器件本体，所述HEMT器件本体的源栅区、栅电极区和栅漏区覆盖第一厚度的SiN层106，所述SiN层106与第一栅漏区对应部分的上表面覆盖第二厚度的SiO2层107，所述SiO2层107朝向所述栅电极区的表面为斜面；其中，所述第一栅漏区与所述漏电极区相连；所述HEMT器件的上表面的源场板区覆盖第三厚度的金属层108，述源场板区包括源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分，所述源电极区的预设部分、所述源栅区、所述栅电极区和所述栅漏区的预设部分依次相连；所述金属层108覆盖所述SiO2层107与所述第一栅漏区对应部分的斜面。
本发明实施例提供的HEMT器件中的第一厚度的SiN层106、第二厚度的SiO2层107和第三厚度的金属层108构成楔形源场板，该楔形源场板使用本发明实施例一所述的方法制备，并具有本发明实施例一所述的有益效果。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (8)
1.一种GaN基HEMT器件源场板的制备方法，其特征在于，包括：
在器件上表面依次生长第一厚度的SiN层和第二厚度的SiO2层；
去除所述SiO2层中与第一区域对应的部分，其中，所述第一区域包括源栅区、栅电极区和第一栅漏区，所述第一栅漏区与所述栅电极区相连；所述SiO2层剩余的区域中与第二栅漏区对应的部分朝向所述栅电极区的表面为具有第一倾斜角度的斜面，所述第二栅漏区为所述栅漏区中除所述第一栅漏区以外的区域；所述去除所述SiO2层中与第一区域对应的部分，包括：通过光刻工艺在所述SiO2层与第二区域对应部分的上表面涂覆第一光刻胶层，其中，所述第一光刻胶层与所述第二栅漏区对应的部分朝向所述栅电极区的表面为具有第二倾斜角度的斜面；所述第二区域为所述器件除所述第一区域以外的区域；通过刻蚀工艺刻蚀所述SiO2层与所述第一区域对应的部分，刻蚀至所述SiN层的上表面；其中，所述SiO2层与所述第一光刻胶层的刻蚀速率比为0.9:1至1.1:1；去除所述第一光刻胶层；同时，SiO2层与SiN层的刻蚀速率比大于5:1；所述第一倾斜角度为30°至45°；
依次去除所述SiO2层与源电极区对应的部分和漏电极区对应的部分，所述SiN层与源电极区对应的部分和漏电极区对应的部分；
在所述器件的上表面与源场板区对应的部分生长第三厚度的金属层；所述源场板区包括源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分；其中，所述源电极区的预设部分、所述源栅区、所述栅电极区和所述栅漏区的预设部分依次相连；所述金属层覆盖所述SiO2层与所述第二栅漏区对应部分的斜面。
2.如权利要求1所述的GaN基HEMT器件源场板的制备方法，其特征在于，所述第二倾斜角度为30°至45°。
3.如权利要求1所述的GaN基HEMT器件源场板的制备方法，其特征在于，所述依次去除所述SiO2层与源电极区对应的部分和漏电极区对应的部分，所述SiN层与源电极区对应的部分和漏电极区对应的部分，包括：
通过光刻工艺在所述器件与第三区域对应的部分涂覆第二光刻胶层；其中，所述第三区域为所述器件除所述源电极区和所述漏电极区之外的区域；
通过刻蚀工艺去除所述SiO2层与源电极区对应的部分和漏电极区对应的部分，去除SiN层与源电极区对应的部分和漏电极区对应的部分；
去除所述第二光刻胶层。
4.如权利要求1所述的GaN基HEMT器件源场板的制备方法，其特征在于，所述在所述器件的上表面与源场板区对应的部分生长第三厚度的金属层，包括：
通过光刻工艺在所述器件的上表面与非源场板区对应的部分涂覆第三光刻胶层，所述非源场板区为所述器件除所述源场板区之外的区域；
通过电子束蒸发工艺在覆盖所述第三光刻胶层之后的所述器件的上表面蒸发金属层；
去除所述第三光刻胶层。
5.如权利要求1所述的GaN基HEMT器件源场板的制备方法，其特征在于，所述金属层包括Ti金属层和所述Ti金属层上表面的Au金属层。
6.如权利要求5所述的GaN基HEMT器件源场板的制备方法，其特征在于，所述Ti金属层的厚度为50纳米至100纳米，所述Au金属层的厚度为300纳米至600纳米。
7.如权利要求1至6任一项所述的GaN基HEMT器件源场板的制备方法，其特征在于，所述SiN层的厚度为50纳米至200纳米，所述SiO2层的厚度为500纳米至800纳米。
8.一种HEMT器件，包括HEMT器件本体，其特征在于，所述HEMT器件本体的源栅区、栅电极区和栅漏区覆盖第一厚度的SiN层，所述SiN层与第二栅漏区对应部分的上表面覆盖第二厚度的SiO2层，所述SiO2层朝向所述栅电极区的表面为斜面，所述斜面的倾斜角度为30°至45°，所述SiN层的厚度为50纳米至200纳米，所述SiO2层的厚度为500纳米至800纳米；其中，所述栅漏区包括第一栅漏区和第二栅漏区，其中，第一栅漏区与栅电极区相连，所述第二栅漏区与漏电极区相连；所述HEMT器件的上表面的源场板区覆盖第三厚度的金属层，所述源场板区包括源电极区的预设部分、源栅区、栅电极区和栅漏区的预设部分，所述源电极区的预设部分、所述源栅区、所述栅电极区和所述栅漏区的预设部分依次相连；所述金属层覆盖所述SiO2层与所述第二栅漏区对应部分的斜面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810168889.2A CN108389791B (zh) | 2018-02-28 | 2018-02-28 | GaN基HEMT器件源场板的制备方法及HEMT器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810168889.2A CN108389791B (zh) | 2018-02-28 | 2018-02-28 | GaN基HEMT器件源场板的制备方法及HEMT器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389791A CN108389791A (zh) | 2018-08-10 |
| CN108389791B true CN108389791B (zh) | 2021-01-12 |
Family
ID=63069683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810168889.2A Active CN108389791B (zh) | 2018-02-28 | 2018-02-28 | GaN基HEMT器件源场板的制备方法及HEMT器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389791B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112652656A (zh) * | 2019-10-09 | 2021-04-13 | 英诺赛科（珠海）科技有限公司 | 功率器件及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367403B (zh) * | 2013-08-01 | 2019-10-08 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| CN104332498B (zh) * | 2014-09-01 | 2018-01-05 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
| CN105322005B (zh) * | 2015-04-17 | 2018-07-06 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制作方法 |
-
2018
- 2018-02-28 CN CN201810168889.2A patent/CN108389791B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389791A (zh) | 2018-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100631051B1 (ko) | 부정형 고 전자 이동도 트랜지스터의 제조 방법 | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| US11257935B2 (en) | Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor | |
| CN107393959A (zh) | 基于自对准栅的GaN超高频器件及制作方法 | |
| KR20120068599A (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| CN107293482B (zh) | 一种氮化镓高电子迁移率晶体管栅电极的制作方法 | |
| CN106098789A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN108389791B (zh) | GaN基HEMT器件源场板的制备方法及HEMT器件 | |
| WO2020052204A1 (zh) | 一种基于电荷分部调制的高线性毫米波器件 | |
| KR20120066362A (ko) | 반도체 소자 및 이의 제조방법 | |
| US9368368B2 (en) | Method for increasing oxide etch selectivity | |
| CN109004026B (zh) | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 | |
| KR20130031771A (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| CN111668101B (zh) | 一种增强型氮化镓高电子迁移率晶体管及其制备方法 | |
| JP5040170B2 (ja) | 半導体装置の製造方法 | |
| JPH11135522A (ja) | 化合物半導体装置の製造方法 | |
| CN115799059B (zh) | 一种GaN HEMT BCB介质双层栅制作方法 | |
| KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
| KR100400718B1 (ko) | 티(ｔ)형 게이트 형성 방법 | |
| US20240145559A1 (en) | Transistor structure and method for fabricating the same | |
| CN113363255B (zh) | 一种半导体器件及其制备方法 | |
| CN115498034B (zh) | 一种GaN HEMT器件及其制备方法 | |
| US20230094094A1 (en) | Gallium nitride device having a combination of surface passivation layers | |
| Jeong | A Systematic Study of GaN Static Induction Transistors (aka Vertical FinFETs) for RF Applications | |
| CN116314314A (zh) | 一种使用侧栅结构的n面hemt高频器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230811 Address after: No. 113 Hezuo Road, High tech Zone, Shijiazhuang City, Hebei Province, 050000 Patentee after: Hebei Zhongci Electronic Technology Co.,Ltd. Shijiazhuang High tech Branch Address before: 050051 cooperation Road 113, Xinhua District, Hebei, Shijiazhuang Patentee before: THE 13TH RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp. |