CN201956355U - 高压半导体终端器件 - Google Patents
高压半导体终端器件 Download PDFInfo
- Publication number
- CN201956355U CN201956355U CN2010206955846U CN201020695584U CN201956355U CN 201956355 U CN201956355 U CN 201956355U CN 2010206955846 U CN2010206955846 U CN 2010206955846U CN 201020695584 U CN201020695584 U CN 201020695584U CN 201956355 U CN201956355 U CN 201956355U
- Authority
- CN
- China
- Prior art keywords
- terminal part
- conductor terminal
- medium layer
- voltage semi
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种高压半导体终端器件。所述高压半导体终端器件包括:半导体衬底、设置于所述半导体衬底表面的隔离介质层、设置于所述隔离介质层表面的多个互不相连的金属浮空场板,所述高压半导体终端器件还包括填充所述互不相连的金属浮空场板之间的空隙的绝缘介质层。本实用新型的高压半导体终端器件用来加强金属浮空场板之间的耦合作用,使半导体表面电场更均匀,从而提高击穿电压。本实用新型的高压半导体终端器件工艺实现简单。
Description
技术领域
本实用新型涉及一种高压半导体终端器件,尤其涉及一种横向或纵向高压半导体终端器件。
背景技术
随着人们对功率半导体器件模块的不断研究和开发,市场上出现了可关断晶闸管(Gate Turn-Off Thyristor,GTO)、双扩散金属-氧化物-半导体场效应晶体管(Double-diffused MOSFET,DMOS),绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)等多种功率器件,其性能越来越好,应用也越来越广泛。功率集成电路的销售额呈现出逐年大幅递增趋势,已经渗透到了工业和消费市场的诸多领域。一个功率器件的性能指标,主要可以从击穿电压、最大电流、最大功率、导通电阻、面积、速度等多个角度来评判。针对不同性能指标的要求,可以选择合适的功率器件。
为了提高器件的击穿电压,人们一般采用场板或场限环等常用终端技术。同时也可以通过扩大结深来增加PN结拐角处的曲率半径,以减小峰值电场强度。如果采用场板结构,场板可以是连接于半导体表面的,也可以是浮空的。对于P衬底、N+引出的半导体结构而言,当引入场板后,场板与P区表面发生耦合,一部分电力线从场板出发终止于P区表面,使耗尽区向体内推进。这等效于在横向PN结表面引入了与原来P型一侧耗尽区中空间电荷电性相反的附加电荷,由该附加电荷引起的电场方向与原耗尽区中空间电荷引起的电场方向相反,从而降低了结表面的电场,提高了击穿电压。但是,在场板外边界下方的半导体衬底表面,由于附加电荷引起的电场叠加,会存在一个尖峰电场。
为了提高器件的耐压能力,可以采用若干个浮空场板,每个浮空场板下的半导体区域分别承担一部分压降。通过优化,调整浮空场板的宽度和间距,使每个场板外边界下方的半导体表面尖峰电场大小一致,从而可以得到最大的击穿电压。但是,对于功率器件而言,由于要承载较大的电流密度,往往采用较厚的金属层作为互连。从简化工艺步骤的角度来讲,浮空场板采用的就是这一层金属,因而也具有一定的厚度。考虑到刻蚀的因素,较厚的浮空场板会限制场板间的最小间距,从而影响场板之间电力线的吸收。正是由于无法对浮空场板间距做出合理的优化,将导致每个场板外边界下方的电场强度不一致,使得击穿容易发生在第一级场板外边界处。虽然可以采用多层结构,让部分场板有上下交叠区域,使场板之间存在耦合作用,进一步调整电场分布,(参考中国专利CN 200610138829.3),然而这种结构需要经过多次介质层和金属层的淀积、光刻、刻蚀,给工艺制备带来了一定程度的复杂性。
实用新型内容
本实用新型的目的在于提供一种既可简化制备工艺又可提高耐压能力的高压半导体终端器件。
一种高压半导体终端器件包括:半导体衬底、设置于所述半导体衬底表面的隔离介质层、设置于所述隔离介质层表面的多个互不相连的金属浮空场板,其特征在于,所述高压半导体终端器件还包括填充所述互不相连的金属浮空场板之间的空隙的绝缘介质层。
本实用新型优选的一种技术方案,所述高压半导体终端器件还包括覆盖所述金属浮空场板的绝缘介质层。
本实用新型优选的一种技术方案,所述金属浮空场板之间的间距范围为0.5~10μm。
本实用新型优选的一种技术方案,所述高压半导体终端器件还包括覆盖所述绝缘介质层的绝缘保护层。
本实用新型优选的一种技术方案,所述半导体衬底内包括正负两极欧姆接触区。
本实用新型优选的一种技术方案,所述半导体衬底表面还包括与所述正负两极欧姆接触区分别电性连接的所述高压半导体终端器件的阴阳极。
本实用新型优选的一种技术方案,所述金属浮空场板的厚度范围0.5~6μm。
本实用新型优选的一种技术方案,所述绝缘介质层为Al2O3绝缘介质层或者HfO2绝缘介质层或者ZrO2绝缘介质层或者TiO2绝缘介质层。
本实用新型优选的一种技术方案,所述隔离介质层的厚度范围为0.1~2μm。
本实用新型优选的一种技术方案,所述绝缘介质层的介电常数不小于10。
与现有技术相比,本实用新型的高压半导体终端器件在所述金属浮空场板之间的间隙沉积绝缘介质层。在不增加工艺制备难度的基础上,通过选择合适的高介电常数介质材料填充在所述金属浮空场板之间,提高金属浮空场板间的耦合作用,控制金属浮空场板电位,使金属浮空场板吸收电力线的效果发挥到了最佳,并且降低了金属浮空场板间距对刻蚀等工艺的要求,提高了击穿电压。
附图说明
图1到图5是本实用新型的高压半导体终端器件的制备工艺的各步骤示意图。
图6是本实用新型的高压半导体终端器件与现有技术的高压半导体终端器件的半导体衬底表面电场强度比较图。
图7是本实用新型的高压半导体终端器件与现有技术的高压半导体终端器件的击穿电压比较图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面结合附图对本实用新型作进一步的详细描述。
请参阅图5,图5是本实用新型的高压半导体终端器件的结构示意图。所述高压半导体终端器件包括半导体衬底1、形成于所述半导体衬底1内的正负两极欧姆接触区、设置于所述半导体衬底1表面的隔离介质层6、设置于所述半导体衬底1的表面且分别与所述正负两极欧姆接触区电性连接的阴极和阳极、设置于所述隔离介质层6表面的多个互不相连的金属浮空场板7、填充所述多个互不相连的金属浮空场板7之间的间隙的绝缘介质层8、覆盖所述绝缘介质层8的绝缘保护层9。优选的,所述绝缘介质层8还覆盖所述金属浮空场板7和所述阴、阳极。所述金属浮空场板7之间的间距范围为0.5~10μm,所述金属浮空场板7的厚度范围为0.5~6μm。
所述半导体衬底1为P-半导体衬底,所述半导体衬底1可以为硅、锗、锗硅等半导体材料。当所述半导体衬底1的材料为硅时,所述隔离介质层6的材料可以是二氧化硅,因为,二氧化硅击穿电压高,并且可以和所述半导体衬底1有较好的接触,所述二氧化硅隔离介质层6的厚度范围为0.1~2μm,视不同的耐压要求决定。
所述正负两极欧姆接触区分别为P+半导体区2和N+半导体区3,所述高压半导体终端器件的阳极4与所述P+半导体区2电性连接,所述高压半导体终端器件的阴极5与所述N+半导体区3电性连接。
所述绝缘介质层8为高介电常数绝缘介质层,所述绝缘介质层8的相对介电常数不小于10。优选的,所述绝缘介质层的材料为Al2O3或HfO2或ZrO2或TiO2,或者部分镧系元素氧化物,或者其他适合半导体工艺制造的高介电常数介质材料。所述绝缘介质层8用于增强所述金属浮空场板7之间的耦合作用,吸收电力线,改善半导体衬底1表面电场分布,从而提高击穿电压。根据实际的金属浮空场板7的宽度和间距,需选择合适的高介电常数绝缘材料。
下面结合图1到图5,详细描述本实用新型的高压半导体终端器件的制备工艺。
首先,在半导体衬底1表面沉积隔离介质层6,如图1所示。所述半导体衬底1为P-半导体衬底,所述半导体衬底1可以为硅、锗、锗硅等半导体材料。当所述半导体衬底1的材料为硅时,所述隔离介质层6的材料可以是二氧化硅,因为,其击穿电压高,并且可以和所述半导体衬底1有较好的接触,所述二氧化硅隔离介质层6的厚度范围为0.1~2μm,视不同的耐压要求决定。
接着,在所述半导体衬底1内形成正负两极欧姆接触区,如图2所示。通过光刻工艺形成阴极引出图案,刻蚀所述隔离介质层6,注入磷或砷等N型杂质,在所述半导体衬底1内形成N+半导体区3。通过光刻工艺形成阳极引出图案,刻蚀所述隔离介质层6,注入硼或氟化硼等P型杂质,在所述半导体衬底1内形成P+半导体区2。所述刻蚀的方法可以是干法或湿法,随后通过退火激活杂质,并控制结深。
其次,在所述半导体衬底1和所述隔离介质层6的表面沉积金属层,通过光刻工艺定义图案并刻蚀金属层,同时形成阳极4、阴极5以及若干个金属浮空场板7,如图3所示。可以采用蒸发或溅射的方法沉积金属层,金属材料可以是Ti/Al或Ti/TiN/Al,所述金属层的厚度范围为0.5~6μm,所述金属浮空场板7之间的间距范围为0.5~10μm。
然后,在所述阳极4、阴极5以及金属浮空场板7的表面和所述金属浮空场板7之间的间隙之间沉积绝缘介质层8,如图4所示。该绝缘介质层8的材料可以是Al2O3,HfO2,ZrO2,TiO2,部分镧系元素氧化物,或者其他适合半导体工艺制造的高介电常数介质材料。根据实际的浮空场板的宽度和间距,需选择合适的高介电常数绝缘材料。
最后,在所述绝缘介质层8表面沉积绝缘保护层9,形成最终的高压半导体终端器件,如图5所示。所述绝缘保护层9可以为钝化层,如二氧化硅层。
与现有技术相比,本实用新型的高压半导体终端器件在所述金属浮空场板7之间的间隙沉积绝缘介质层8,在不增加工艺制备难度的基础上,通过选择合适的高介电常数介质材料填充在所述金属浮空场板7之间,提高金属浮空场板7间的耦合作用,控制金属浮空场板7电位,使金属浮空场板7吸收电力线的效果发挥到了最佳,并且降低了金属浮空场板7间距对刻蚀等工艺的要求,提高了击穿电压。
对于大功率器件,往往金属浮空场板7达到4~6μm之厚,金属浮空场板7的宽度以及间距不能做到很小;若为成本考虑采用湿法刻蚀金属,则进一步限制了金属浮空场板7间距的最小值。在这种情况下,若能选择合适的高介电常数介质材料,就能很好地改善表面电场分布。当所述绝缘介质层8相对介电常数为25,如当所述绝缘介质层8材料为HfO2时,本实用新型的高压半导体终端器件与现有技术的高压半导体终端器件的表面电场强度比较如图6所示。其中,曲线11表示本实用新型的高压半导体终端器件的表面电场强度的分布曲线,曲线12表示现有技术的高压半导体终端器件的表面电场强度的分布曲线,由图可见,本实用新型的高压半导体终端器件的表面电场分布更均匀。当所述绝缘介质层8相对介电常数为25,如当所述绝缘介质层8材料为HfO2时,本实用新型的高压半导体终端器件与现有技术的高压半导体终端器件的击穿电压比较如图7所示。由图可见,本实用新型的高压半导体终端器件的击穿电压从153V提升到了232V。
在不偏离本实用新型的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本实用新型并不限于在说明书中所述的具体实施例。
Claims (10)
1.一种高压半导体终端器件,包括:半导体衬底、设置于所述半导体衬底表面的隔离介质层、设置于所述隔离介质层表面的多个互不相连的金属浮空场板,其特征在于,所述高压半导体终端器件还包括填充所述互不相连的金属浮空场板之间的空隙的绝缘介质层。
2.如权利要求1所述的高压半导体终端器件,其特征在于,所述高压半导体终端器件还包括覆盖所述金属浮空场板的绝缘介质层。
3.如权利要求1所述的高压半导体终端器件,其特征在于,所述金属浮空场板之间的间距范围为0.5~10μm。
4.如权利要求1所述的高压半导体终端器件,其特征在于,所述高压半导体终端器件还包括覆盖所述绝缘介质层的绝缘保护层。
5.如权利要求1所述的高压半导体终端器件,其特征在于,所述半导体衬底内包括正负两极欧姆接触区。
6.如权利要求5所述的高压半导体终端器件,其特征在于,所述半导体衬底表面还包括与所述正负两极欧姆接触区分别电性连接的所述高压半导体终端器件的阴极和阳极。
7.如权利要求1到6中任意一项所述的高压半导体终端器件,其特征在于,所述金属浮空场板的厚度范围为0.5~6μm。
8.如权利要求1到6中任意一项所述的高压半导体终端器件,其特征在于,所述绝缘介质层为Al2O3绝缘介质层或者HfO2绝缘介质层或者ZrO2绝缘介质层或者TiO2绝缘介质层。
9.如权利要求1到6中任意一项所述的高压半导体终端器件,其特征在于,所述隔离介质层的厚度范围为0.1~2μm。
10.如权利要求1到6中任意一项所述的高压半导体终端器件,其特征在于,所述绝缘介质层的介电常数不小于10。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206955846U CN201956355U (zh) | 2010-12-31 | 2010-12-31 | 高压半导体终端器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206955846U CN201956355U (zh) | 2010-12-31 | 2010-12-31 | 高压半导体终端器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201956355U true CN201956355U (zh) | 2011-08-31 |
Family
ID=44500457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010206955846U Expired - Lifetime CN201956355U (zh) | 2010-12-31 | 2010-12-31 | 高压半导体终端器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201956355U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105957882A (zh) * | 2016-06-27 | 2016-09-21 | 电子科技大学 | 一种高压功率器件终端区结构 |
CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
-
2010
- 2010-12-31 CN CN2010206955846U patent/CN201956355U/zh not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105957882A (zh) * | 2016-06-27 | 2016-09-21 | 电子科技大学 | 一种高压功率器件终端区结构 |
CN105957882B (zh) * | 2016-06-27 | 2018-10-02 | 电子科技大学 | 一种高压功率器件终端区结构 |
CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
CN112201685B (zh) * | 2020-09-08 | 2022-02-11 | 浙江大学 | 一种超级结器件及电介质组合终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106847880A (zh) | 一种半导体器件及其制备方法 | |
CN110047910A (zh) | 一种高耐压能力的异质结半导体器件 | |
CN102420251A (zh) | 一种具有非均匀浮岛结构的vdmos器件 | |
CN102184947A (zh) | 一种高压半导体结构及其制备方法 | |
CN106252390A (zh) | 一种沟槽‑场限环复合终端结构及其制备方法 | |
CN107482058A (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
CN103579309A (zh) | 在沟槽中包括电介质结构的半导体器件 | |
WO2022088925A1 (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
CN201956355U (zh) | 高压半导体终端器件 | |
CN202616236U (zh) | 一种具有p型埋层的超结纵向双扩散金属氧化物半导体管 | |
CN104505401A (zh) | 一种功率器件结终端结构 | |
CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
CN109841666A (zh) | 用于针状单元沟槽mosfet的布局 | |
CN111293168B (zh) | Igbt器件及其制造方法 | |
CN211907438U (zh) | 一种多层堆叠的ldmos功率器件 | |
CN212967710U (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
CN211455694U (zh) | 一种平面vdmos器件 | |
US11189698B2 (en) | Semiconductor power device | |
CN203134805U (zh) | 一种中高压igbt终端 | |
CN103489917A (zh) | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 | |
CN203179895U (zh) | 一种具有场截止结构的igbt | |
CN109994549B (zh) | 半导体功率器件 | |
CN106098781A (zh) | 一种沟槽结构的vdmos | |
CN207199628U (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
CN107256857B (zh) | 一种栅金属汇流条芯片结构设计及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20110831 |
|
CX01 | Expiry of patent term |