CN107482058A - 一种具有载流子存储层的薄soi ligbt器件 - Google Patents

一种具有载流子存储层的薄soi ligbt器件 Download PDF

Info

Publication number
CN107482058A
CN107482058A CN201710873013.3A CN201710873013A CN107482058A CN 107482058 A CN107482058 A CN 107482058A CN 201710873013 A CN201710873013 A CN 201710873013A CN 107482058 A CN107482058 A CN 107482058A
Authority
CN
China
Prior art keywords
type
grid
layer
accumulation layer
carrier accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710873013.3A
Other languages
English (en)
Other versions
CN107482058B (zh
Inventor
罗小蓉
杨洋
孙涛
魏杰
邓高强
黄琳华
刘庆
赵哲言
曹厚华
孙燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201710873013.3A priority Critical patent/CN107482058B/zh
Publication of CN107482058A publication Critical patent/CN107482058A/zh
Application granted granted Critical
Publication of CN107482058B publication Critical patent/CN107482058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Abstract

本发明属于功率半导体技术领域，具体涉及一种具有载流子存储层的薄SOI LIGBT。本发明主要特征在于：采用两个槽栅和一个平面栅结构，且在两个槽栅之间、平面栅下方引入载流子存储层。正向导通时，槽栅侧壁阻挡空穴通路，起到注入增强的效果，降低器件的正向导通压降；同时，N型载流子存储层起到阻挡空穴的作用，促进电子注入漂移区，增强电导调制效应，进一步降低正向导通压降。在正向阻断时，槽栅起到耗尽载流子存储层的作用，使得器件在存储层高浓度下仍可维持高耐压。本发明的有益效果为，相对于传统LIGBT结构，本发明具有更低的正向导通压降、更快的关断速度和更低的关断损耗。

Description

一种具有载流子存储层的薄SOI LIGBT器件
技术领域
本发明属于功率半导体技术领域，涉及一种具有载流子存储层的薄SOI LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。
背景技术
LIGBT是一种由横向场效应晶体管和双极型晶体管混合而成的结构，它兼具MOSFET 输入阻抗高和驱动简单的优点，以及BJT器件电流密度高和低导通压降的优势，已成为现代电力电子电路应用中的核心电子元器件之一。SOI LIGBT与标准CMOS电路兼容，广泛应用在高压集成电路中。其中一种运用是在三相单片集成逆变器中，用来驱动直流无刷电机。
研究者做了许多工作，但这些工作主要集中在厚顶层硅上，对薄顶层硅的关注较少。相比厚顶层硅，薄顶层硅在隔离和集成上的工艺难度更小，成本更低。同时，薄的顶层硅厚度有利于关断时间的降低。但是，由于表面复合的存在降低了漂移区内的电导调制效率，薄顶层硅的SOI LIGBT存在电流能力小和正向导通压降大的问题。
发明内容
芯片的尺寸及功耗主要取决于SOI LIGBT的电流能力和正向导通压降。为了提升薄SOI LIGBT的电流能力，本发明提出了一种具有载流子存储层的薄SOI LIGBT，通过引入三栅及载流子存储层而提高器件的电流能力，降低正向导通压降。
本发明的技术方案为：
一种具有载流子存储层的薄SOI LIGBT器件，包括自下而上依次层叠设置的衬底层1、介质埋层2和顶部半导体层；沿器件横向方向，所述的顶部半导体层从一侧到另一侧依次具有阴极结构、槽栅结构、N型半导体漂移区4和阳极结构；
所述阴极结构包括沿器件垂直方向贯穿顶部半导体层的P型阱区3和P型重掺杂区5，P 型阱区3和P型重掺杂区5相互接触且P型阱区3位于靠N型半导体漂移区4的一侧；在P型阱区3的上层具有N型重掺杂区6；所述P型重掺杂区5和P型阱区3的底部与埋氧层2 接触；所述P型重掺杂区5和N型重掺杂区6上表面引出阴极；
所述器件横向方向和器件垂直方向相互垂直；
所述阴极结构与N型半导体漂移区4之间沿器件纵向方向有间断分布的槽栅；所述槽栅由第一导电材料7及其四周的第一绝缘介质8构成；P型阱区3一部分伸入所述槽栅之间，在P型阱区3靠近N型半导体漂移区4的一侧具有沿器件垂直方向贯穿顶部半导体层的N型载流子存储层11，N型载流子存储层11位于槽栅之间且与N型半导体漂移区4接触；所述间断分布的槽栅之间的区域表面覆盖平面栅结构；所述平面栅结构包括第二绝缘介质10和覆盖在第二绝缘介质10之上的第一导电材料9；所述平面栅结构一侧与N型重掺杂区6表面接触，覆盖P型阱区3和N型载流子存储层11的上表面，并与N型半导体漂移区4接触；
所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直的第三维度方向；
所述阳极结构包括N型缓冲层12和P型阳极区13，所述P型阳极区13位于N型缓冲层12中，所述N型缓冲层12的下表面和埋氧层2相接，所述N型缓冲层12的一侧与N型半导体漂移区4接触；所述P型阳极区13引出阳极电极。
进一步的，所述槽栅靠近N型半导体漂移区4的侧面具有沿器件垂直方向贯穿顶部半导体层的P型层14；所述P型层14沿器件纵向方向间断分布，两个P型层14在纵向方向上的长度均大于或等于对应槽栅在纵向方向上的长度，P型层14之间具有间距。
进一步的，所述平面栅结构和沿器件纵向方向位于平面栅结构两侧的槽栅构成的三栅结构，其共同引出端为栅极。
进一步的，平面栅与其中一个槽栅电极的共同引出端为栅极，其他槽栅电极引出端为虚栅，虚栅与阴极电极相连。
进一步的，平面栅引出端为栅极，槽栅电极引出端为虚栅，虚栅与阴极电极相连。
本发明的有益效果为，相对于传统LIGBT结构，本发明具有更低的正向导通压降、更快的关断速度和更低的关断损耗。
附图说明
图1为实施例1的结构示意图；
图2为实施例1沿AA’的截面示意图；
图3为实施例1沿BB’的截面示意图；
图4为实施例2的结构示意图；
图5为实施例3的结构示意图；
图6为实施例3的结构示意图；
图7为实施例4的结构示意图；
图8为实施例5的结构示意图；
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案。
实施例1
如图1、2、3所示，本例的具有载流子存储层的薄SOI LIGBT器件，包括自下而上依次层叠设置的衬底层1、介质埋层2和顶部半导体层；沿器件横向方向，所述的顶部半导体层从一侧到另一侧依次具有阴极结构、槽栅结构、N型半导体漂移区4和阳极结构；
所述阴极结构包括沿器件垂直方向贯穿顶部半导体层的P型阱区3和P型重掺杂区5，P 型阱区3和P型重掺杂区5相互接触且P型阱区3位于靠N型半导体漂移区4的一侧；在P型阱区3的上层具有N型重掺杂区6；所述P型重掺杂区5和P型阱区3的底部与埋氧层2 接触；所述P型重掺杂区5和N型重掺杂区6上表面引出阴极；
所述器件横向方向和器件垂直方向相互垂直；
所述阴极结构与N型半导体漂移区4之间沿器件纵向方向有间断分布的槽栅；所述槽栅由第一导电材料7及其四周的第一绝缘介质8构成；P型阱区3一部分伸入所述槽栅之间，在P型阱区3靠近N型半导体漂移区4的一侧具有沿器件垂直方向贯穿顶部半导体层的N型载流子存储层11，N型载流子存储层11位于槽栅之间且与N型半导体漂移区4接触；所述间断分布的槽栅之间的区域表面覆盖平面栅结构；所述平面栅结构包括第二绝缘介质10和覆盖在第二绝缘介质10之上的第一导电材料9；所述平面栅结构一侧与N型重掺杂区6表面接触，覆盖P型阱区3和N型载流子存储层11的上表面，并与N型半导体漂移区4接触；
所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直的第三维度方向；
所述阳极结构包括N型缓冲层12和P型阳极区13，所述P型阳极区13位于N型缓冲层12中，所述N型缓冲层12的下表面和埋氧层2相接，所述N型缓冲层12的一侧与N型半导体漂移区4接触；所述P型阳极区13引出阳极电极。
本例的工作原理为：
在器件正常导通时，阴极一侧的槽栅结构中的载流子存储层会阻挡从阳极注入的空穴进入P型阱区，同时，槽栅结构也会从物理上对空穴进行阻挡，使得漂移区靠近P型阱区一侧空穴浓度得到提高，器件的导通压降得以大幅下降；另外，槽栅结构对载流子存储层具有辅助耗尽的作用，在保证耐压能力不下降的情况下可以采用更高掺杂浓度的载流子存储层，使得器件的导通压降进一步减小；在器件正向阻断时，利用P型阱区、槽栅结构及平面栅对载流子存储层的耗尽作用，可以将载流子存储层耗尽，通过P型阱区对漂移区的耗尽作用实现正常的耐压。
本发明的有益效果为，相对于传统的薄SOI LIGBT结构，本发明在维持高耐压的情况下具有更低的正向导通压降。
实施例2
如图4所示，本例与实施例1的区别在于，本例在槽栅靠近N型半导体漂移区4的侧面具有沿器件垂直方向贯穿顶部半导体层的P型层14；P型层14沿器件纵向方向间断分布，两个P型层14在纵向方向上的长度均大于或等于对应槽栅在纵向方向上的长度，P型层14之间具有间距；正向导通时，通过槽栅的物理阻挡和载流子存储层对空穴的阻挡作用，使正向压降得以下降；正向阻断时，本例是利用槽栅靠近漂移区一侧的P型层对漂移区的耗尽夹断作用实现正常耐压；与实施例1相比，本例中载流子存储层的掺杂浓度可以更进一步得到提升，使正向导通压降更低。
实施例3
如图5和6所示，本例与实施例1和2的区别在于，本例中将所述平面栅结构和沿器件纵向方向位于平面栅结构两侧的槽栅构成的三栅结构，其共同引出端为栅极；这样的栅极接法，沟道面积变大，使得器件的饱和电流增大，正向导通压降得以下降；与实施例1和2相比，本例确定了栅极的位置。
实施例4
如图7所示，本例与实施例2的区别在于，平面栅与其中一个槽栅电极的共同引出端为栅极，其他槽栅电极引出端为虚栅，虚栅与阴极电极相连。这样的电极接法，沟道面积变大，使得器件的饱和电流增大，正向导通压降得以下降；同时，与实施例3相比，减小了沟道面积，正向导通压降较实施例3会有所增大，但使器件抗闩锁能力提升，短路能力增强。
实施例5
如图7所示，本例与实施例2的区别在于，平面栅引出端为栅极，槽栅电极引出端为虚栅，虚栅与阴极电极相连；这样的接法是在实施例4的基础上，进一步减小沟道面积，正向导通压降较实施例3和4会有所增大，但抗闩锁能力进一步提升，短路能力增强。

Claims (5)

1.一种具有载流子存储层的薄SOI LIGBT器件，包括自下而上依次层叠设置的衬底层(1)、介质埋层(2)和顶部半导体层；沿器件横向方向，所述的顶部半导体层从一侧到另一侧依次具有阴极结构、槽栅结构、N型半导体漂移区(4)和阳极结构；
所述阴极结构包括沿器件垂直方向贯穿顶部半导体层的P型阱区(3)和P型重掺杂区(5)，P型阱区(3)和P型重掺杂区(5)相互接触且P型阱区(3)位于靠N型半导体漂移区(4)的一侧；在P型阱区(3)的上层具有N型重掺杂区(6)；所述P型重掺杂区(5)和P型阱区(3)的底部与埋氧层(2)接触；所述P型重掺杂区(5)和N型重掺杂区(6)上表面引出阴极；
所述器件横向方向和器件垂直方向相互垂直；
所述阴极结构与N型半导体漂移区(4)之间沿器件纵向方向有间断分布的槽栅；所述槽栅由第一导电材料(7)及其四周的第一绝缘介质(8)构成；P型阱区(3)一部分伸入所述槽栅之间，在P型阱区(3)靠近N型半导体漂移区(4)的一侧具有沿器件垂直方向贯穿顶部半导体层的N型载流子存储层(11)，N型载流子存储层(11)位于槽栅之间且与N型半导体漂移区(4)接触；所述间断分布的槽栅之间的区域表面覆盖平面栅结构；所述平面栅结构包括第二绝缘介质(10)和覆盖在第二绝缘介质(10)之上的第一导电材料(9)；所述平面栅结构一侧与N型重掺杂区(6)表面接触，覆盖P型阱区(3)和N型载流子存储层(11)的上表面，并与N型半导体漂移区(4)接触；
所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直的第三维度方向；
所述阳极结构包括N型缓冲层(12)和P型阳极区(13)，所述P型阳极区(13)位于N型缓冲层(12)中，所述N型缓冲层(12)的下表面和埋氧层(2)相接，所述N型缓冲层(12)的一侧与N型半导体漂移区(4)接触；所述P型阳极区(13)引出阳极电极。
2.根据权利要求1所述的一种具有载流子存储层的薄SOI LIGBT器件，其特征在于，所述槽栅靠近N型半导体漂移区(4)的侧面具有沿器件垂直方向贯穿顶部半导体层的P型层(14)；所述P型层(14)沿器件纵向方向间断分布，两个P型层(14)在纵向方向上的长度均大于或等于对应槽栅在纵向方向上的长度，P型层(14)之间具有间距。
3.根据权利要求1或2所述的一种具有载流子存储层的薄SOI LIGBT器件，其特征在于，所述平面栅结构和沿器件纵向方向位于平面栅结构两侧的槽栅构成的三栅结构，其共同引出端为栅极。
4.根据权利要求2所述的一种具有载流子存储层的薄SOI LIGBT器件，其特征在于，平面栅与其中一个槽栅电极的共同引出端为栅极，其他槽栅电极引出端为虚栅，虚栅与阴极电极相连。
5.根据权利要求2所述的一种具有载流子存储层的薄SOI LIGBT器件，其特征在于，平面栅引出端为栅极，槽栅电极引出端为虚栅，虚栅与阴极电极相连。
CN201710873013.3A 2017-09-25 2017-09-25 一种具有载流子存储层的薄soi ligbt器件 Active CN107482058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710873013.3A CN107482058B (zh) 2017-09-25 2017-09-25 一种具有载流子存储层的薄soi ligbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710873013.3A CN107482058B (zh) 2017-09-25 2017-09-25 一种具有载流子存储层的薄soi ligbt器件

Publications (2)

Publication Number Publication Date
CN107482058A true CN107482058A (zh) 2017-12-15
CN107482058B CN107482058B (zh) 2023-03-31

Family

ID=60585760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710873013.3A Active CN107482058B (zh) 2017-09-25 2017-09-25 一种具有载流子存储层的薄soi ligbt器件

Country Status (1)

Country Link
CN (1) CN107482058B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258041A (zh) * 2018-01-17 2018-07-06 电子科技大学 一种具有载流子存储层的三栅薄soi ligbt
CN109888007A (zh) * 2019-04-19 2019-06-14 电子科技大学 具有二极管钳位载流子存储层的soi ligbt器件
CN109887998A (zh) * 2019-03-07 2019-06-14 电子科技大学 一种具有折叠槽栅的薄soi ligbt
CN110459606A (zh) * 2019-08-29 2019-11-15 电子科技大学 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN117374108A (zh) * 2023-11-17 2024-01-09 湖南杰楚微半导体科技有限公司 一种soi ligbt器件及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796125A (en) * 1994-09-16 1998-08-18 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device using trench grooves
JP2005217202A (ja) * 2004-01-29 2005-08-11 Fuji Electric Holdings Co Ltd トレンチ横型半導体装置およびその製造方法
WO2008067269A1 (en) * 2006-11-30 2008-06-05 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
CN101694850A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
US20140008723A1 (en) * 2012-07-06 2014-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral insulated gate bipolar transistor structure with low parasitic bjt gain and stable threshold voltage
CN104465379A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN105826367A (zh) * 2016-03-18 2016-08-03 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN106847888A (zh) * 2017-03-19 2017-06-13 北京工业大学 一种具有垂直场板结构的集电极igbt
CN106920842A (zh) * 2017-05-11 2017-07-04 电子科技大学 一种具有载流子存储层的槽型soi ligbt
CN207199628U (zh) * 2017-09-25 2018-04-06 电子科技大学 一种具有载流子存储层的薄soi ligbt器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796125A (en) * 1994-09-16 1998-08-18 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device using trench grooves
JP2005217202A (ja) * 2004-01-29 2005-08-11 Fuji Electric Holdings Co Ltd トレンチ横型半導体装置およびその製造方法
WO2008067269A1 (en) * 2006-11-30 2008-06-05 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
CN101694850A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
US20140008723A1 (en) * 2012-07-06 2014-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral insulated gate bipolar transistor structure with low parasitic bjt gain and stable threshold voltage
CN104465379A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN105826367A (zh) * 2016-03-18 2016-08-03 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN106847888A (zh) * 2017-03-19 2017-06-13 北京工业大学 一种具有垂直场板结构的集电极igbt
CN106920842A (zh) * 2017-05-11 2017-07-04 电子科技大学 一种具有载流子存储层的槽型soi ligbt
CN207199628U (zh) * 2017-09-25 2018-04-06 电子科技大学 一种具有载流子存储层的薄soi ligbt器件

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
WOO-BEOM CHOI，ETC: "Dual-channel SOI LIGBT with improved latch-up and forward voltage drop characteristics", 《DEVICE RESEARCH CONFERENCE. CONFERENCE DIGEST》 *
YOUNG-SU KANG，ETC: "Trench Emitter IGBT with Lateral", 《2002 23RD INTERNATIONAL CONFERENCE ON MICROELECTRONICS. PROCEEDINGS 》 *
徐文杰等: "漂移区均匀掺杂SOILIGBT通态电阻模型", 《杭州电子科技大学学报》 *
许生根等: "双槽栅SOI LDMOS器件结构及其制造方法研究", 《科技通报》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258041A (zh) * 2018-01-17 2018-07-06 电子科技大学 一种具有载流子存储层的三栅薄soi ligbt
CN108258041B (zh) * 2018-01-17 2020-06-30 电子科技大学 一种具有载流子存储层的三栅薄soi ligbt
CN109887998A (zh) * 2019-03-07 2019-06-14 电子科技大学 一种具有折叠槽栅的薄soi ligbt
CN109888007A (zh) * 2019-04-19 2019-06-14 电子科技大学 具有二极管钳位载流子存储层的soi ligbt器件
CN109888007B (zh) * 2019-04-19 2020-08-18 电子科技大学 具有二极管钳位载流子存储层的soi ligbt器件
CN110459606A (zh) * 2019-08-29 2019-11-15 电子科技大学 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN110459606B (zh) * 2019-08-29 2023-03-24 电子科技大学 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN117374108A (zh) * 2023-11-17 2024-01-09 湖南杰楚微半导体科技有限公司 一种soi ligbt器件及其制备方法

Also Published As

Publication number Publication date
CN107482058B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
CN107482058A (zh) 一种具有载流子存储层的薄soi ligbt器件
US6936893B2 (en) Power semiconductor device
CN108198851A (zh) 一种具有增强载流子存储效应的超结igbt
CN103715238B (zh) 一种超低比导通电阻的横向高压器件
CN108389902B (zh) 一种含有背面槽栅的逆导型igbt
CN101771073B (zh) 一种高速横向soi绝缘栅双极性晶体管
CN102148240B (zh) 一种具有分裂阳极结构的soi-ligbt器件
CN108321195B (zh) 一种具有阳极夹断槽的短路阳极soi ligbt
CN106920842B (zh) 一种具有载流子存储层的槽型soi ligbt
CN108122963B (zh) 一种电势控制快速横向绝缘栅双极型晶体管
CN108389900A (zh) 一种槽栅短路阳极soi ligbt
CN113451400A (zh) 沟槽栅逆导型igbt器件
CN110416294B (zh) 一种高耐压低损耗超结功率器件
CN106298900A (zh) 一种高速soi‑ligbt
CN109887998A (zh) 一种具有折叠槽栅的薄soi ligbt
CN106876455A (zh) 一种低关断损耗双槽栅soi‑ligbt器件结构
CN109004025A (zh) 一种具有结型漂移区结构的薄soi ligbt
CN106252399A (zh) 一种逆导型igbt
CN207199628U (zh) 一种具有载流子存储层的薄soi ligbt器件
CN110459609B (zh) 一种短路阳极薄层高压功率器件
CN108258041B (zh) 一种具有载流子存储层的三栅薄soi ligbt
CN114823863B (zh) 一种具有阳极槽的低功耗横向功率器件
CN108447904B (zh) 一种横向igbt的制造方法
CN110504305A (zh) 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
EP0144654A2 (en) Semiconductor device structure including a dielectrically-isolated insulated-gate transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant